JP2008146066A - ピクセルアレイモジュール及び平面表示装置 - Google Patents

Abstract

【課題】口径比を大きくして表示画像の質を高める平面表示装置を提供することを課題とする。
【解決手段】本発明のピクセルアレイモジュール３は、基板３１、ピクセル電極アレイ３２、パターン導電層３３及び半導体回路ユニット３４を備える。基板３１は第一表面３１１及び第一表面３１１の反対側に設置される第二表面３１２を有する。ピクセル電極アレイ３２は、基板３１の第一表面３１１に設置される。パターン導電層３３は基板３１の第二表面３１２に設置され、さらに、パターン導電層３３はピクセル電極アレイ３２に電気的に接続される。半導体回路ユニット３４は少なくとも１個の入力端子３４１及び少なくともパターン導電層３３に電気的に接続される出力端子３４２を有する。本発明はまた平面表示装置も開示する。
【選択図】図２

Description

本発明は、ピクセルアレイモジュール及び平面表示装置に関する。

ディスプレイ技術の発展により、人類は簡単に表示装置を通して様々な情報を得ることができるようになった。生活は豊かになり、情報伝達のスピードもさらに速くなっている。

図１に示したのは、例えば液晶表示装置を例とする従来の平面表示装置である。これは、平面表示パネル１を有する。平面表示パネル１はピクセルアレイ１１、スキャンライン駆動回路１２及びデータライン駆動回路１３を備える。ピクセルアレイ１１はガラス基板G₀₁及び複数のガラス基板G₀₁上に設置された薄膜トランジスタTFT₀₁を有する。スキャンライン駆動回路１２は薄膜トランジスタTFT₀₁のゲートに電気的に接続される。データライン駆動回路１３は薄膜トランジスタTFT₀₁ソースに電気的に接続されて、薄膜トランジスタTFT₀₁によって制御される画素の透過率をコントロールし、さらに、レッド、グリーン、ブルーの光の三原色を組み合わせることで画像フレームを構成する。このうち、スキャンライン駆動回路１２及びデータライン駆動回路１３はそれぞれ複数のスキャンライン（scan line）及び複数のデータライン（data line）によってピクセルアレイ１１に電気的に接続される。このため、これらのスキャンライン及びデータラインはガラス基板G₀₁上に配線分布される必要がある。

しかしながら、これらのスキャンライン及びデータラインが液晶平面表示パネル１が表示する画像の品質に影響するのを回避するために、例えば、ブラックマトリックス（black matrix）によって適度な遮蔽を行なう。ところが、ブラックマトリックスは一部の透過率を下げるため、液晶平面表示パネル１の口径比（aperture ratio）が小さくなり、最良の画像表示効果を得ることができない。

したがって、本発明は口径比を大きくして表示画像の質を高める平面表示装置を提供することを課題とする。

上記課題を解決するため、本発明は完全に表示面を使用し、且つ口径比を大きくして表示画像の質を高めるピクセルアレイモジュールおよび平面表示装置を提供することを目的とする。

上記目的を達成するために、本発明のピクセルアレイモジュールは、基板、ピクセル電極アレイ、パターン導電層及び半導体回路ユニットを備える。基板は第一表面及び第一表面の反対側に設置される第二表面を有する。ピクセル電極アレイは基板の第一表面に設置される。パターン導電層は基板の第二表面に設置される。さらに、パターン導電層はピクセル電極アレイに電気的に接続される。半導体回路ユニットは少なくとも１個の入力端子及び少なくとも１個のパターン導電層に電気的に接続される出力端子を有する。

また、上記目的を達成するために、本発明の平面表示装置は、複数のピクセルアレイモジュールを有し、各ピクセルアレイモジュールは基板、ピクセル電極アレイ、パターン導電層及び半導体回路ユニットを備える。基板は第一表面及び第一表面の反対側に設置される第二表面を有する。ピクセル電極アレイは基板の第一表面に設置される。パターン導電層は基板の第二表面に設置される。さらに、パターン導電層はパターン導電層に電気的に接続される。半導体回路ユニットは少なくとも１個の入力端子及び少なくとも１個のパターン導電層に電気的に接続される出力端子を有する。

さらに、上記目的を達成するために、本発明の平面表示装置は、基板、ピクセル電極アレイ、パターン導電層、補助パターン導電層及び半導体回路ユニットを備える。基板は第一表面及び第一表面の反対側に設置される第二表面を有する。ピクセル電極アレイ及びパターン導電層はそれぞれ基板の第一表面に設置される。補助パターン導電層は第一表面と第二表面の間に設置されて、それぞれピクセル電極アレイ及びパターン導電層に電気的に接続される。半導体回路ユニットは少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、さらに、出力端子はパターン導電層に電気的に接続される。

またさらに、上記目的を達成するために、本発明の他の平面表示装置は、基板、ピクセル電極アレイ、パターン導電層、補助パターン導電層及び半導体回路ユニットを備える。基板は第一表面及び第一表面の反対側に設置される第二表面を有する。ピクセル電極アレイ及びパターン導電層は基板の第一表面に設置される。補助パターン導電層は第二表面に設置される。そして、それぞれピクセル電極アレイ及びパターン導電層に電気的に接続される。半導体回路ユニットは少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、さらに、出力端子はパターン導電層に電気的に接続される。

このように、本発明のピクセルアレイモジュール及び平面表示装置は、ピクセル電極アレイ及びパターン導電層がそれぞれ基板の両面に設置されることで、基板のうちの一表面を完全に表示面として使用することができる。したがって、ピクセル電極アレイは完全に表示面として使用することが可能で、口径比の損失がなく、最良の画像表示が得られる。

本発明のピクセルアレイモジュール及び平面表示装置は、ピクセル電極アレイ及びパターン導電層がそれぞれ基板の両面に設置されることで、基板のうちの一表面を完全に表示面として使用することができる。したがって、ピクセル電極アレイは完全に表示面として使用することが可能で、口径比の損失がなく、最良の画像表示が得られる。

以下に、図を参照しながら、本発明の好適な実施例におけるピクセルアレイモジュールおよび平面表示装置について説明する。

図２に示したように、本発明の好適な実施例のピクセルアレイモジュール３は、基板３１、ピクセル電極アレイ３２、ピクセルアレイモジュール３３及び半導体回路ユニット３４を備える。

基板３１は第一表面３１１及び第二表面３１２を有し、さらに、第一表面３１１及び第二表面３１２は反対側に設置される。このうち、基板３１はプリント基板（printed circuit board, PCB）またはフレキシブルプリント基板（flexible printed circuit, FPC）であり、本実施例においては基板３１は両面プリント基板としている。当然、それもまた多層プリント基板である。

ピクセル電極アレイ３２は、基板３１の第一表面３１１上に設置される。それは複数の電極によってアレイ配列で基板３１の第一表面３１１に設置される。本実施例において、ピクセル電極アレイ３２の材質は導電材料であり、金属または例えば酸化インジウムスズの透明導電材であるがここでは特に制限しない。本実施例においては、各電極は電気的に薄膜トランジスタに接続される（図示はされない）。

パターン導電層３３は基板３１の第二表面３１２上に設置される。さらに、パターン導電層３３は基板３１を介してピクセル電極アレイ３２に電気的に接続される。ここで、ピクセルアレイモジュール３はさらに、補助パターン導電層３５を備え、それは基板３１の第一表面３１１及び第二表面３１２の間に設置され、それぞれピクセル電極アレイ３２及びパターン導電層３３に電気的に接続される。本実施例において、補助パターン導電層３５は基板３１の貫通孔中に設置される。基板３１が二層板または多層板に関わらず、基板３１の第一表面３１１及び第二表面３１２の間に設置されることで、ピクセル電極アレイ３２及びパターン導電層３３に電気的に接続される導電線は全て補助パターン導電層３５と言える。

半導体回路ユニット３４は、基板３１の第二表面３１２に設置され、さらに半導体回路ユニット３４は少なくとも１個の入力端子３４１及び少なくとも１個の出力端子３４２を有する。このうち、出力端子３４２はパターン導電層３３に電気的に接続される。本実施例において、半導体回路ユニット３４は例えばマルチプレクサ（MUX）で、それはチップ（chip）である。当然、半導体回路ユニット３４は例えばガラス基板の透明基板及び集積回路（integrated circuit）によって構成されることも可能である。このうち、集積回路は直接透明基板の表面上に形成される。さらに、集積回路はパターン導電層３３に対応して設置されて電気的に接続される。

図３を参照しながら説明する。ピクセルアレイモジュール３は、さらにフレキシブルプリント基板３６を備え、半導体回路ユニット３４の入力端子３４１に電気的に接続される。本実施例において、フレキシブルプリント基板３６は一部のパターン導電層３３を介して、半導体回路ユニット３４の入力端子３４１に電気的に接続される。ここで、フレキシブルプリント基板３６は、少なくとも１個の駆動信号を例えばマルチプレクサの半導体回路ユニット３４に送り、さらに半導体回路ユニット３４によって駆動信号をそれぞれパターン導電層３３を経由して、ピクセル電極アレイ３２に伝送する。

半導体回路ユニット３４は、やや位置をずらす方式で基板３１のパターン導電層３３上（図示はされない）に設置される。すなわち、半導体回路ユニット３４は一部が基板３１から突出する。このとき、フレキシブルプリント基板３６は半導体回路ユニット３４の入力端子３４１に電気的に接続される。

図４を参照しながら説明する。本実施例において、ピクセルアレイモジュール３はさらに、対向電極ユニット３７及び光電表示ユニット３８を備える。

対向電極ユニット３７は、ピクセル電極アレイ３２に対応して設置される、このうち、対向電極ユニット３７は電極層または電極板である。また、対向電極ユニット３７は透明でなければならないため、その材質は酸化インジウム錫、酸化アルミ／亜鉛、酸化インジウム／亜鉛または酸化カドミウム／錫である。

光電表示ユニット３８は、対向電極ユニット３７とピクセル電極アレイ３２の間に設置される。このうち、光電表示ユニット３８は、必要に応じて光電表示素子または光電表示フィルムの形式を取ることも可能である。本実施例において、光電表示ユニット３８は、電気泳動性（electrophoresis）材料またはエレクトロウェッティング（electrowetting）材料を備える。また、本実施例において、光電表示ユニット３８のサイズは、基板３１のサイズとほぼ等しい。このため、基板３１の第一表面３１１は完全に表示面をして使用することが可能である。

図５を参照しながら説明する。本発明の他のピクセルアレイモジュール４は、基板４１、ピクセル電極アレイ４２、パターン導電層４３、半導体回路ユニット４４及び補助パターン導電層４５を備える。このうち、基板４１、ピクセル電極アレイ４２、パターン導電層４３及び補助パターン導電層４５は、上述の実施例における基板３１、ピクセル電極アレイ３２、パターン導電層３３及び補助パターン導電層３５と同様の構造、連結関係を有するため、ここでは詳しく説明しない。

上述の内容と異なるのは、半導体回路ユニット４４はフィルム及びチップ４４２を備えるという点である。それはチップオンフィルム技術（chip on film, COF）によって、チップ４４２をフィルム４４１上に設置する。さらに、チップ４４２は フィルム４４１によってパターン導電層４３に電気的に接続される。このうち、チップ４４２の様態は、例えばガラス基板の透明基板及び集積回路によって構成されることも可能である。このうち、集積回路は直接透明基板の表面上に形成され、さらに、フィルム４４１によってパターン導電層４３に電気的に接続される。

図６A及び図６Bを参照しながら、本発明の第一実施例の平面表示装置について説明する。これは、本発明のピクセルアレイモジュールを基礎とした設計であり、よって、後述のピクセルアレイモジュールに関する番号は第一実施例（図２から図４に示した）の番号をそのまま用いる。

本発明の第一実施例の平面表示装置５は、複数のピクセルアレイモジュール３を有し、これらのピクセルアレイモジュール3は、パラレル配置による設置（図６Aに例示）またはアレイ配置による設置（図６Bに例示）である。当然、単一のピクセルアレイモジュールもまた平面表示装置を構成することが可能であるが、ここでは特に数量を限定しない。

平面表示装置５は特に一般のモニターまたはテレビ用の表示装置に限られるものではなく、屋外の表示看板でも可能である。

図６A及び図６Bに示したように、ピクセルアレイモジュール３の基板３１のサイズは光電表示ユニット３８のサイズとほぼ等しいため、パラレル配置による設置またはアレイ配置による設置に関わらず、いずれも表示面が密接に接合されて、最良の画像表示効果が得られる。

図７を参照しながら説明する。本発明の第二実施例の平面表示装置６は、基板６１、ピクセル電極アレイ６２、パターン導電層６３、補助パターン導電層６４及び半導体回路ユニット６５を備える。このうち、平面表示装置６は、例えば電気泳動（electrophoresis）表示装置、エレクトロウェッティング（electrowetting）表示装置または屋外表示看板であるが、特にこれに制限されない。

基板６１は第一表面６１１及び第二表面６１２を有する。このうち、第一表面６１１は第二表面６１２と反対側に設置される。本実施例において、基板６１は上述実施例の基板３１に類似しているため、ここでは詳しく説明しない。

ピクセル電極アレイ６２及びパターン導電層６３は、基板６１の第一表面６１１に設置される。このうち、ピクセル電極アレイ６２は、複数の電極がアレイ配置によって基板６１の第一表面６１１に設置される。本実施例において、ピクセル電極アレイ６２の材質及びパターン導電層６３の材質は、上述実施例におけるピクセル電極アレイ３２及びパターン導電層３３の材質と同様である。

補助パターン導電層６４は、基板６１の第一表面６１１と第二表面６１２の間に設置されて、少なくともピクセル電極アレイ６２及びパターン導電層６３の一部に電気的に接続される。

半導体回路ユニット６５は基板６１の第一表面６１１上に設置されて、少なくとも1個の入力端子６５１及び少なくとも1個の出力端子６５２を有する。このうち、出力端子６５２は少なくとも一部のパターン導電層６３に電気的に接続される。当然入力端子６５１もまた少なくとも一部のパターン導電層６３に電気的に接続される。

図８に示したように、本実施例において、平面表示装置６はさらに対向電極ユニット６６、光電表示ユニット６７及びフレキシブルプリント基板６８を備える。

このうち、対向電極ユニット６６と光電表示ユニット６７は、上述実施例における対向電極ユニット３７及び光電表示ユニット３８と同様の特徴、構造及び連結方式を有するため、ここでは詳しく説明しない。

フレキシブルプリント基板６８は半導体回路ユニット６５の入力端子６５１に電気的に接続される。本実施例において、フレキシブルプリント基板６８は一部のパターン導電層６３を介して、半導体回路ユニット６５の入力端子６５１に電気的に接続される。ここでは、フレキシブルプリント基板６８は少なくとも1個の駆動信号が、例えばマルチプレクサの半導体回路ユニット６５に転送され、さらに、半導体回路ユニット６５によって駆動信号がそれぞれ一部のパターン導電層６３を経由して、ピクセル電極アレイ６２に転送される。

パターン導電層６５はまた、やや位置をずらす方式で基板６１上のパターン導電層６３上（図示はされない）に設置されることも可能である。すなわち、このとき半導体回路ユニット６５は一部が基板６１から突出する。このように、フレキシブルプリント基板６８は直接半導体回路ユニット６５の入力端子６５１に電気的に接続される。

図９に示したように、本発明の第三実施例における平面表示装置７は、基板７１、ピクセル電極アレイ７２、パターン導電層７３、補助パターン導電層７４、半導体回路ユニット７５を備える。

第二実施例と異なるのは、補助パターン導電層７４は基板７１の第二表面７１２に設置されて、基板７１を貫通し、それぞれ基板７１の第一表面７１１のピクセル電極アレイ７２及びパターン導電層７３に電気的に接続されるという点である。本実施例において、パターン導電層７４は基板７１の少なくとも1個の貫通孔を経由し、ピクセル電極アレイ７２及びパターン導電層７３に電気的に接続される。第二実施例と同様なのは、基板７１が２層板または多層板かに関わらず、基板７１の第一表面７１１及び第二表面７１２の間に設置されて、ピクセル電極アレイ７２及びパターン導電層７３に電気的に接続される導電線はいずれも補助パターン導電層７４と言える点である。

また、図１０に示したように、本実施例において、平面表示装置７はまた、対向電極ユニット７６、光電表示ユニット７７及びフレキシブルプリント基板７８を備える。それは、第二実施例の対向電極ユニット６６、光電表示ユニット６７及びフレキシブルプリント基板６８と同様の構造及び連結関係を有するため、ここでは詳しく説明しない。

図１１A及び図１１Bを参照しながら、第二実施例及び第三実施例の他の様態の平面表示装置について説明する。

図１１Aに示したように、平面表示装置６’は基板６１’、ピクセル電極アレイ６２’、パターン導電層６３’、補助パターン導電層６４’、半導体回路ユニット６５’、対向電極ユニット６６’及び光電表示ユニット６７’を備える。このうち、第二実施例と異なるのは、半導体回路ユニット６５’はフィルムＦ０１及びチップＣ０１を備えるという点である。それは、チップオンフィルム技術（chip on film, COF）によって、チップＣ０１をフィルムＦ０１上に設置し、さらに、チップＣ０１はフィルムＦ０１によって少なくとも一部のパターン導電層６３’に電気的に接続される。本実施例において、チップＣ０１の様態は、例えばガラス基板の透明基板及び集積回路から構成されることも可能である。このうち、集積回路は直接透明基板の表面上に形成され、さらに、フィルムＦ０１によってパターン導電層６３’に電気的に接続される。

図１１Ｂに示したように、平面表示装置７’は基板７１’、ピクセル電極アレイ７２’、パターン導電層７３’、補助パターン導電層７４’、半導体回路ユニット７５’、対向電極ユニット７６’及び光電表示ユニット７７’を備える。このうち、第三実施例と異なるのは、半導体回路ユニット７５’はフィルムＦ１１及びチップＣ１１を備えるという点である。上述と同様に、それはチップオンフィルム技術（chip on film, COF）によって、チップＣ１１をフィルムＦ１１上に設置し、さらに、チップＣ１１はフィルムＦ１１によって少なくとも一部のパターン導電層７３’に'電気的に接続される。本実施例において、チップC１1の’様態は、例えばガラス基板の透明基板及び集積回路から構成されることも可能である。このうち、集積回路は直接透明基板の表面上に形成され、さらに、フィルムＦ１１によってパターン導電層７3’に電気的に接続される。

このように、本発明のピクセル電極アレイ及び平面表示装置は、ピクセル電極アレイとパターン導電層がそれぞれ基板の両面に設置されるか、または、補助パターン導電層が基板の第一表面と第二表面の間に設置されるか、または、補助パターン導電層が基板の第二表面に設置されるかによって、ピクセル電極アレイが補助パターン導電層及びパターン導電層を介して半導体回路ユニットに電気的に接続される。したがって、ピクセル電極アレイが対応する光電表示ユニットは完全に表示面として使用することが可能で、口径比の損失がないため、最良の画像表示が可能である。

以上、本発明の実施例を図面を参照して詳述してきたが、具体的な構成は、これらの実施例に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更などがあっても、本発明に含まれる。

従来の平面表示パネルを示した図である。 本発明の好適な実施例のピクセルアレイモジュールの断面図である。 本発明の好適な実施例のピクセルアレイモジュールがフレキシブルプリント基板を備えた状態を示した断面図である。 本発明の好適な実施例のピクセルアレイモジュールが対向電極ユニット及び光電表示ユニットを備えた状態を示した断面図である。 本発明の好適な実施例の他のピクセルアレイモジュールの断面図である。 本発明の第一実施例の平面表示装置を示した図である。 本発明の第一実施例の平面表示装置を示した図である。 本発明の第二実施例の平面表示装置を示した図である。 本発明の第二実施例の平面表示装置を示した他の図である。 本発明の第三実施例の平面表示装置を示した図である。 本発明の第三実施例の平面表示装置を示した他の図である。 本発明の第二実施例の他の平面表示装置を示した図である。 本発明の第三実施例の他の平面表示装置を示した図である。

符号の説明

１ 平面表示パネル
１１ ピクセルアレイ
１２ スキャンライン駆動回路
１３ データライン駆動回路
３、４ ピクセルアレイモジュール
３１、４１、６１、６１’、７１、７１’ 基板
３１１、６１１、７１１ 第一表面
３１２、６１２、７１２ 第二表面
３２、４２、６２、６２’、７２、７２’ ピクセル電極アレイ
３３、４３、６３、６３’、７３、７３’ パターン導電層
３４、４４、６５、６５’、７５、７５’ 半導体回路ユニット
３５、４５、６４、６４’、７４、７４’ 補助パターン導電層
３４１、６５１、７５１ 入力端子
３４２、６５２、７５２ 出力端子
３６、６８、７８ フレキシブルプリント基板
３７、６６、６６’、７６、７６’ 対向電極ユニット
３８、６７、６７’、７７、７７’ 光電表示ユニット
４４１、Ｆ０１、Ｆ１１ フィルム
４４２、Ｃ０１、Ｃ１１ チップ
５、６、６’、７、７’ 平面表示装置
Ｇ₀₁ ガラス基板
ＴＦＴ₀₁ 薄膜トランジスタ

Claims (29)

1. 第一表面及び前記第一表面の反対側に設置される第二表面を有する基板と、
   前記基板の前記第一表面に設置されるピクセル電極アレイと、
   前記基板の前記第二表面に設置され、前記ピクセル電極アレイに電気的に接続されるパターン導電層と、
   少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、前記出力端子は前記パターン導電層に電気的に接続される半導体回路ユニットとを備えることを特徴とする、ピクセルアレイモジュール。
2. 前記半導体回路ユニットはチップを備えることを特徴とする、請求項１に記載のピクセルアレイモジュール。
3. 前記半導体回路ユニットはさらにフィルムを備え、前記チップは前記フィルム上に設置されて、前記フィルムを介して前記パターン導電層に電気的に接続されることを特徴とする、請求項２に記載のピクセルアレイモジュール。
4. 前記半導体回路ユニットは表面を有する透明基板と、
   前記透明基板の前記表面に形成されて、前記パターン導電層に電気的に接続される集積回路とを備えることを特徴とする、請求項１に記載のピクセルアレイモジュール。
5. 前記透明基板はガラス基板であり、前記半導体回路ユニットはさらにフィルムを備え、前記透明基板及び前記集積回路は前記フィルム上に設置されて、さらに前記集積回路は前記フィルムを介して前記パターン導電層に電気的に接続されることを特徴とする、請求項４に記載のピクセルアレイモジュール。
6. さらに補助パターン導電層を備え、それぞれ前記ピクセル電極アレイ及び前記パターン導電層に電気的に接続されることを特徴とする、請求項１に記載のピクセルアレイモジュール。
7. 前記補助パターン導電層は前記基板の前記第一表面と前記第二表面の間に設置されることを特徴とする、請求項６に記載のピクセルアレイモジュール。
8. さらにフレキシブルプリント基板を備え、前記半導体回路ユニットの前記入力端子に電気的に接続されることを特徴とする、請求項１に記載のピクセルアレイモジュール。
9. 前記基板の前記ピクセル電極アレイに対応して設置される対向電極ユニットと、
   前記対向電極ユニットと前記ピクセル電極アレイの間に設置される光電表示ユニットとをさらに備えることを特徴とする、請求項１に記載のピクセルアレイモジュール。
10. 前記基板のサイズはほぼ前記光電表示ユニットのサイズに等しいことを特徴とする、請求項９に記載のピクセルアレイモジュール。
11. 前記光電表示ユニットは電気泳動性材料またはエレクトロウェッティング材料を備えることを特徴とする、請求項９に記載のピクセルアレイモジュール。
12. 複数のピクセルアレイモジュールを有し、各ピクセルアレイモジュールは、
    第一表面及び前記第一表面の反対側に設置される第二表面を有する基板と、
    前記基板の前記第一表面に設置されるピクセル電極アレイと、
    前記基板の前記第二表面に設置され、前記ピクセル電極アレイに電気的に接続されるパターン導電層と、
    少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、前記出力端子は前記パターン導電層に電気的に接続される半導体回路ユニットとを備えることを特徴とする、平面表示装置。
13. 前記ピクセルアレイモジュールはパラレル配置またはアレイ配置であることを特徴とする、請求項１２に記載の平面表示装置。
14. 第一表面及び前記第一表面の反対側に設置される第二表面を有する基板と、
    前記基板の前記第一表面に設置されるピクセル電極アレイと、
    前記基板の前記第一表面に設置されるパターン導電層と、
    前記第一表面と前記第二表面の間に設置されて、少なくとも前記ピクセル電極アレイまたは前記パターン導電層の一部に電気的に接続される補助パターン導電層と、
    少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、前記出力端子は前記パターン導電層に電気的に接続される半導体回路ユニットとを備えることを特徴とする、平面表示装置。
15. 前記半導体回路ユニットはチップを備えることを特徴とする、請求項１４に記載の平面表示装置。
16. 前記半導体回路ユニットはさらにフィルムを備え、前記チップは前記フィルム上に設置されて、前記フィルムを介して少なくとも前記パターン導電層の一部に電気的に接続されることを特徴とする、請求項１５に記載の平面表示装置。
17. 前記半導体回路ユニットは表面を有する透明基板と、
    前記透明基板の前記表面に形成される集積回路を備えることを特徴とする、請求項１４に記載の平面表示装置。
18. 前記透明基板はガラス基板であることを特徴とする、請求項１７に記載の平面表示装置。
19. さらに、フレキシブルプリント基板を備え、前記半導体回路ユニットの前記入力端子に電気的に接続されることを特徴とする、請求項１４に記載の平面表示装置。
20. さらに、前記ピクセル電極アレイに対応して設置される対向電極ユニットと、
    前記対向電極ユニットと前記ピクセル電極アレイの間に設置される光電表示ユニットとを備えることを特徴とする請求項１４に記載の平面表示装置。
21. 前記光電表示ユニットは電気泳動性材料またはエレクトロウェッティング材料を備えることを特徴とする、請求項２０に記載の平面表示装置。
22. 第一表面及び前記第一表面の反対側に設置される第二表面を有する基板と、
    前記基板の前記第一表面に設置されるピクセル電極アレイと、
    前記基板の前記第一表面に設置されるパターン導電層と、
    前記第二表面に設置されて、少なくとも前記ピクセル電極アレイまたは前記パターン導電層の一部に電気的に接続される補助パターン導電層と、
    少なくとも１個の入力端子及び少なくとも１個の出力端子を有し、前記出力端子は前記パターン導電層に電気的に接続される半導体回路ユニットとを備えることを特徴とする、平面表示装置。
23. 前記半導体回路ユニットはチップを備えることを特徴とする、請求項２２に記載の平面表示装置。
24. 前記半導体回路ユニットはさらにフィルムを備え、前記チップは前記フィルム上に設置されて、前記フィルムを介して少なくとも前記パターン導電層の一部に電気的に接続されることを特徴とする、請求項２３に記載の平面表示装置。
25. 前記半導体回路ユニットは表面を有する透明基板と、
    前記透明基板の前記表面に形成される集積回路を備えることを特徴とする、請求項２２に記載の平面表示装置。
26. 前記透明基板はガラス基板であることを特徴とする、請求項２５に記載の平面表示装置。
27. フレキシブルプリント基板をさらに備え、前記半導体回路ユニットの前記入力端子に電気的に接続されることを特徴とする請求項２２に記載の平面表示装置。
28. 前記ピクセル電極アレイに対応して設置される対向電極ユニットと、
    前記対向電極ユニットと前記ピクセル電極アレイの間に設置される光電表示ユニットとをさらに備えることを特徴とする、請求項２２に記載の平面表示装置。
29. 前記光電表示ユニットは電気泳動性材料またはエレクトロウェッティング材料を備えることを特徴とする、請求項２８に記載の平面表示装置。

Images