JP2008141041A - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP2008141041A
JP2008141041A JP2006326809A JP2006326809A JP2008141041A JP 2008141041 A JP2008141041 A JP 2008141041A JP 2006326809 A JP2006326809 A JP 2006326809A JP 2006326809 A JP2006326809 A JP 2006326809A JP 2008141041 A JP2008141041 A JP 2008141041A
Authority
JP
Japan
Prior art keywords
hole
plating resist
forming
multilayer wiring
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006326809A
Other languages
English (en)
Other versions
JP4282714B2 (ja
Inventor
Takayuki Teramoto
孝之 寺本
Hiroya Yasukochi
寛哉 安河内
Etsuko Otsuka
悦子 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2006326809A priority Critical patent/JP4282714B2/ja
Publication of JP2008141041A publication Critical patent/JP2008141041A/ja
Application granted granted Critical
Publication of JP4282714B2 publication Critical patent/JP4282714B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】専用の下治具を用いなくても加工装置に対する位置決めができ、しかも生産性やコスト性の低下を回避できる多層配線基板の製造方法を提供すること。
【解決手段】まず、絶縁層33,34,35,40,41,42を形成する絶縁層形成工程を行う。次に、めっきレジスト材53を用いて絶縁層33,34,35,40,41,42上にめっきレジスト54を形成するレジスト形成工程を行う。次に、閉塞体55にて第1ピン止め用孔51を閉塞した状態でめっきを行い、絶縁層33,34,35,40,41,42上に導体層36を選択的に形成する導体層形成工程を行う。積層配線部31,32の完成後に第1ピン止め用孔51を位置基準とする穴明け加工を行い、製品形成領域15に貫通孔30を透設する貫通孔形成工程を行い、多層配線基板10を完成させる。
【選択図】 図8

Description

本発明は、多層配線基板の製造方法に関し、特には所定の位置決め孔を使用して位置決めを行う工程を含む多層配線基板の製造方法に関するものである。
従来、複数層の樹脂絶縁層によって構成されるコア基板を有し、そのコア基板の表面及び裏面にビルドアップ層を形成した多層配線基板の製造方法が従来提案されている(例えば、特許文献1参照)。この種の多層配線基板では、製品形成領域とそれを包囲する枠部とに区画されていて、製品形成領域には製品となるべき部分が基板平面方向に沿って複数配置されている。以下、従来における多層配線基板201の製造方法の一例を図16,図17に基づいて説明する。
まず、コア基板202を用意して、そのコア基板202における枠部203に複数の加工用ピン止め用孔204をあらかじめ設けておく。次に、これらの加工用ピン止め用孔204を位置基準とするドリル加工を行うことにより、製品形成領域205内に複数のスルーホール形成用孔206を形成し、枠部203に別の複数の加工用ピン止め用孔(スタック孔207)を形成する。その後、スルーホールめっき等を行ってコア基板202を完成させるとともに、絶縁層208の形成と、銅めっきによる導体層209の形成とを繰り返し行い、基板両面にビルドアップ層210,211を形成する。ビルドアップ層210,211の完成後には、スタック孔207を位置基準とする穴明け加工をドリルマシンにより行うことで、製品形成領域205において製品となるべき部分にそれぞれ貫通孔212を透設する。この後、切断予定線213に沿って切断することで、1枚の多層配線基板201から複数の製品個片を得ることができる。
特開2002−18795号公報
ところが、上記従来の製造方法によると、ビルドアップ層210,211の形成時の銅めっきを経る度にスタック孔207の内壁面に銅めっき214が析出してしまうため、スタック孔207の内径が設計値よりも小さくなる。よって、小径化したスタック孔207にスタックピン(図示略)が入りにくくなり、ドリル
マシン設置時に多層配線基板201を位置決めすることが困難になってしまう。それゆえ従来では、品番毎あるいはスタック孔毎に太さを変えたスタックピンを設けた専用の下治具を複数種類用意し、その下治具を介して多層配線基板201をドリルマシンに設置する必要がある。ゆえに、これが生産性やコスト性を低下させる原因になっている。
また、小径化したスタック孔207にスタックピンを無理やり嵌めた場合には、スタック孔207の開口部にて銅めっき214が変形して突出してしまう。このため、銅めっき変形部のある側にはんだ印刷用マスクを載せて印刷を行うと、銅めっき変形部に対する圧力集中によりマスクが割れるおそれがあり、工程上改良の余地がある。
なお、スタック孔207内に付着した銅めっきを事後的に除去して小径化を防ぐという対策も考えられる。しかし、これを実施した場合には生産性やコスト性の低下につながる可能性が高く、しかも、孔径を制御することは困難である。
本発明は上記の課題に鑑みてなされたものであり、その目的は、専用の下治具を用いなくても加工装置に対する位置決めを行うことができ、しかも生産性やコスト性の低下を回避することができる多層配線基板の製造方法を提供することにある。
そして上記課題を解決するための手段(手段1)としては、コア基板上に絶縁層と導体層とが交互に積層されてなる積層配線部を設けた構造を有し、製品となるべき部分が基板平面方向に沿って複数配置された製品形成領域と、その製品形成領域を包囲する枠部とに区画され、前記製品形成領域に貫通孔が透設され、前記枠部に第1ピン止め用孔が透設された多層配線基板の製造方法であって、前記絶縁層を形成する絶縁層形成工程と、めっきレジスト材を用いて前記絶縁層上にめっきレジストを形成するレジスト形成工程と、閉塞体にて前記第1ピン止め用孔を閉塞した状態でめっきを行い、前記絶縁層上に前記導体層を選択的に形成する導体層形成工程と、前記積層配線部の完成後に前記第1ピン止め用孔を位置基準とする穴明け加工を行い、前記製品形成領域に貫通孔を透設する貫通孔形成工程とを含むことを特徴とする多層配線基板の製造方法をその要旨とする。
従って、手段1に記載の製造方法によると、導体層形成工程の際に閉塞体にて第1ピン止め用孔を閉塞した状態でめっきを行っているため、第1ピン止め用孔の内壁面にめっきが付着せず、第1ピン止め用孔の小径化が回避される。よって、通常の径を有する加工装置側ピンを第1ピン止め用孔に止めることが可能となり、ピン径の異なる専用の下治具を複数種類用意しておかなくても、当該孔を位置基準とする穴明け加工を確実に行うことができる。また、この製造方法によれば、専用の下治具も銅めっき除去も不要なため、生産性やコスト性の低下を回避することができる。
手段1にかかる多層配線基板の製造方法では、絶縁層形成工程等を実施する前にコア基板を準備しておく必要がある。
コア基板は、製品となるべき部分が基板平面方向に沿って複数配置された製品形成領域と、その製品形成領域を包囲する枠部とに区画されている。コア基板は矩形状を呈しており、基板搬送時に基板搬送方向に沿って平行に配置される一対の第1端縁と、基板搬送時に基板搬送方向に対して垂直に配置される一対の第2端縁とを有している。
コア基板としては、樹脂製コア基板、セラミック製コア基板、金属製コア基板のいずれでもよいが、コスト性や加工性の観点から樹脂製コア基板が好適である。コア基板用の樹脂材料の具体例としては、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料を使用してもよい。
コア基板における製品形成領域には、表裏面の導通を図るためのめっきスルーホールが複数設けられていてもよい。かかるめっきスルーホールは、基板穴あけの後に無電解銅めっきを施すことにより形成可能である。
コア基板における枠部には、1つまたは複数の第1ピン止め用孔が透設されている。第1ピン止め用孔は、例えばスタックピンをピン止めするための孔(スタック孔)として使用されることが好適である。枠部における第1ピン止め用孔の形成位置は限定されないが、例えば、製品形成領域と一対の第1端縁との間に配置されることが好ましい。その理由は、搬送装置で多層配線基板を搬送することを考慮すると、この位置であることが工程上都合がよいからである。
また、枠部には、第1ピン止め用孔よりも径の大きい複数の第2ピン止め用孔が透設されていてもよい。第2ピン止め用孔は第1ピン止め用孔よりも先に加工形成され、これを位置基準として用いて第1ピン止め用孔やスルーホール形成用孔が加工形成される。枠部における第2ピン止め用孔の形成位置は限定されないが、例えば、製品形成領域と一対の第1端縁との間に配置されることが好ましい。
次に、絶縁層と導体層とが交互に積層されてなる積層配線部をコア基板上に形成する。積層配線部はコア基板の主面及び裏面の少なくともいずれか一方の面上に配置されていてもよいが、好ましくは主面及び裏面の両面上に配置されることがよい。
積層配線部を形成する場合には、まず絶縁層を形成する絶縁層形成工程を行う。絶縁層用の材料としては特に限定されないが、例えば、EP樹脂(エポキシ樹脂)、PI樹脂(ポリイミド樹脂)、BT樹脂(ビスマレイミド・トリアジン樹脂)、PPE樹脂(ポリフェニレンエーテル樹脂)などがある。絶縁層の形成はフィルム状のものを貼り付けることにより行ってもよく、あるいは液体状のものを塗布した後に乾燥させることにより行ってもよい。
次に、めっきレジスト材を用いて絶縁層上にめっきレジストを形成するレジスト形成工程を行う。めっきレジスト材は、例えば耐めっき液性を有する合成樹脂材料等からなり、めっきを行う際にめっきの付着を防止したい箇所に配置される。ここで、第1ピン止め用孔を閉塞するための閉塞体は、後述する導体層形成工程を実施時までに設けられていればよいが、めっきレジスト材を用いてめっきレジストと同時に形成されることが好適である。その理由は、この方法によれば材料を共通化できるので低コスト化及び生産性向上が図りやすくなるからである。また、めっきレジストの剥離時に閉塞体も同時に除去することができ、工程上好ましいからである。また、めっきレジスト材はフィルム状、液状のいずれでもよいが、好ましくはフィルム状のめっきレジスト材を用いることがよい。このような性状のめっきレジスト材であれば、第1ピン止め用孔を閉塞する際でも、孔内部にめっきレジスト材を侵入させることなくその開口部のみを覆うことができる。よって、めっきレジスト材からなる閉塞体を容易に除去することができる。
めっきレジストは製品形成領域に形成される。一方、閉塞体は第1ピン止め用孔が存在する枠部に形成され、好ましくは枠部にてめっきレジストと分離して形成されることがよい。即ち、めっきレジストと閉塞体とを分離せずに連続させて形成することも可能であるが、この場合には両者間に段差が生じて、閉塞体が剥がれやすくなるおそれがある。その点、上記のように閉塞体とめっきレジストとをあらかじめ分離しておけば、段差の発生を心配しなくてもよくなり、第1ピン止め用孔を確実に閉塞して孔内壁面に対するめっきの付着を確実に防ぐことができる。
めっきレジスト及び閉塞体は、基板搬送時に基板搬送方向に沿って平行に配置される一対の第1端縁を避けて形成されることが好ましい。言い換えると、めっきレジストの外縁及び閉塞体は、その外縁が一対の第1端縁まで及ばないように形成されることが好ましい。搬送装置で多層配線基板を搬送する場合、一対の第1端縁にめっきレジスト材が配置されていると、搬送装置との接触により当該めっきレジスト材が擦れて塵が生じやすくなるおそれがある。その結果、めっきレジスト材剥離時に発生した塵が基板表面に付着して導体層形成に悪影響を及ぼし、これが歩留まりを低下させる原因となりうるからである。また、搬送装置との擦れによって閉塞体が剥がれやすくなる可能性もあるからである。
閉塞体の形状は特に限定されず、平面視で矩形状や円形状などの形状を採用することが可能であるが、平面視で角のない形状であることが好適である。即ち、角のない形状の閉塞体は、角のある形状の閉塞体に比較して剥がれにくいからである。
閉塞体の大きさは特に限定されず、第1ピン止め用孔を閉塞できるのであれば任意に設定することが可能である。ただし、閉塞体の大きさは必要最小限でよく、例えば第2ピン止め用孔まで閉塞する必要はない。第2ピン止め用孔は、第1ピン止め用孔とは異なり大径であるため、めっきが付着したとしても一般的に位置決め上の不都合が生じにくいからである。
より具体的にいうと、閉塞体の面積は第1ピン止め用孔の開口面積よりも若干大きい程度(数倍程度)であることが好ましい。また、閉塞体の最小幅は、第1ピン止め用孔の直径の1.5倍以上3.0倍以下であることが好ましい。1.5倍未満の場合、閉塞体形成精度における誤差が大きいと、位置ずれが生じて第1ピン止め用孔を確実に閉塞できなくなる可能性があるからである。また、3.0倍を越える場合、枠部の幅を狭くしたときには、閉塞体をめっきレジストと分離して形成しにくくなることに加え、閉塞体を一対の第1端縁を避けて形成しにくくなる。
ここで、レジスト形成工程において同時に閉塞体を形成するには、具体的には以下のようにすることが好ましい。まず、感光性を付与したフィルム状のめっきレジスト材を貼り付ける工程を行う。次に、製品形成領域における導体層非形成部位及び枠部における閉塞体形成部位に対応してマスクパターンが形成された露光用マスクをめっきレジスト材上に配置する工程を行う。次に、露光用マスクを介してめっきレジスト材を露光する工程を行う。次に、めっきレジスト材を現像してめっきレジストを形成する工程を行う。そして以上の工程を経れば、共通の露光用マスクを用いて露光・現像することにより、めっきレジスト及び閉塞体を所望の位置にそれぞれ形成することができる。また、この方法によれば既存のプロセスを変更することなく、露光用マスクのマスクパターンのみ若干変更するだけで足りるため、低コスト化及び生産性向上を達成しやすくなる。
レジスト形成工程後には導体層形成工程を行う。この工程では、閉塞体にて第1ピン止め用孔を閉塞した状態でめっきを行うことにより、絶縁層上に導体層を選択的に形成する。第1ピン止め用孔は閉塞体にて閉塞されているため、第1ピン止め用孔の内壁面へのめっきの付着が防止される。
この後、絶縁層形成工程、レジスト形成工程及び導体層形成工程を必要回数だけ繰り返し行って積層配線部を完成させた後、貫通孔形成工程を行う。この工程では、第1ピン止め用孔を位置基準とする穴明け加工を行い、製品形成領域に貫通孔を透設する。このとき、第1ピン止め用孔は小径化しておらず元来の内径を維持しているため、通常の径を有する加工装置側ピンを第1ピン止め用孔に容易に止めることができる。そして、このピン止め状態で穴明け加工を行うことにより、製品形成領域における所望の位置に貫通孔を正確に透設することができる。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図1に示されるように、本実施形態の多層配線基板10は、平面視略矩形板状のコア基板11と、その基板主面12(図1では上面)上に形成された第1ビルドアップ層31(積層配線部)と、その基板裏面13(図1では下面)上に形成された第2ビルドアップ層32(積層配線部)とを備えている。この多層配線基板10は、いわゆる多数個取り用の多層配線基板であり、複数の配線基板個片が連結された状態の配線基板集合体である。複数の配線基板個片が最終製品であると定義すると、この多層配線基板10はその中間製品であると把握することもできる。
図1,図2に示されるように、コア基板11は、製品となるべき部分14が基板平面方向に沿って複数配置された製品形成領域15と、その製品形成領域15を包囲する枠部16とに区画されている。枠部16は、いわば製品にはならない製品外領域であると把握できる。製品となるべき部分14はいずれも平面視略矩形状をなし、製品形成領域15内にて縦横に複数個ずつ配置されている。よって、製品形成領域15も平面視略矩形状をなしている。枠部16における基板主面12上及び基板裏面13上には、銅めっき61からなるベタ状パターンが形成されている。
図2に示されるように、コア基板11は、基板搬送時に基板搬送方向に沿って平行に配置される一対の第1端縁E1と、基板搬送時に基板搬送方向に対して垂直に配置される一対の第2端縁E2とを有している。本実施形態では、コア基板11の長辺側が第1端縁E1に対応し、短辺側が第2端縁E2に対応している。
コア基板11における枠部16には、基板主面12及び基板裏面13を貫通する複数の第2ピン止め用孔52が形成されている。これら一対の第1端縁E1は、製品形成領域15と一対の第1端縁E1との間に配置されるとともに、4個ずつ配置されている。また、枠部16において第2ピン止め用孔52の脇には、基板主面12及び基板裏面13を貫通する複数のスタック孔51(第1ピン止め用孔)が形成されている。スタック孔51も、製品形成領域15と一対の第1端縁E1との間に配置されている。本実施形態の場合、スタック孔51は2個形成されている。なお、第2ピン止め用孔52の内径はスタック孔51の内径よりもいくぶん大きく設定されている。また、第2ピン止め用孔52の内壁面には銅めっき61が付着しているのに対し、スタック孔51の内壁面には銅めっき61が付着していない点で相違している。そして、製品形成領域15において製品となるべき部分14には、それぞれ貫通孔30が形成されている。なお、これら貫通孔30は、製品個片ごとに設けられており、製品個片実装時に製品個片を位置決めするために使用される。
図1に示されるように、コア基板11は、インナーコア17とアウターコア20とを積み重ねて一体化した構造を有している。本実施形態において、インナーコア17及びアウターコア20は、いずれもガラスエポキシからなる平面視略矩形状の基板である。アウターコア20はインナーコアの表裏面に対して接合されている。
コア基板11の製品形成領域15にはスルーホール形成用孔24が形成され、その内周面にはビルドアップ層31,32同士の電気的な接続を図るためのめっきスルーホール25が形成されている。めっきスルーホール25中の空洞部には充填材26が充填されている。めっきスルーホール25の開口部は、銅めっきからなる蓋めっき23により閉塞されている。
図1に示されるように、第1ビルドアップ層31は、エポキシ樹脂からなる絶縁層33,34,35と、銅からなる導体層36とを交互に積層した構造を有している。絶縁層33,34,35内における複数箇所には、ビア導体37が形成されている。これらのビア導体37は異なる層における導体層36同士を電気的に接続している。また、最上層の絶縁層35の表面上において各ビア導体37の上端となる箇所には、フリップチップ接続用の端子パッド38がアレイ状に形成されている。さらに、絶縁層35の表面は、ソルダーレジスト39によってほぼ全体的に覆われている。各端子パッド38は、ソルダーレジスト39に設けられた開口部から露出しており、その露出部分には図示しないはんだバンプが形成されている。
図1に示されるように、第2ビルドアップ層32は、上述した第1ビルドアップ層31とほぼ同じ構造を有している。即ち、第2ビルドアップ層32は、エポキシ樹脂からなる絶縁層40,41,42と、導体層36とを交互に積層した構造を有している。絶縁層40,41,42内における複数箇所には、ビア導体37が形成されている。これらのビア導体37は、異なる層における導体層36同士を電気的に接続している。また、最下層の絶縁層42の下面上において各ビア導体37の下端となる箇所には、端子パッド43が格子状に形成されている。さらに、絶縁層42の下面は、ソルダーレジスト44によってほぼ全体的に覆われている。各端子パッド43は、ソルダーレジスト44に設けられた開口部から露出しており、その露出部分には図示しないマザーボード側との電気的な接続を図るための複数のはんだバンプ(図示略)が形成されている。
なお、図2に示されるように、この多層配線基板10は、製品となるべき部分14の外形線に沿って切断される。このような外形線に沿った線のことを切断予定線45と定義する。
次に、本実施形態の多層配線基板10の製造方法について説明する。
ここでは、まず、製品形成領域15にめっきスルーホール25が設けられるとともに、枠部16にスタック孔51及び第2ピン止め用孔52が加工形成されたコア基板11を準備する(図3参照)。めっきスルーホール25内の空洞部は、樹脂ペーストの印刷充填及び加熱硬化を経て形成された充填材26によって埋められる。さらに、蓋めっき23を形成した後、基板主面12及び基板裏面13を表面研磨する。
次に、以下のような手順でコア基板11上にビルドアップ層31,32を形成する。なお、第2ビルドアップ層32の形成手順は基本的に第1ビルドアップ層31の形成手順と同じであるので、ここでは第1ビルドアップ層31を例に挙げて説明する。
まず、コア基板11の基板主面12上にシート状の熱硬化性エポキシ樹脂をラミネートして、製品形成領域15の全体に未硬化状態の第1層の絶縁層33を形成する(絶縁層形成工程、図4参照)。このとき、枠部16には絶縁層33は形成されない。次に、170℃に加熱して絶縁層33を半硬化させる。さらに、レーザー加工機によりレーザーを照射し、製品形成領域15においてビア導体37が形成されるべき位置に複数の盲孔H1を形成する(図5参照)。そして、180℃に加熱して絶縁層33を硬化させる。
続くレジスト形成工程では、まず、感光性を付与したフィルム状のめっきレジスト材53を基板主面12側に貼り付ける。本実施形態では感光性を付与したエポキシ樹脂を用いている。このめっきレジスト材53は、コア基板11よりもひと回り小さい面積(言い換えると、製品形成領域15よりもひと回り大きい面積)を有する。そのため、めっきレジスト材53によって、第1層の絶縁層33が全体的に覆われるとともに、枠部16におけるスタック孔51の開口部も覆われる(図6参照)。
次に、ガラス等の透光性材料により形成された露光用マスク81をめっきレジスト53上に配置する(図7参照)。この露光用マスク81の片側面には、製品形成領域15における導体層非形成部位及び枠部16における閉塞体形成部位に対応して、それぞれ光不透過性のマスクパターン82が形成されている。
上記のようなマスク配置状態で露光用マスク81を介して所定強度の紫外線を所定時間だけ照射し、めっきレジスト材53を露光する。かかる露光を行うと、紫外線による光重合反応が進み、照射部分のみが選択的に光硬化する。この後、めっきレジスト材53を現像することにより、所定部分に開口部を有するめっきレジスト54を製品形成領域15に形成する。かかる開口部は、導体層36が形成されるべき位置に対応しており、少なくとも盲孔H1の形成位置を露出させている。また上記の現像を行うと同時に、めっきレジスト材53からなる閉塞体55が枠部16上の2箇所に形成される(図8,図9参照)。そして、これらの閉塞体55によって、スタック孔51の基板主面側開口部が完全に閉塞される。本実施形態の閉塞体55は、平面視で矩形状を呈しており、めっきレジスト54とは分離されている。閉塞体55の外縁は一対の第1端縁E1まで及んでおらず、いわば閉塞体55は一対の第1端縁E1を避けて形成されている。また、閉塞体55の面積はスタック孔51の開口面積よりも若干大きい程度であり、その最小幅W1はスタック孔51の直径(本実施形態では3.15mm)の1.5倍〜2倍程度に設定されている。それゆえ、閉塞体55は、スタック孔51の近傍にある第2ピン止め用孔52までは閉塞していない。
なお、図示しないが基板裏面13側についても同様のプロセスを経て、絶縁層40を覆うめっきレジスト54と、スタック孔51の基板裏面側開口部を完全に閉塞する閉塞体55とを形成しておく。
次に、閉塞体55によってスタック孔51を両側から閉塞した状態で無電解銅めっき及び電解銅めっきを行い、盲孔H1の内部にビア導体37を形成するとともに、絶縁層33,40上に導体層36を選択的に形成する(導体層形成工程、図10参照)。このとき、枠部16上にも銅めっき61が付着するが、スタック孔51については閉塞体55で閉塞されているため、その内部にめっき液が入り込むことはない。ゆえに、スタック孔51の内壁面への銅めっき61の付着が防止される。
めっきによる導体層36の形成後、めっきレジスト材53を溶解しうる溶液を処理して、めっきレジスト54及び閉塞体55を同時に溶解除去する(図11参照)。その結果、スタック孔51が露出する。
続いて、上述したプロセス(絶縁層形成、レジスト形成(めっきレジスト材53の貼付、露光及び現像)、めっきによる導体層形成、レジスト除去)を実施し、第1層の絶縁層33,40上に第2層の絶縁層34,41を形成しかつ第2層の導体層36を形成する。なお、このときの導体層形成時においても閉塞体55でスタック孔51を閉塞することにより、その内壁面への銅めっき61の付着を防止する。さらに、もう一回上述したプロセスを実施し、第2層の絶縁層34,41上に第3層の絶縁層35,42を形成しかつ第3層の導体層36を形成する。なお、このときの導体層形成時においても閉塞体55でスタック孔51を閉塞することにより、その内壁面への銅めっき61の付着を防止する。この後、ソルダーレジスト39,44の形成を行い、ビルドアップ層31,32を完成させる(図12,図13参照)。
図12,図13に示す多層配線基板の中間製品10Aにおいては、まだ貫通孔30が設けられていないため、下記の方法で貫通孔30の加工形成を行う。
図14には、多層配線基板の中間製品10Aが載置可能な固定治具G1、固定治具G1の上面における2箇所に立設されたスタックピンSP1、固定治具G1の上方に配置されたドリルD1などを備えるドリルマシンが示されている。そして、ドリルマシンの固定治具G1上に多層配線基板の中間製品10Aを載置するとともに、各スタック孔51に各スタックピンSP1をピン止めして、多層配線基板の中間製品10Aを位置決めする。このとき、スタック孔51の内壁面に銅めっき61が付着していないため、スタック孔51はほぼ設計値どおりの内径を有している。それゆえ、スタック孔51にスタックピンSP1を無理なく容易に入り込ませることができる。次に、このようなピン止め固定状態でドリルD1を回転駆動し、製品となるべき部分14の所定箇所をそれぞれ穴明け加工することにより、複数の貫通孔30を透設する。その結果、図1の多層配線基板10が完成する。
その後、従来周知の切断装置などを用いて製品形成領域15から枠部16を切断除去するとともに、製品形成領域15における切断予定線45に沿って切断する。これにより、製品同士が分割され、複数ピースの製品(配線基板個片)が得られ、多数個取りが達成される。
従って、本実施形態によれば以下の効果を得ることができる。
(1)この製造方法では、導体層形成工程の際に閉塞体55にてスタック孔51を閉塞した状態で銅めっきを行っているため、スタック孔51の内壁面に銅めっき61が付着せず、その小径化が回避される。よって、通常の径を有するスタックピンSP1をスタック孔51に止めることが可能となる。そのため、ピン径の異なる専用の下治具を複数種類用意しておかなくても、当該スタック孔51を位置基準とする貫通孔30の穴明け加工を確実に行うことができる。また、この製造方法によれば、専用の下治具も銅めっき除去も不要なため、生産性やコスト性の低下を回避することができる。
(2)本実施形態の製造方法によると、共通のめっきレジスト材53を用いてめっきレジスト54と閉塞体55とが同時に形成されるため、低コスト化及び生産性向上を比較的容易に図ることができる。また、共通のめっきレジスト材53を用いたことにより、めっきレジスト材53の剥離時に閉塞体55も同時に除去することができるという工程上の利点がある。
しかも、本実施形態の製造方法では、めっきレジスト54の形成にあたり、共通の露光用マスク81を用いて露光・現像することにより、めっきレジスト54及び閉塞体55を所望の位置にそれぞれ形成している。そして、この方法によれば既存のプロセスを変更することなく、露光用マスク81のマスクパターン82のみ若干変更するだけで足りる。このことも低コスト化及び生産性向上に寄与している。
なお、本発明の各実施形態は以下のように変更してもよい。
・閉塞体55の平面視での形状は上記実施形態のものに限定されず、任意に変更することができる。例えば、図15に示す別の実施形態の多層配線基板の中間製品10Bの有する閉塞体55Aは、平面視で略矩形状を呈しているものの、各コーナー部が丸みを帯びた角のない形状となっている。このような平面形状の閉塞体55Aは、上記実施形態のものに比べて剥がれにくいという利点を有するため、銅めっき61の付着をより確実に防止することができる。
・上記実施形態では、閉塞体55を形成するにあたり、めっきレジスト材53を用いたが、これ以外の材料を用いることも可能である。例えば、銅めっき液に耐性のある被覆材(例えば銅めっき液に溶解しない或いは溶解しにくい金属のテープなど)を用いてもよい。この場合、被覆材は毎回のめっきごとに被覆及び剥離を行うようにしてもよいが、複数回のめっきにわたって被覆しておき、最終のめっき後に剥離するようにしてもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)コア基板上に絶縁層と導体層とが交互に積層されてなる積層配線部を設けた構造を有し、製品となるべき部分が基板平面方向に沿って複数配置された製品形成領域と、その製品形成領域を包囲する枠部とに区画され、前記製品形成領域に貫通孔が透設され、前記枠部に第1ピン止め用孔が透設された多層配線基板の製造方法であって、前記絶縁層を形成する絶縁層形成工程と、耐めっき液性の被覆材を用いて前記絶縁層上にめっきレジストを形成するレジスト形成工程と、閉塞体にて前記第1ピン止め用孔を閉塞した状態でめっきを行い、前記絶縁層上に前記導体層を選択的に形成する導体層形成工程と、前記積層配線部の完成後に前記第1ピン止め用孔を位置基準とする穴明け加工を行い、前記製品形成領域に貫通孔を透設する貫通孔形成工程とを含むことを特徴とする多層配線基板の製造方法。
(2)コア基板の基板主面上及び基板裏面上に絶縁層と導体層とが交互に積層されてなる第1積層配線部及び第2積層配線部を設けた構造を有し、製品となるべき部分が基板平面方向に沿って複数配置された製品形成領域と、その製品形成領域を包囲する枠部とに区画され、前記製品形成領域に貫通孔が透設され、前記枠部に第1ピン止め用孔が透設された多層配線基板の製造方法であって、前記絶縁層を形成する絶縁層形成工程と、フィルム状のめっきレジスト材を用いて前記絶縁層上にめっきレジストを形成するレジスト形成工程と、閉塞体にて前記第1ピン止め用孔をその両開口部にて閉塞した状態でめっきを行い、前記絶縁層上に前記導体層を選択的に形成する導体層形成工程と、前記第1積層配線部及び前記第2積層配線部の完成後に前記第1ピン止め用孔を位置基準とする穴明け加工を行い、前記製品形成領域に貫通孔を透設する貫通孔形成工程とを含むことを特徴とする多層配線基板の製造方法。
本発明を具体化した一実施形態の多層配線基板を示す部分概略断面図。 実施形態の多層配線基板を示す概略平面図。 実施形態の多層配線基板の製造方法を説明するための概略平面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための概略平面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための部分概略断面図。 同製造方法を説明するための概略平面図。 同製造方法を説明するための部分拡大平面図。 同製造方法を説明するための部分概略断面図。 別の実施形態の閉塞体を説明するための部分拡大平面図。 従来技術の多層配線基板の部分概略断面図。 従来技術の多層配線基板の部分拡大平面図。
符号の説明
10…多層配線基板
11…コア基板
14…製品となるべき部分
15…製品形成領域
16…枠部
30…貫通孔
31,32…積層配線部としてのビルドアップ層
33,34,35,40,41,42…絶縁層
36…導体層
51…第1ピン止め用孔としてのスタック孔
53…めっきレジスト材
54…めっきレジスト
55,55A…閉塞体
81…露光用マスク
82…マスクパターン
E1…第1端縁
E2…第2端縁
W1…閉塞体の最小幅
D1…第1ピン止め用孔の直径

Claims (8)

  1. コア基板上に絶縁層と導体層とが交互に積層されてなる積層配線部を設けた構造を有し、製品となるべき部分が基板平面方向に沿って複数配置された製品形成領域と、その製品形成領域を包囲する枠部とに区画され、前記製品形成領域に貫通孔が透設され、前記枠部に第1ピン止め用孔が透設された多層配線基板の製造方法であって、
    前記絶縁層を形成する絶縁層形成工程と、
    めっきレジスト材を用いて前記絶縁層上にめっきレジストを形成するレジスト形成工程と、
    閉塞体にて前記第1ピン止め用孔を閉塞した状態でめっきを行い、前記絶縁層上に前記導体層を選択的に形成する導体層形成工程と、
    前記積層配線部の完成後に前記第1ピン止め用孔を位置基準とする穴明け加工を行い、前記製品形成領域に貫通孔を透設する貫通孔形成工程と
    を含むことを特徴とする多層配線基板の製造方法。
  2. 前記閉塞体は、前記めっきレジスト材を用いて前記めっきレジストと同時に形成されることを特徴とする請求項1に記載の多層配線基板の製造方法。
  3. 前記レジスト形成工程は、
    感光性を付与したフィルム状のめっきレジスト材を貼り付ける工程と、
    前記製品形成領域における導体層非形成部位及び前記枠部における閉塞体形成部位に対応してマスクパターンが形成された露光用マスクを前記めっきレジスト材上に配置する工程と、
    前記露光用マスクを介して前記めっきレジスト材を露光する工程と、
    前記めっきレジスト材を現像して前記めっきレジストを形成する工程と
    を含むことを特徴とする請求項1または2に記載の多層配線基板の製造方法。
  4. 前記めっきレジストは前記製品形成領域に形成され、前記閉塞体は前記枠部にて前記めっきレジストと分離して形成されることを特徴とする請求項1乃至3のいずれか1項に記載の多層配線基板の製造方法。
  5. 前記コア基板は、基板搬送時に基板搬送方向に沿って平行に配置される一対の第1端縁と、基板搬送時に基板搬送方向に対して垂直に配置される一対の第2端縁とを有する略矩形状を呈し、
    前記第1ピン止め用孔は、前記製品形成領域と前記一対の第1端縁との間に配置され、
    前記めっきレジスト及び前記閉塞体は、前記一対の第1端縁を避けて形成される
    ことを特徴とする請求項1乃至4のいずれか1項に記載の多層配線基板の製造方法。
  6. 前記閉塞体は、平面視で角のない形状を呈することを特徴とする請求項1乃至5のいずれか1項に記載の多層配線基板の製造方法。
  7. 前記閉塞体の最小幅は、前記第1ピン止め用孔の直径の1.5倍以上3.0倍以下であることを特徴とする請求項1乃至6のいずれか1項に記載の多層配線基板の製造方法。
  8. 前記枠部には、前記第1ピン止め用孔よりも径の大きい複数の第2ピン止め用孔が透設されることを特徴とする請求項1乃至7のいずれか1項に記載の多層配線基板の製造方法。
JP2006326809A 2006-12-04 2006-12-04 多層配線基板の製造方法 Expired - Fee Related JP4282714B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006326809A JP4282714B2 (ja) 2006-12-04 2006-12-04 多層配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006326809A JP4282714B2 (ja) 2006-12-04 2006-12-04 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2008141041A true JP2008141041A (ja) 2008-06-19
JP4282714B2 JP4282714B2 (ja) 2009-06-24

Family

ID=39602190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006326809A Expired - Fee Related JP4282714B2 (ja) 2006-12-04 2006-12-04 多層配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP4282714B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146545A (ja) * 2010-01-14 2011-07-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101141358B1 (ko) * 2010-07-29 2012-05-03 삼성전기주식회사 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
CN106112045A (zh) * 2016-07-13 2016-11-16 广德新三联电子有限公司 一种大尺寸电路板的钻孔加工方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146545A (ja) * 2010-01-14 2011-07-28 Ngk Spark Plug Co Ltd 配線基板の製造方法
KR101141358B1 (ko) * 2010-07-29 2012-05-03 삼성전기주식회사 인쇄 회로 기판 및 인쇄 회로 기판의 제조 방법
CN106112045A (zh) * 2016-07-13 2016-11-16 广德新三联电子有限公司 一种大尺寸电路板的钻孔加工方法

Also Published As

Publication number Publication date
JP4282714B2 (ja) 2009-06-24

Similar Documents

Publication Publication Date Title
CN103298272B (zh) 制造刚-柔性印刷电路板的方法
TWI475940B (zh) 多層配線基板之製造方法及多層配線基板
JP5290455B2 (ja) 積層体の製造方法
JP4658974B2 (ja) キャビティの形成された基板製造方法
US8356405B2 (en) Method of manufacturing printed circuit board
TW201018344A (en) Method for manufacturing printed wiring board and printed wiring board
JP2009099649A (ja) 配線基板の製造方法
US20090159316A1 (en) Wiring substrate and method of manufacturing the same
JP2011119501A (ja) 多層基板の製造方法
US8227173B2 (en) Method of manufacturing multi-layer circuit board
JP6189592B2 (ja) 部品組込み型印刷回路基板及びその製造方法
TW201334647A (zh) 多層配線基板及其製造方法
JP4648277B2 (ja) キャビティを備えた基板の製造方法
JP7497407B2 (ja) 両面相互接続組み込みチップパッケージ構造及びその製造方法
JP4384157B2 (ja) キャビティを備えた基板の製造方法
JP4282714B2 (ja) 多層配線基板の製造方法
JP2013115136A (ja) 電子部品内蔵基板及びその製造方法
US9905504B1 (en) Carrier base material-added wiring substrate
TWI569696B (zh) 製造電路板與晶片封裝之方法,以及藉由使用此方法製成之電路板
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
JP2011061161A (ja) プリント配線板の製造方法
JP5479551B2 (ja) 配線基板の製造方法
TWI494033B (zh) 無核心封裝結構之製法及無核心封裝基板之製法
KR100815322B1 (ko) 인쇄회로기판 및 그 제조방법
JP2009224732A (ja) 多数個取り配線基板の製造方法、及び多数個取り配線基板の中間製品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080808

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20081017

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20081208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090225

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090317

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120327

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130327

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140327

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees