JP2008134577A - 表示装置及びその製造方法 - Google Patents

Abstract

【課題】有機ＥＬ素子を定電圧駆動した場合の、有機ＥＬ素子に流れる電流変化を抑制する。
【解決手段】表示装置の画素は、有機ＥＬ素子１、駆動トランジスタ２、ゲートトランジスタ３及び保持容量４を有する。駆動トランジスタ２と有機ＥＬ素子１との間に直列に安定化抵抗素子５を接続する。有機ＥＬ素子を定電圧駆動した場合、有機ＥＬ素子１に流れる電流Ｉは安定化抵抗素子５により規制され、経時劣化や温度変化による電流変化が抑制される。安定化抵抗素子５は、トランジスタのソースドレイン電極形成と別の不純物導入工程により作製され得る。
【選択図】図１

Description

本発明は表示装置、特に自己発光型のエレクトロルミネセンス（有機ＥＬ）素子を有するアクティブマトリクス型表示装置に関する。

アクティブマトリクス型有機ＥＬディスプレイは自発光型であるがゆえ、コントラストが高く、広視野角であり、また高解像度、高精細化が可能であるため、次世代ディスプレイとして注目されている。

アクティブマトリクス型のディスプレイは画素一つ一つに状態を保持する能動素子が必要となるが、有機ＥＬの場合には有機ＥＬ素子に電流を常時供給し続けることが可能な駆動トランジスタが備えられている。駆動トランジスタには、アモルファスシリコンやポリシリコンなどの薄膜により形成される薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられるが、長時間安定した動作が得られるポリシリコンＴＦＴを適用した中小型の有機ＥＬディスプレイが製品化されている。

しかし、ポリシリコンＴＦＴは特性が画素毎に異なり、同じ信号を入力しても異なる電流を有機ＥＬ素子に出力するため、表示均一性に乏しく、歩留まりを低下させる要因となっていた。

ポリシリコンＴＦＴの特性を回路技術で補正する方法がいくつか提案されているが、その一つとして下記の特許文献１に示すようなデジタル駆動が提案されている。

特開２００５−３３１８９１号公報

しかし、定電圧を有機ＥＬ素子に印加するデジタル駆動では、有機ＥＬ素子が経時劣化により高抵抗化し、有機ＥＬ素子に流れる電流が減少するため、見かけ上素子の寿命が短くなっていた。

また周辺の温度に依存して有機ＥＬ素子に流れる電流が変化するため、有機ＥＬ素子に安定した電流を供給することが困難であった。

本発明の目的は、有機ＥＬ等の自発光素子に流れる電流変化を抑制することにある。

本発明は、画素回路をマトリクス状に配置してなる表示装置において、前記画素回路は、自発光素子と、前記自発光素子を駆動する駆動トランジスタと、前記自発光素子と前記駆動トランジスタとの間に直列接続された抵抗素子とを有することを特徴とする。自発光素子と電極との間に抵抗素子を直列に接続してもよく、駆動トランジスタと自発光素子との間、及び自発光素子と電極との間に抵抗素子を直列に接続してもよい。

本発明において、前記自発光素子は、定電圧駆動されるとともに電流が流れるか流れないかの２状態のみを有し、電流が流れる期間により明るさが制御されることが好適である。

また、本発明は、画素回路をマトリクス状に配置してなる表示装置の製造方法であって、前記画素回路は、自発光素子と、前記自発光素子を駆動する駆動トランジスタと、前記自発光素子と前記駆動トランジスタとの間に直列接続された抵抗素子とを有するものであり、前記抵抗素子は、
（ａ）基板上にゲート絶縁膜を形成する工程と、
（ｂ）前記ゲート絶縁膜上の前記抵抗素子形成領域にレジストを形成する工程と、
（ｃ）前記レジストが形成された前記ゲート絶縁膜に相対的に高濃度の不純物を導入する工程と、
（ｄ）前記レジストを除去する工程と、
（ｅ）前記レジストが除去された前記ゲート絶縁膜に相対的に低濃度の不純物を導入する工程と、
により製造されることを特徴とする。

また、本発明は、自発光素子と、前記自発光素子を制御する複数の薄膜トランジスタとを一つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータドライバと、前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインとを有する表示装置において、前記画素回路は、前記自発光素子に電流を供給するトランジスタと、前記トランジスタと前記自発光素子に直列に接続された抵抗素子とを有することを特徴とする。

本発明によれば、簡易な構成により自発光素子の電流変化を抑制し、表示装置の動作を安定化できる。

以下、図面を用いて本発明の実施の形態を詳細に説明する。

図１に、本実施形態における有機ＥＬディスプレイの画素等価回路を示す。画素は有機ＥＬ素子１、駆動トランジスタ２、ゲートトランジスタ３、保持容量４、安定化抵抗５から構成される。

カソード９が第１の電源ＶＳＳに接続された有機ＥＬ素子１のアノードは、安定化抵抗５の一端に接続され、安定化抵抗５の他端は駆動トランジスタ２のドレイン端子に接続される。駆動トランジスタ２のソース端子は第２の電源ＶＤＤに接続され、ゲート端子は保持容量４の一端とゲートトランジスタ３のソース端子へ接続されており、保持容量４の他端は第２の電源ＶＤＤに、ゲートトランジスタ３のゲート端子はゲートライン７、ゲートトランジスタ３のドレイン端子６はデータライン６へ接続される。

図１に示されるゲートトランジスタ３はＮ型であるため、ゲートライン７に”Ｈｉｇｈ”となる電圧を供給するとゲートトランジスタ３は導通（オン）し、データライン６に供給されている信号電圧が保持容量４に書き込まれる。ゲートライン７に”Ｌｏｗ”となる電圧を供給すれば、ゲートトランジスタ３は非導通（オフ）となり、保持容量４に書き込まれた信号電圧は次にゲートトランジスタ３が導通されるまで保持される。ゲートトランジスタ３がＰ型であればゲートライン７に供給する電圧はその逆である。

保持容量４に書き込まれた信号電圧が駆動トランジスタ２を導通するのに十分な信号電圧であれば電流が第２の電源ＶＤＤから駆動トランジスタ２を通り、安定化抵抗５を介して有機ＥＬ素子１へ流れるが、逆に保持容量４に書き込まれた信号電圧が駆動トランジスタ２を非導通化するのに十分な電圧である場合には有機ＥＬ素子１に電流は流れない。

デジタル駆動ではこの有機ＥＬ素子１に電流が流れるか否かの２状態のみを用い、１フレーム期間に有機ＥＬ素子に電流が流れる期間の割合を制御することで明るさを生成するため、図１に示される画素回路で十分にその機能を果たすことができる。

図２に、図１における安定化抵抗５により有機ＥＬ素子に流れる電流が安定化される様子を示す。横軸は電圧、縦軸は電流をそれぞれ示す。図２において、曲線Ａはある温度Ｔ、通電時刻ｔにおける有機ＥＬ素子のＩＶ（電流電圧）曲線、曲線Ｂはある温度Ｔ、通電時刻ｔ＋Δｔ（Δｔ＞０）における同じ有機ＥＬ素子のＩＶ曲線、曲線Ｃは温度Ｔ＋ΔＴ（ΔＴ＞０）、通電時刻ｔにおける同じ有機ＥＬ素子のＩＶ曲線を示す。図２に示されるように、一般に有機ＥＬ素子は温度、通電経過時間の違いでＩＶ特性が異なる。

直線Ｄは安定化抵抗５の抵抗値がＲであるとき、有機ＥＬ素子１に印加される電圧Ｖによって有機ＥＬ素子に流れる電流Ｉであり、以下の式で示される。
Ｉ＝（ＶＤＤ−Ｖ）／Ｒ ・・・（１）
但し、計算の都合上、ＶＳＳ＝０としている。また一般に、デジタル駆動において駆動トランジスタが導通した際のオン抵抗は特性の違いによる電流ばらつきを抑制するため、有機ＥＬ素子１の抵抗に比較して十分小さくなるような値になるように設計するため、上記の式（１）では無視している。

安定化抵抗５を導入しないデジタル駆動では、有機ＥＬ素子１に流れる電流は基準温度Ｔ、基準時刻ｔのＩＶ曲線ＡよりＩＡであるが、有機ＥＬ素子の劣化に伴い電流はＩＢと著しく劣化する。また温度上昇により電流はＩＣと著しく上昇する。前者は通電による電流劣化により、同じ映像信号を供給しているのにもかかわらず、明るさが低下するいわゆる焼き付きを引き起こし、後者は同じ映像信号を供給しているのにもかかわらず消費電力が増大し、有機ＥＬ素子の劣化を加速させる。

一方、本実施形態のように安定化抵抗５を駆動トランジスタ２と有機ＥＬ素子１との間に直列に接続すると、有機ＥＬ素子１に流れる電流はＩＶ曲線Ａ、Ｂ、Ｃと直線Ｄの交点によって決まるため、図２に示されるように直線Ｄに沿って変化し、温度、通電時間による電流変化を抑制できる。すなわち、有機ＥＬ素子の劣化に伴い電流の劣化はＩＢ´に留まり、また温度上昇によっても電流はＩＣ´の上昇に留まる。安定化抵抗５により、ＩＡ→ＩＢの変化がＩＡ→ＩＢ´の変化だけに抑制され、かつ、ＩＡ→ＩＣの変化がＩＡ→ＩＣ´の変化だけに抑制される。

なお、式（１）に示されるように抵抗値Ｒは直線Ｄの傾きの逆数であるため、抵抗値Ｒが大きいと直線の傾きは小さくなり安定化するが、安定化抵抗での電圧降下が大きくなるため、消費電力が増大する。したがって、有機ＥＬ素子の安定性との関係から適切な値を設定することが望ましい。

図３に、図１の等価回路をガラス基板上に形成した画素レイアウトが示されている。図３（Ａ）に示される画素レイアウトは、水平に配置されるゲートライン７に第１のメタル、垂直に配置されるデータライン６及び電源ライン８に第２のメタルを適用した例であり、図３（Ｂ）に示される画素レイアウトは、水平に配置されるゲートライン７及び電源ライン８に第２のメタル、垂直に配置されるデータライン６に第１のメタルを適用した場合の画素レイアウトである。

通常、低温ポリシリコンプロセスでは、抵抗素子は、トランジスタのソースドレイン電極形成の際に行われるポリシリコン膜のＮ型化もしくはＰ型化の工程で形成されるが、このようにして形成した抵抗素子のシート抵抗値は概ね数ｋΩ〜数十ｋΩである。したがって、電流変動をより安定化するため、安定化抵抗５の抵抗値が数ＭΩくらい必要となる場合があると、安定化抵抗５のサイズは電流が流れる方向に長く形成する必要が生じてくる。
しかし、先のシート抵抗値から算出すると、安定化抵抗５の長さはその幅と比較して数百倍〜数千倍必要となるため、広い面積を消費し、現実的ではない。このような場合、トランジスタのソースドレイン電極形成と別の工程を導入して安定化抵抗５を形成することが好適である。

図４に、安定化抵抗５を形成する工程の例を駆動トランジスタ２の断面と共に示す。ガラス基板にポリシリコン膜が形成された後、ゲート絶縁膜が形成され、その上にトランジスタのゲート電極が第１のメタルで形成される（図４（Ａ））。次に安定化抵抗５を形成する領域にレジストを形成し、ゲート電極及びレジストにマスクされていないポリシリコン膜に高濃度のＰ型不純物を導入することでＰ型の強いトランジスタのソースドレイン電極を形成する（図４（Ｂ））。レジストを除去し、低濃度のＰ型不純物を導入すると、ゲート電極にマスクされていないポリシリコン膜に不純物が導入され、レジストが形成されていた安定化抵抗形成領域が弱くＰ型化（Ｐ−）される（図４（Ｃ））。不純物導入を終えた後、層間絶縁膜でトランジスタが覆われ、第２のメタルでソースドレイン電極の配線が形成された後、平坦化膜、アノード電極が形成され、有機ＥＬ層が形成されて図３に示される画素が作製される（図４（Ｄ））。

このように、低濃度の不純物導入工程を追加すると、シート抵抗を大きくすることができるため、上述のように抵抗値を大きくしたい場合であっても安定化抵抗領域を消費しなくて済む。すなわち画素内に安定化抵抗５を導入したとしても、有機ＥＬ素子１の形成領域にはほとんど影響しない。また有機ＥＬ素子１のＩＶ特性に応じて、不純物濃度を適切に調整し、抵抗値を変化させることもできる。

図５に、図１の画素回路１０がマトリクス状に配置されたアクティブマトリクス型表示アレイ１３を有し、各データライン６の端部にデータドライバ１１、各ゲートライン７の端部にゲートドライバ１２が接続されて構成された有機ＥＬパネル１４を示す。図３（Ａ）の画素レイアウトを採用すると、電源ライン８が垂直に配線されて共有される図５（Ａ）のような構成となり、また図３（Ｂ）の画素レイアウトを採用すると、電源ライン８が水平に配線されて構成される図５（Ｂ）のような構成となる。カソード９は全画素で共有され、第１の電源ＶＤＤへ接続される。

ゲートドライバ１２がゲートトランジスタ３を導通・非導通化する選択電圧を１ライン目から順にゲートライン７に供給し、データドライバ１１がそのタイミングに応じて駆動トランジスタ２を導通・非導通化する信号電圧をデータライン６に供給することで保持容量４に信号電圧を書き込み、有機ＥＬ素子の発光、非発光化が制御される。この動作は各サブフレームで繰り返されデジタル駆動が実現される。

データドライバ１１やゲートドライバ１２は低温ポリシリコンプロセスで画素と同じガラス基板状に形成されることもある。

以上のように、安定化抵抗５を画素に導入して有機ＥＬパネルを構成することにより、定電圧を印加するデジタル駆動を用いた場合でも、有機ＥＬ素子の経時劣化による高抵抗化に起因する電流劣化、また温度変化による電流変動を安定化できるため、より信頼性の高い有機ＥＬディスプレイを得ることができる。

なお、本実施形態における安定化抵抗５の抵抗値は任意に設定し得るが、例えば０．５ＭΩから１０ＭΩまでの間に設定することができる。また、有機ＥＬ素子１の０℃から６０℃の温度変化に対し、電流変化がプラスマイナス５％以内となる抵抗値であることが望ましい。さらに、有機ＥＬ素子１の１０００時間経過後の劣化による電流低下がマイナス５％以内となる抵抗値であることが望ましい。

本実施形態では、図１に示すように、有機ＥＬ素子１と駆動トランジスタ２との間に安定化抵抗５を直列に接続しており、画素の層構造としては図６に示すように、順次、カソード電極９／有機ＥＬ素子１（電子輸送層／発光層／ホール輸送層を有する）／抵抗層５／アノード電極となるが、図７に示すようにカソード電極９と有機ＥＬ素子１との間にも第２の安定化抵抗を形成してもよい。図７において、有機ＥＬ素子１とアノード電極（駆動トランジスタ２側）との間に第１抵抗層５−１を形成し、さらに有機ＥＬ素子１とカソード電極９との間に第２抵抗層５−２を形成する。また、図８に示すようにカソード電極９と有機ＥＬ素子１との間にのみ抵抗層５を形成してもよい。図９に、図７の層構造に対応する画素等価回路を示し、図１０に、図８の層構造に対応する画素等価回路を示す。図９において、安定化抵抗５−１は駆動トランジスタ２と有機ＥＬ素子１との間に直列に接続され、安定化抵抗５−２は有機ＥＬ素子１とカソード９との間に直列に接続される。また、図１０において、抵抗５は有機ＥＬ素子１とカソード９との間に直列に接続される。図９の安定化抵抗５−１、５−２、及び図１０の安定化抵抗５はいずれも温度、経時劣化による抵抗値の変動が少なく、抵抗値が有機ＥＬ素子１のインピーダンスに近い値、つまり数百ｋΩ〜数ＭΩであることが望ましい。また、図６〜図８の層構造からも分かるように、各抵抗層は有機ＥＬ素子１で生成される可視光の吸収が少ない、つまり可視光領域において透明であることが望ましい。

実施形態の画素回路図である。 有機ＥＬ素子と安定化抵抗によるＩＶ特性説明図である。 画素レイアウト図である。 安定化抵抗形成工程フローチャートである。 デジタル駆動有機ＥＬディスプレイの全体構成図である。 実施形態の画素回路の層構造説明図である。 他の実施形態の画素回路の層構造説明図である。 他の実施形態の画素回路の層構造説明図である。 図７に対応する画素回路図である。 図８に対応する画素回路図である。

符号の説明

１ 有機ＥＬ素子、２ 駆動トランジスタ、３ ゲートトランジスタ、４ 保持容量、５ 安定化抵抗、６ データライン、７ ゲートライン、８ 電源ライン、９ カソード、１０ 画素回路、１１ データドライバ、１２ ゲートドライバ、１３ アクティブマトリクス型表示アレイ、１４ 有機ＥＬパネル。

Claims (6)

1. 画素回路をマトリクス状に配置してなる表示装置において、
   前記画素回路は、
   自発光素子と、
   前記自発光素子を駆動する駆動トランジスタと、
   前記自発光素子と前記駆動トランジスタとの間に直列接続された抵抗素子と、
   を有することを特徴とする表示装置。
2. 画素回路をマトリクス状に配置してなる表示装置において、
   前記画素回路は、
   自発光素子と、
   前記自発光素子を駆動する駆動トランジスタと、
   前記自発光素子と電極との間に直列接続された抵抗素子と、
   を有することを特徴とする表示装置。
3. 請求項１、２のいずれかに記載の装置において、
   前記自発光素子は、定電圧駆動されるとともに電流が流れるか流れないかの２状態のみを有し、電流が流れる期間により明るさが制御されることを特徴とする表示装置。
4. 画素回路をマトリクス状に配置してなる表示装置の製造方法であって、
   前記画素回路は、
   自発光素子と、
   前記自発光素子を駆動する駆動トランジスタと、
   前記自発光素子と前記駆動トランジスタとの間に直列接続された抵抗素子と、
   を有するものであり、前記抵抗素子は、
   基板上にゲート絶縁膜を形成する工程と、
   前記ゲート絶縁膜上の前記抵抗素子形成領域にレジストを形成する工程と、
   前記レジストが形成された前記ゲート絶縁膜に相対的に高濃度の不純物を導入する工程と、
   前記レジストを除去する工程と、
   前記レジストが除去された前記ゲート絶縁膜に相対的に低濃度の不純物を導入する工程と、
   により製造されることを特徴とする表示装置の製造方法。
5. 自発光素子と、
   前記自発光素子を制御する複数の薄膜トランジスタとを一つの画素回路として、前記画素回路をマトリクス状に配置したアクティブマトリクス型表示アレイと、
   前記マトリクスの各列に対応して設けられ、対応する列の画素回路にデータ信号を供給するデータドライバと、
   前記マトリクスの各行に対応して設けられ、対応する行の画素回路に選択信号を供給するゲートラインとを有する表示装置において、
   前記画素回路は、
   前記自発光素子に電流を供給するトランジスタと、
   前記トランジスタと前記自発光素子に直列に接続された抵抗素子と、
   を有することを特徴とする表示装置。
6. 請求項１に記載の表示装置において、前記抵抗素子のシート抵抗値は、前記トランジスタのソース、ドレインのシート抵抗値と異なることを特徴とする表示装置。

Images