JP2008129712A - 情報処理装置およびデータ検索方法 - Google Patents
情報処理装置およびデータ検索方法 Download PDFInfo
- Publication number
- JP2008129712A JP2008129712A JP2006311842A JP2006311842A JP2008129712A JP 2008129712 A JP2008129712 A JP 2008129712A JP 2006311842 A JP2006311842 A JP 2006311842A JP 2006311842 A JP2006311842 A JP 2006311842A JP 2008129712 A JP2008129712 A JP 2008129712A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- cache memory
- memory
- data
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】1次キャッシュメモリ装置を内蔵する複数のプロセッサと、主記憶装置と、その間に設けられる2次キャッシュメモリ装置とを有する情報処理装置において、アドレスの一部から一意に決定される順番で、1つのL1用インデックスから複数のL2用インデックスを作成する手段(111、121、131、141)を設け、当該複数のL2用インデックスにより指定される2次キャッシュメモリ装置内の記憶領域の検索を行う手段とを備えた。
【選択図】図4
Description
R.Kessler,R.Jooss,A.Lebeck,M.Hill,"Inexpensive Implementation of Set−Associativity," 16th ISCA,May 1989,pp.131−139
3までの値しかとらず、下位2bitのみが有効ビットとなる。候補番号のビット幅を3bitとしたのは、後に候補番号とフラグ(3bit)を排他的論理和演算するため、フラグとビット幅を同じにするためである。
A0,A1、B0,B1、〜H0,H1において、invalidのフラグが設定されているものはない。しかし、データA1は既に削除されているため、図6のステップS204により、100番地のway1のキャッシュラインのデータA1がデータXXに書き変えられる。この後、さらに2次キャッシュメモリ21に対して、L1用インデックス100、フラグ0(000)のデータの書き込みが行われたとしても、同様にデータ書き込み領域を決定できる。
ここで、プロセッサの数P(Pは2以上の整数)、プロセッサに内蔵された1次キャッシュメモリをn(nは2以上の整数)ウェイのセットアソシアティブ方式、それぞれのプロセッサと接続された2次キャッシュメモリをm(m>n)ウェイのセットアソシアティブ方式とする。
11A〜11H 1次キャッシュメモリ装置
12A〜12H 1次キャッシュメモリ
13A〜13H 1次キャッシュ制御手段
14 バス
20 2次キャッシュメモリ装置
21 2次キャッシュメモリ
22 2次キャッシュ制御手段
30 メモリコントローラ
40 主記憶装置
100 L2用インデックス算出部
110 候補番号格納部
101 候補番号レジスタ
120 候補番号変化部
121 インクリメント演算器
130 演算部
131 排他的論理和演算器
140 結合部
141 結合器
Claims (4)
- それぞれに主メモリに格納されるデータの一部の写しを記憶することが可能な1次キャッシュメモリを内蔵する複数のプロセッサと、
前記複数のプロセッサと前記主メモリとの間に設けられ、前記1次キャッシュより容量が大きく、少なくとも前記1次キャッシュメモリに格納されるデータと同じデータが記憶される2次キャッシュメモリと、
前記1次キャッシュメモリのキャッシュ検索を行うメモリアドレスのインデックスを用いて前記2次キャッシュメモリのキャッシュ検索を行う際に、前記メモリアドレスの一部のビット列であるフラグとキャッシュミス判定時に更新される候補番号との演算により一意に決定される前記2次キャッシュメモリの領域からキャッシュ検索を開始する2次キャッシュ制御手段と、
を備えることを特徴とする情報処理装置。 - 前記2次キャッシュ制御手段が、
前記2次キャッシュメモリのキャッシュ検索を行う際に、前記メモリアドレスの一部のビット列であるフラグとキャッシュミス判定時に更新される候補番号との演算により一意に決定される順番で、前記インデックスと1対n(nは2以上の整数)の対応関係にある複数の前記2次キャッシュメモリの領域に対してキャッシュ検索を行うことを特徴とする請求項1記載の情報処理装置。 - 前記2次キャッシュ制御手段が、
前記2次キャッシュメモリのキャッシュ検索を行う際に、前記メモリアドレスの一部のビット列であるフラグとキャッシュミス判定時に更新される候補番号との演算により一意に決定される順番で、前記インデックスと1対n(nは2以上の整数)の対応関係にある複数の前記2次キャッシュメモリの領域に対してキャッシュ検索を行い、前記キャッシュミスの判定が{(n×P)/m}回行われたとき前記2次キャッシュメモリのキャッシュ検索を終了することを特徴とする請求項1記載の情報処理装置。
ただし、P(Pは2以上の整数)はプロセッサの数であり、1次キャッシュメモリがn(nは2以上の整数)ウェイのセットアソシアティブ方式、2次キャッシュメモリがm(m>n)ウェイのセットアソシアティブ方式であるとする。 - それぞれに主メモリに格納されるデータの一部の写しを記憶することが可能なn(nは2以上の整数)ウェイ/セットアソシアティブ方式の1次キャッシュメモリを内蔵するP(Pは2以上の整数)個のプロセッサと、
前記P個のプロセッサと前記主メモリとの間に設けられ、前記1次キャッシュより容量が大きく、少なくとも前記1次キャッシュメモリに格納されるデータと同じデータが記憶されるm(m>n)ウェイ/セットアソシアティブ方式の2次キャッシュメモリとを有する階層キャッシュメモリ構造の情報処理装置のデータ検索方法であって、
前記1次キャッシュメモリのキャッシュ検索を行うメモリアドレスのインデックスを用いて前記2次キャッシュメモリのキャッシュ検索を行う際に、前記メモリアドレスの一部のビット列であるフラグと、別個に設けられた候補番号との演算により一意に決定される前記2次キャッシュメモリの領域からキャッシュ検索を開始し、
前記キャッシュミスと判定される度に前記候補番号を更新し、その更新された候補番号と前記フラグとの演算により一意に決定される前記2次キャッシュメモリの次の領域からキャッシュ検索を行い、
前記キャッシュミスの判定が{(n×P)/m}回行われた時、前記2次キャッシュメモリのキャッシュ検索を終了する
ことを特徴とするデータ検索方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311842A JP4920378B2 (ja) | 2006-11-17 | 2006-11-17 | 情報処理装置およびデータ検索方法 |
US11/878,019 US7793047B2 (en) | 2006-11-17 | 2007-07-20 | Apparatus and method for generating a secondary cache index |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006311842A JP4920378B2 (ja) | 2006-11-17 | 2006-11-17 | 情報処理装置およびデータ検索方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008129712A true JP2008129712A (ja) | 2008-06-05 |
JP4920378B2 JP4920378B2 (ja) | 2012-04-18 |
Family
ID=39418249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006311842A Expired - Fee Related JP4920378B2 (ja) | 2006-11-17 | 2006-11-17 | 情報処理装置およびデータ検索方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7793047B2 (ja) |
JP (1) | JP4920378B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011123608A (ja) * | 2009-12-09 | 2011-06-23 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
JP2013517577A (ja) * | 2010-01-14 | 2013-05-16 | クアルコム,インコーポレイテッド | レベル2メモリの一部分とレベル1メモリとにアクセスするシステムおよび方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009053820A (ja) * | 2007-08-24 | 2009-03-12 | Nec Electronics Corp | 階層型キャッシュメモリシステム |
US8280901B2 (en) * | 2008-01-03 | 2012-10-02 | Masterfile Corporation | Method and system for displaying search results |
CN105814548B (zh) * | 2014-07-14 | 2019-02-12 | 上海兆芯集成电路有限公司 | 具有使用不同编索引方案的主高速缓存器和溢出高速缓存器的高速缓存器系统 |
KR20160065773A (ko) * | 2014-10-08 | 2016-06-09 | 비아 얼라이언스 세미컨덕터 씨오., 엘티디. | 1차 캐시와 오버플로 선입 선출 캐시를 구비하는 캐시 시스템 |
US10146438B1 (en) | 2016-06-29 | 2018-12-04 | EMC IP Holding Company LLC | Additive library for data structures in a flash memory |
US10055351B1 (en) * | 2016-06-29 | 2018-08-21 | EMC IP Holding Company LLC | Low-overhead index for a flash cache |
US10089025B1 (en) | 2016-06-29 | 2018-10-02 | EMC IP Holding Company LLC | Bloom filters in a flash memory |
US10037164B1 (en) | 2016-06-29 | 2018-07-31 | EMC IP Holding Company LLC | Flash interface for processing datasets |
US10331561B1 (en) | 2016-06-29 | 2019-06-25 | Emc Corporation | Systems and methods for rebuilding a cache index |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509204A (ja) * | 2001-04-11 | 2005-04-07 | サン・マイクロシステムズ・インコーポレイテッド | 下位レベルのキャッシュを含むアクセスを促進するためのリバースディレクトリ |
JP2005174341A (ja) * | 2003-12-09 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | 種々のキャッシュ・レベルにおける連想セットの重畳一致グループを有するマルチレベル・キャッシュ |
JP2008513907A (ja) * | 2004-09-23 | 2008-05-01 | インテル コーポレイション | 統合キャッシュにおける望ましくない置換動作を低減するための先行犠牲選択のための方法及び装置 |
JP2009524137A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7290116B1 (en) * | 2004-06-30 | 2007-10-30 | Sun Microsystems, Inc. | Level 2 cache index hashing to avoid hot spots |
-
2006
- 2006-11-17 JP JP2006311842A patent/JP4920378B2/ja not_active Expired - Fee Related
-
2007
- 2007-07-20 US US11/878,019 patent/US7793047B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005509204A (ja) * | 2001-04-11 | 2005-04-07 | サン・マイクロシステムズ・インコーポレイテッド | 下位レベルのキャッシュを含むアクセスを促進するためのリバースディレクトリ |
JP2005174341A (ja) * | 2003-12-09 | 2005-06-30 | Internatl Business Mach Corp <Ibm> | 種々のキャッシュ・レベルにおける連想セットの重畳一致グループを有するマルチレベル・キャッシュ |
JP2008513907A (ja) * | 2004-09-23 | 2008-05-01 | インテル コーポレイション | 統合キャッシュにおける望ましくない置換動作を低減するための先行犠牲選択のための方法及び装置 |
JP2009524137A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011123608A (ja) * | 2009-12-09 | 2011-06-23 | Fujitsu Ltd | 演算処理装置及び演算処理装置の制御方法 |
JP2013517577A (ja) * | 2010-01-14 | 2013-05-16 | クアルコム,インコーポレイテッド | レベル2メモリの一部分とレベル1メモリとにアクセスするシステムおよび方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4920378B2 (ja) | 2012-04-18 |
US7793047B2 (en) | 2010-09-07 |
US20080120467A1 (en) | 2008-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4920378B2 (ja) | 情報処理装置およびデータ検索方法 | |
JP5622155B2 (ja) | キャッシュメモリおよびその制御方法 | |
KR100339904B1 (ko) | 캐시 프로세스용 시스템 및 방법 | |
US20050027961A1 (en) | System and method for resolving virtual addresses using a page size tag | |
US9298615B2 (en) | Methods and apparatus for soft-partitioning of a data cache for stack data | |
JPH0364893B2 (ja) | ||
KR19980079433A (ko) | 비포함 캐쉬 메모리 계층 구조에서 사용하기 위한 캐쉬 일관성 메카니즘 구현 방법 및 시스템 | |
JP2009512943A (ja) | 多階層の変換索引緩衝機構(TLBs)フィールドの更新 | |
JP2007048296A (ja) | 複数のアドレス・キャッシュ・エントリーを無効にする方法、装置およびシステム | |
US7761665B2 (en) | Handling of cache accesses in a data processing apparatus | |
KR20240070630A (ko) | 의사 lru 보충 에이지 정보로 재참조 간격 예측(rrip) | |
JP4009306B2 (ja) | キャッシュメモリおよびその制御方法 | |
US7219197B2 (en) | Cache memory, processor and cache control method | |
JP2011257800A (ja) | キャッシュメモリ装置、プログラム変換装置、キャッシュメモリ制御方法及びプログラム変換方法 | |
JP2010102623A (ja) | キャッシュメモリ及びその制御方法 | |
US20140013054A1 (en) | Storing data structures in cache | |
US9348598B2 (en) | Data processing apparatus and method for pre-decoding instructions to be executed by processing circuitry | |
US7865666B2 (en) | Cache memory systems and methods thereof | |
US9053030B2 (en) | Cache memory and control method thereof with cache hit rate | |
KR100517765B1 (ko) | 캐시 메모리 및 그 제어 방법 | |
KR100486240B1 (ko) | 분리된 캐쉬 메모리를 구비한 마이크로프로세서 및 메모리 액세스 방법 | |
JP3078303B2 (ja) | キャッシュメモリ制御回路 | |
US20120102271A1 (en) | Cache memory system and cache memory control method | |
JPH10320275A (ja) | キャッシュメモリ | |
JP2005149290A (ja) | 情報処理装置およびキャッシュメモリ制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090831 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111125 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111205 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120106 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |