JP2009524137A - 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ - Google Patents
上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ Download PDFInfo
- Publication number
- JP2009524137A JP2009524137A JP2008550761A JP2008550761A JP2009524137A JP 2009524137 A JP2009524137 A JP 2009524137A JP 2008550761 A JP2008550761 A JP 2008550761A JP 2008550761 A JP2008550761 A JP 2008550761A JP 2009524137 A JP2009524137 A JP 2009524137A
- Authority
- JP
- Japan
- Prior art keywords
- cache
- level cache
- lower level
- line
- directory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/128—Replacement control using replacement algorithms adapted to multidimensional cache systems, e.g. set-associative, multicache, multiset or multilevel
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0893—Caches characterised by their organisation or structure
- G06F12/0897—Caches characterised by their organisation or structure with two or more cache hierarchy levels
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
【解決手段】 上位レベル・キャッシュに保持されたキャッシュ・ラインのアドレス指定を順番に行い、それらのアドレスを用いて下位レベル・キャッシュのスヌープ読み出しを行う巡回スヌープ・シーケンサを有するコンピュータ・システムである。上位レベル・キャッシュに保持された特定のキャッシュ・ラインが下位レベル・キャッシュに保持されていない場合には、新しいキャッシュ・ラインが上位レベル・キャッシュにロードされなければならないときに、特定のキャッシュ・ラインが上位レベル・キャッシュ内のエビクション候補として識別される。
【選択図】 図5
Description
Claims (13)
- キャッシュ・ライン置換のための方法であって、
下位レベル・キャッシュに存在しない上位レベル・キャッシュの第1のキャッシュ・ラインを識別するステップと、
前記下位レベル・キャッシュに存在する前記上位レベル・キャッシュの第2のキャッシュ・ラインの代わりに、前記上位レベル・キャッシュから前記第1のキャッシュ・ラインをエビクトするステップと、
を含む方法。 - 前記下位レベル・キャッシュに存在しない前記上位レベル・キャッシュの前記第1のキャッシュ・ラインを識別する前記ステップは、
前記上位レベル・キャッシュのキャッシュ・ラインのアドレスを用いて前記下位レベル・キャッシュのスヌープ読み出しを行うステップと、
前記下位レベル・キャッシュの前記スヌープ読み出しが、前記下位レベル・キャッシュにおけるミスという結果になった場合には、前記キャッシュ・ラインをエビクション候補として識別するステップと、
前記下位レベル・キャッシュの前記スヌープ読み出しが、前記下位レベル・キャッシュにおけるミスという結果にならなかった場合には、前記キャッシュ・ラインをエビクション候補として識別しないステップと、
をさらに含む、請求項1に記載の方法。 - 前記下位レベル・キャッシュのスヌープ読み出しを行う前記ステップは、
上位レベル・キャッシュ・ディレクトリがアイドル状態である第1の時間を決定するステップと、
前記上位レベル・キャッシュ・ディレクトリがアイドル状態であるときに、前記上位レベル・キャッシュ・ディレクトリからの1つ又は複数のキャッシュ・エントリを読み出すステップと、
前記上位レベル・キャッシュ・ディレクトリからの前記1つ又は複数のキャッシュ・エントリのタグ・フィールドを用いて、前記上位レベル・キャッシュの前記キャッシュ・ラインの前記アドレスを生成するステップと、
をさらに含む、請求項2に記載の方法。 - 前記下位レベル・キャッシュのスヌープ読み出しを行う前記ステップは、
下位レベル・キャッシュ・ディレクトリがアイドル状態である第2の時間を決定するステップと、
前記第2の時間中に、前記上位レベル・キャッシュの前記キャッシュ・ラインの前記アドレスを用いて前記下位レベル・キャッシュ・ディレクトリにアクセスするステップと、
前記第2の時間中に、前記上位レベル・キャッシュの前記キャッシュ・ラインの前記アドレスを用いて前記下位レベル・キャッシュ・ディレクトリにアクセスする前記ステップが、前記下位レベル・キャッシュ・ディレクトリにおけるミスという結果になった場合には、前記下位レベル・キャッシュにおける前記ミスを返すステップと、
前記第2の時間中に、前記上位レベル・キャッシュの前記キャッシュ・ラインの前記アドレスを用いて前記下位レベル・キャッシュ・ディレクトリにアクセスする前記ステップが、前記下位レベル・キャッシュ・ディレクトリにおけるヒットという結果になった場合には、前記下位レベル・キャッシュにおける前記ヒットを返すステップと、
をさらに含む、請求項3に記載の方法。 - a)前記上位レベル・キャッシュの第2のエントリについて請求項4に記載のステップを繰り返すステップと、
b)前記上位レベル・キャッシュ・ディレクトリからの前記1つ又は複数のキャッシュ・エントリの状態情報を読み出し、
前記上位レベル・キャッシュ・ディレクトリからの前記1つ又は複数のキャッシュ・エントリの特定のキャッシュ・エントリについての前記状態情報が、対応するキャッシュ・ラインが無効であることを示す場合には、前記特定のエントリについて請求項4に記載の前記ステップを行わないステップ、又は
c)前記上位レベル・キャッシュ・ディレクトリからの前記1つ又は複数のキャッシュ・エントリの状態情報を読み出し、
前記上位レベル・キャッシュ・ディレクトリからの前記1つ又は複数のキャッシュ・エントリの特定のキャッシュ・エントリについての前記状態情報が、対応するキャッシュ・ラインが変更されたことを示す場合には、前記特定のエントリについて請求項4に記載の前記ステップを行わないステップと、
をさらに含む、請求項4に記載の方法。 - a)前記上位レベル・キャッシュによるデータについての要求を受け取り、
前記データを含む特定のキャッシュ・ラインが前記上位レベル・キャッシュに存在するかどうかをチェックし、
前記特定のキャッシュ・ラインが前記上位レベル・キャッシュに存在する場合に、
前記特定のキャッシュ・ラインが前記下位レベル・キャッシュに存在しないものとして識別された場合には、前記下位レベル・キャッシュに存在しないものとした前記キャッシュ・ラインの識別を解除することを実行するステップ、又は、
b)前記上位レベル・キャッシュが、各々が同じレベルにある複数の下位レベル・キャッシュに結合されている場合には、前記下位レベル・キャッシュに存在しない前記上位レベル・キャッシュの前記第1のキャッシュ・ラインを識別する前記ステップは、
前記第1のキャッシュ・ラインが前記複数の下位レベル・キャッシュのいずれにも存在しないことを保証することをさらに含むステップ、
をさらに含む、請求項1から請求項5のいずれか1項に記載の方法。 - 前記上位レベル・キャッシュがL3キャッシュであり、前記下位レベル・キャッシュがL2キャッシュであるか、又は、前記上位レベル・キャッシュがL2キャッシュであり、前記下位レベル・キャッシュがL1キャッシュである、請求項1から請求項6のいずれか1項に記載の方法。
- 上位レベル・キャッシュと、
巡回スヌープ・シーケンサと、
を含むメモリ・コントローラと、
前記メモリ・コントローラに結合された下位レベル・キャッシュと、
を備え、
前記巡回スヌープ・シーケンサは、前記下位レベル・キャッシュに存在しない前記上位レベル・キャッシュのキャッシュ・ラインを識別することができるように構成された、コンピュータ・システム。 - 前記メモリ・コントローラ内に、前記下位レベル・キャッシュに存在する第2のキャッシュ・ラインの代わりに、前記下位レベル・キャッシュに存在しないものとして識別された第1のキャッシュ・ラインをエビクトするように構成された論理をさらに備える、請求項8に記載のコンピュータ・システム。
- 前記メモリ・コントローラは、前記巡回スヌープ・シーケンサに結合され、前記上位レベル・キャッシュのキャッシュ・ラインごとのエントリを保持する、上位レベル・キャッシュ・ディレクトリをさらに備え、
前記エントリの各々は、前記上位レベル・キャッシュのキャッシュ・ラインごとの状態フィールド及びタグ・フィールドをさらに含み、
前記上位レベル・キャッシュのキャッシュ・ラインごとの前記エントリは、前記上位レベル・キャッシュの特定のキャッシュ・ラインが前記下位レベル・キャッシュに存在しないかどうかに関する情報を保持するフィールドをさらに含む、
請求項9に記載のコンピュータ・システム。 - 前記メモリ・コントローラに結合され、前記下位レベル・キャッシュのキャッシュ・ラインごとのエントリを有する、下位レベル・キャッシュ・ディレクトリをさらに備える、請求項9に記載のコンピュータ・システム。
- 前記巡回スヌープ・シーケンサは、
前記上位レベル・キャッシュ・ディレクトリを読み出し、
前記上位レベル・キャッシュ内のエントリを読み出し、
前記上位レベル・キャッシュ内のキャッシュ・ラインのアドレスを生成し、
下位レベル・キャッシュ・ディレクトリのスヌープ読み出しを行い、
前記スヌープ読み出しが、前記下位レベル・キャッシュ・ディレクトリにおけるキャッシュ・ミスという結果になった場合には、前記上位レベル・キャッシュの特定のキャッシュ・ラインが前記下位レベル・キャッシュに存在しないかどうかに関する情報を保持する前記エントリについての前記フィールドに、前記エントリに対応するキャッシュ・ラインをエビクション候補として識別するように書き込み、
前記スヌープ読み出しが、前記下位レベル・キャッシュ・ディレクトリにおけるキャッシュ・ヒットという結果になった場合には、前記上位レベル・キャッシュの特定のキャッシュ・ラインが前記下位レベル・キャッシュに存在しないかどうかに関する情報を保持する前記エントリについての前記フィールドに、前記エントリに対応するキャッシュ・ラインをエビクション候補として識別するようには書き込まない、
ように構成される、請求項10に記載のコンピュータ・システム。 - 前記メモリ・コントローラに結合された第2の下位レベル・キャッシュをさらに備え、
前記巡回スヌープ・シーケンサは、前記第2の下位レベル・キャッシュに存在しない前記上位レベル・キャッシュのキャッシュ・ラインを識別することができるように構成され、
必要に応じて、前記メモリ・コントローラ内に、前記下位レベル・キャッシュ又は前記第2の下位レベル・キャッシュのいずれかに存在する第2のキャッシュ・ラインの代わりに、前記下位レベル・キャッシュにも前記第2の下位レベル・キャッシュにも存在しないものとして識別された第1のキャッシュ・ラインをエビクトするように構成された論理をさらに含む、請求項8から請求項12のいずれか1項に記載のコンピュータ・システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/335,765 US7577793B2 (en) | 2006-01-19 | 2006-01-19 | Patrol snooping for higher level cache eviction candidate identification |
PCT/EP2007/050503 WO2007082917A2 (en) | 2006-01-19 | 2007-01-18 | Patrol snooping for higher level cache eviction candidate identification |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009524137A true JP2009524137A (ja) | 2009-06-25 |
JP2009524137A5 JP2009524137A5 (ja) | 2010-04-02 |
JP4563486B2 JP4563486B2 (ja) | 2010-10-13 |
Family
ID=37955186
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008550761A Expired - Fee Related JP4563486B2 (ja) | 2006-01-19 | 2007-01-18 | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ |
Country Status (8)
Country | Link |
---|---|
US (1) | US7577793B2 (ja) |
EP (1) | EP1977322B1 (ja) |
JP (1) | JP4563486B2 (ja) |
CN (1) | CN101361049B (ja) |
AT (1) | ATE467182T1 (ja) |
DE (1) | DE602007006277D1 (ja) |
TW (1) | TWI417723B (ja) |
WO (1) | WO2007082917A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129712A (ja) * | 2006-11-17 | 2008-06-05 | Toshiba Corp | 情報処理装置およびデータ検索方法 |
JP2011028736A (ja) * | 2009-07-02 | 2011-02-10 | Fujitsu Ltd | キャッシュメモリ装置、演算処理装置及びキャッシュメモリ装置の制御方法 |
US10423528B2 (en) | 2016-06-29 | 2019-09-24 | Fujitsu Limited | Operation processing device, information processing apparatus, and control method for operation processing device |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7624234B2 (en) * | 2006-08-31 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Directory caches, and methods for operation thereof |
US7457920B1 (en) | 2008-01-26 | 2008-11-25 | International Business Machines Corporation | Method and system for cache eviction |
US8271735B2 (en) * | 2009-01-13 | 2012-09-18 | Oracle America, Inc. | Cache-coherency protocol with held state |
US8566531B2 (en) * | 2009-08-21 | 2013-10-22 | Google Inc. | System and method of selectively caching information based on the interarrival time of requests for the same information |
AU2010201718B2 (en) * | 2010-04-29 | 2012-08-23 | Canon Kabushiki Kaisha | Method, system and apparatus for identifying a cache line |
US8769209B2 (en) * | 2010-12-20 | 2014-07-01 | Intel Corporation | Method and apparatus for achieving non-inclusive cache performance with inclusive caches |
US9804971B2 (en) * | 2012-01-17 | 2017-10-31 | International Business Machines Corporation | Cache management of track removal in a cache for storage |
WO2016055828A1 (en) * | 2014-10-08 | 2016-04-14 | Via Alliance Semiconductor Co., Ltd. | Cache system with primary cache and overflow fifo cache |
EP3572946B1 (en) * | 2017-03-08 | 2022-12-07 | Huawei Technologies Co., Ltd. | Cache replacement method, device, and system |
US20190012259A1 (en) * | 2017-07-06 | 2019-01-10 | Futurewei Technologies, Inc. | Lba eviction in pcm media |
US10915461B2 (en) * | 2019-03-05 | 2021-02-09 | International Business Machines Corporation | Multilevel cache eviction management |
US10997074B2 (en) | 2019-04-30 | 2021-05-04 | Hewlett Packard Enterprise Development Lp | Management of coherency directory cache entry ejection |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5373927A (en) * | 1976-11-10 | 1978-06-30 | Fujitsu Ltd | Replacing system of intermediate buffer memory |
JPH01199251A (ja) * | 1988-02-04 | 1989-08-10 | Fujitsu Ltd | キャッシュメモリアクセス制御方式 |
JPH02188847A (ja) * | 1989-01-18 | 1990-07-24 | Agency Of Ind Science & Technol | 階層キャッシュメモリにおけるデータ交換方式 |
JPH05216765A (ja) * | 1992-02-06 | 1993-08-27 | Hitachi Ltd | 階層バッファ記憶装置 |
JPH10105463A (ja) * | 1996-09-27 | 1998-04-24 | Mitsubishi Electric Corp | キャッシュシステム及びリプレース判定方法 |
US5829038A (en) * | 1996-06-20 | 1998-10-27 | Intel Corporation | Backward inquiry to lower level caches prior to the eviction of a modified line from a higher level cache in a microprocessor hierarchical cache structure |
JPH11102320A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | キャッシュシステム |
JP2002140232A (ja) * | 2000-09-22 | 2002-05-17 | Hitachi Ltd | マルチプロセッサシステム及びキャッシュを制御する方法 |
US20070073974A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Eviction algorithm for inclusive lower level cache based upon state of higher level cache |
US20070186045A1 (en) * | 2004-07-23 | 2007-08-09 | Shannon Christopher J | Cache eviction technique for inclusive cache systems |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5530832A (en) * | 1993-10-14 | 1996-06-25 | International Business Machines Corporation | System and method for practicing essential inclusion in a multiprocessor and cache hierarchy |
US5850534A (en) * | 1995-06-05 | 1998-12-15 | Advanced Micro Devices, Inc. | Method and apparatus for reducing cache snooping overhead in a multilevel cache system |
US6023747A (en) * | 1997-12-17 | 2000-02-08 | International Business Machines Corporation | Method and system for handling conflicts between cache operation requests in a data processing system |
US6343344B1 (en) * | 1999-08-04 | 2002-01-29 | International Business Machines Corporation | System bus directory snooping mechanism for read/castout (RCO) address transaction |
US6725337B1 (en) * | 2001-05-16 | 2004-04-20 | Advanced Micro Devices, Inc. | Method and system for speculatively invalidating lines in a cache |
US7024545B1 (en) * | 2001-07-24 | 2006-04-04 | Advanced Micro Devices, Inc. | Hybrid branch prediction device with two levels of branch prediction cache |
TWI246658B (en) * | 2003-04-25 | 2006-01-01 | Ip First Llc | Microprocessor, apparatus and method for selectively associating store buffer cache line status with response buffer cache line status |
US7143246B2 (en) * | 2004-01-16 | 2006-11-28 | International Business Machines Corporation | Method for supporting improved burst transfers on a coherent bus |
US20060212654A1 (en) * | 2005-03-18 | 2006-09-21 | Vinod Balakrishnan | Method and apparatus for intelligent instruction caching using application characteristics |
-
2006
- 2006-01-19 US US11/335,765 patent/US7577793B2/en not_active Expired - Fee Related
-
2007
- 2007-01-03 TW TW096100134A patent/TWI417723B/zh not_active IP Right Cessation
- 2007-01-18 JP JP2008550761A patent/JP4563486B2/ja not_active Expired - Fee Related
- 2007-01-18 CN CN2007800017655A patent/CN101361049B/zh not_active Expired - Fee Related
- 2007-01-18 DE DE602007006277T patent/DE602007006277D1/de active Active
- 2007-01-18 EP EP07703995A patent/EP1977322B1/en active Active
- 2007-01-18 AT AT07703995T patent/ATE467182T1/de not_active IP Right Cessation
- 2007-01-18 WO PCT/EP2007/050503 patent/WO2007082917A2/en active Application Filing
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5373927A (en) * | 1976-11-10 | 1978-06-30 | Fujitsu Ltd | Replacing system of intermediate buffer memory |
JPH01199251A (ja) * | 1988-02-04 | 1989-08-10 | Fujitsu Ltd | キャッシュメモリアクセス制御方式 |
JPH02188847A (ja) * | 1989-01-18 | 1990-07-24 | Agency Of Ind Science & Technol | 階層キャッシュメモリにおけるデータ交換方式 |
JPH05216765A (ja) * | 1992-02-06 | 1993-08-27 | Hitachi Ltd | 階層バッファ記憶装置 |
US5829038A (en) * | 1996-06-20 | 1998-10-27 | Intel Corporation | Backward inquiry to lower level caches prior to the eviction of a modified line from a higher level cache in a microprocessor hierarchical cache structure |
JPH10105463A (ja) * | 1996-09-27 | 1998-04-24 | Mitsubishi Electric Corp | キャッシュシステム及びリプレース判定方法 |
JPH11102320A (ja) * | 1997-09-29 | 1999-04-13 | Mitsubishi Electric Corp | キャッシュシステム |
JP2002140232A (ja) * | 2000-09-22 | 2002-05-17 | Hitachi Ltd | マルチプロセッサシステム及びキャッシュを制御する方法 |
US20070186045A1 (en) * | 2004-07-23 | 2007-08-09 | Shannon Christopher J | Cache eviction technique for inclusive cache systems |
US20070073974A1 (en) * | 2005-09-29 | 2007-03-29 | International Business Machines Corporation | Eviction algorithm for inclusive lower level cache based upon state of higher level cache |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008129712A (ja) * | 2006-11-17 | 2008-06-05 | Toshiba Corp | 情報処理装置およびデータ検索方法 |
JP2011028736A (ja) * | 2009-07-02 | 2011-02-10 | Fujitsu Ltd | キャッシュメモリ装置、演算処理装置及びキャッシュメモリ装置の制御方法 |
US10423528B2 (en) | 2016-06-29 | 2019-09-24 | Fujitsu Limited | Operation processing device, information processing apparatus, and control method for operation processing device |
Also Published As
Publication number | Publication date |
---|---|
ATE467182T1 (de) | 2010-05-15 |
EP1977322A2 (en) | 2008-10-08 |
WO2007082917A3 (en) | 2007-10-04 |
DE602007006277D1 (de) | 2010-06-17 |
CN101361049B (zh) | 2011-12-28 |
CN101361049A (zh) | 2009-02-04 |
JP4563486B2 (ja) | 2010-10-13 |
TW200805061A (en) | 2008-01-16 |
WO2007082917A2 (en) | 2007-07-26 |
US20070168617A1 (en) | 2007-07-19 |
EP1977322B1 (en) | 2010-05-05 |
US7577793B2 (en) | 2009-08-18 |
TWI417723B (zh) | 2013-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4563486B2 (ja) | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ | |
JP4486750B2 (ja) | テンポラリ命令及び非テンポラリ命令用の共用キャッシュ構造 | |
EP0780769B1 (en) | Hybrid numa coma caching system and methods for selecting between the caching modes | |
US7698508B2 (en) | System and method for reducing unnecessary cache operations | |
US6339813B1 (en) | Memory system for permitting simultaneous processor access to a cache line and sub-cache line sectors fill and writeback to a system memory | |
US6901483B2 (en) | Prioritizing and locking removed and subsequently reloaded cache lines | |
US5893150A (en) | Efficient allocation of cache memory space in a computer system | |
US6826651B2 (en) | State-based allocation and replacement for improved hit ratio in directory caches | |
JP4447580B2 (ja) | 分散共有メモリマルチプロセッサシステムのための分割疎ディレクトリ | |
CN109582214B (zh) | 数据访问方法以及计算机系统 | |
US5787478A (en) | Method and system for implementing a cache coherency mechanism for utilization within a non-inclusive cache memory hierarchy | |
US20140181402A1 (en) | Selective cache memory write-back and replacement policies | |
US20180300258A1 (en) | Access rank aware cache replacement policy | |
US20100281218A1 (en) | Intelligent cache replacement mechanism with varying and adaptive temporal residency requirements | |
US20030061450A1 (en) | List based method and apparatus for selective and rapid cache flushes | |
US20110320720A1 (en) | Cache Line Replacement In A Symmetric Multiprocessing Computer | |
JP6630449B2 (ja) | 他のキャッシュでのエントリの可用性に基づくキャッシュエントリの置換 | |
JP2008502069A (ja) | メモリ・キャッシュ制御装置及びそのためのコヒーレンシ動作を実行する方法 | |
US6625694B2 (en) | System and method for allocating a directory entry for use in multiprocessor-node data processing systems | |
KR100243319B1 (ko) | 비포함적 메모리 억세스 메커니즘 | |
US20180113815A1 (en) | Cache entry replacement based on penalty of memory access | |
US7117312B1 (en) | Mechanism and method employing a plurality of hash functions for cache snoop filtering | |
US7325102B1 (en) | Mechanism and method for cache snoop filtering | |
JP4068185B2 (ja) | コンピュータ・システムでのメモリ・ストレージ・モードの効果的な選択 | |
CN118020064A (zh) | 具有伪lru补充年龄信息的重新引用区间预测(rrip) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090313 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091026 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20100208 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20100215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100728 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |