JPH05216765A - 階層バッファ記憶装置 - Google Patents
階層バッファ記憶装置Info
- Publication number
- JPH05216765A JPH05216765A JP4020971A JP2097192A JPH05216765A JP H05216765 A JPH05216765 A JP H05216765A JP 4020971 A JP4020971 A JP 4020971A JP 2097192 A JP2097192 A JP 2097192A JP H05216765 A JPH05216765 A JP H05216765A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- buffer storage
- data
- data line
- instruction processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【目的】本発明は階層バッファ記憶装置に関し、共用バ
ッファ記憶装置のデータライン置き換え時、データブロ
ック無効化回数が最小となるデータラインを選択する装
置を提供するところにある。 【構成】共用バッファ記憶装置13のデータライン毎に
使用ブロックカウンタ18を備え、この使用ブロックカ
ウンタ18に基づいて、置き換え対象のデータラインを
選択する。 【効果】共用バッファ記憶装置のデータライン置き換え
時の専用バッファ記憶装置へのデータブロック無効化回
数が減少し、それに伴って専用バッファ記憶装置内の無
効データブロック数が減少する。そのため、専用バッフ
ァ記憶装置が有効に使用でき、専用バッファ記憶装置内
のヒット率が高くなる。
ッファ記憶装置のデータライン置き換え時、データブロ
ック無効化回数が最小となるデータラインを選択する装
置を提供するところにある。 【構成】共用バッファ記憶装置13のデータライン毎に
使用ブロックカウンタ18を備え、この使用ブロックカ
ウンタ18に基づいて、置き換え対象のデータラインを
選択する。 【効果】共用バッファ記憶装置のデータライン置き換え
時の専用バッファ記憶装置へのデータブロック無効化回
数が減少し、それに伴って専用バッファ記憶装置内の無
効データブロック数が減少する。そのため、専用バッフ
ァ記憶装置が有効に使用でき、専用バッファ記憶装置内
のヒット率が高くなる。
Description
【0001】
【産業上の利用分野】本発明は、命令処理装置と主記憶
装置の間に存在する階層バッファ記憶装置に関する。
装置の間に存在する階層バッファ記憶装置に関する。
【0002】
【従来の技術】現在、主記憶装置よりも少容量で高速に
アクセスできるバッファ記憶装置に主記憶装置の内容の
一部をコピーし、データアクセス速度の向上をはかった
システムが一般的に知られている。例えば、日立製作
所、「M−680プロセッサグループEモデル機能説明
書」、6080-2-004、頁25及び頁29から頁32に記載
のあるM−680/420E処理装置があげられる。こ
れは2階層のバッファ記憶装置と主記憶装置から成る3
階層の記憶階層システムである。その接続関係を図2に
示す。
アクセスできるバッファ記憶装置に主記憶装置の内容の
一部をコピーし、データアクセス速度の向上をはかった
システムが一般的に知られている。例えば、日立製作
所、「M−680プロセッサグループEモデル機能説明
書」、6080-2-004、頁25及び頁29から頁32に記載
のあるM−680/420E処理装置があげられる。こ
れは2階層のバッファ記憶装置と主記憶装置から成る3
階層の記憶階層システムである。その接続関係を図2に
示す。
【0003】M−680/420E処理装置は命令処理
装置1〜4毎にストアスルータイプの専用バッファ記憶
装置5〜8を持ち、またシステム制御装置9、10内に
命令処理装置2台(1、2と3、4)につき1台のスト
アインタイプの共用バッファ記憶装置13、14を持っ
ている。そして、共用バッファ記憶装置13、14はシ
ステム全体で共有する主記憶装置15に接続されてい
る。上記の構成において、専用バッファ記憶装置5〜8
は64バイトのデータブロック毎に管理され、共用バッ
ファ記憶装置13、14はブロックサイズの4倍の25
6バイトのデータライン毎に管理されている。そして、
専用バッファ記憶装置5〜8、共用バッファ記憶装置1
3、14共にセットアソシァティブ方式のメモリであ
る。ここで、セットアソシァティブ方式とは主記憶装置
とバッファ記憶装置間のマッピング方式の一種である。
この方式では、主記憶上のあるアドレスグループの情報
に対して、バッファ記憶装置へ取り込まれる場所が特定
の一つだけでなく複数(これをウエイ数という)定めら
れている。
装置1〜4毎にストアスルータイプの専用バッファ記憶
装置5〜8を持ち、またシステム制御装置9、10内に
命令処理装置2台(1、2と3、4)につき1台のスト
アインタイプの共用バッファ記憶装置13、14を持っ
ている。そして、共用バッファ記憶装置13、14はシ
ステム全体で共有する主記憶装置15に接続されてい
る。上記の構成において、専用バッファ記憶装置5〜8
は64バイトのデータブロック毎に管理され、共用バッ
ファ記憶装置13、14はブロックサイズの4倍の25
6バイトのデータライン毎に管理されている。そして、
専用バッファ記憶装置5〜8、共用バッファ記憶装置1
3、14共にセットアソシァティブ方式のメモリであ
る。ここで、セットアソシァティブ方式とは主記憶装置
とバッファ記憶装置間のマッピング方式の一種である。
この方式では、主記憶上のあるアドレスグループの情報
に対して、バッファ記憶装置へ取り込まれる場所が特定
の一つだけでなく複数(これをウエイ数という)定めら
れている。
【0004】また、専用バッファ記憶一致制御論理1
1、12は専用バッファ記憶装置の内容の一致制御を行
い、主記憶に対する書き込み時に専用バッファ記憶装置
の内容の整合性を保証する論理である。
1、12は専用バッファ記憶装置の内容の一致制御を行
い、主記憶に対する書き込み時に専用バッファ記憶装置
の内容の整合性を保証する論理である。
【0005】このような計算機システムにおいて、命令
処理装置1内での命令やオペランドの読み出しは専用バ
ッファ記憶装置5内から行われる。しかし、所望のデー
タが専用バッファ記憶装置5内になかった場合は、専用
バッファ記憶装置5のデータブロックの置き換えがLR
U(Least Reacently Used)方式に従って行われ、共用バ
ッファ記憶装置から64バイトのデータブロックが専用
バッファ記憶装置5に転送される。この時、さらに所望
のデータが共用バッファ記憶装置13にもない場合は、
共用バッファ記憶装置13のデータラインの置き換えが
LRU方式に従って行われ、主記憶装置15から256
バイトのデータラインが共用バッファ記憶装置13へ転
送される。そして、そのデータライン内の必要なアドレ
スのデータを含む64バイトのデータブロックが専用バ
ッファ記憶装置5へ転送される。
処理装置1内での命令やオペランドの読み出しは専用バ
ッファ記憶装置5内から行われる。しかし、所望のデー
タが専用バッファ記憶装置5内になかった場合は、専用
バッファ記憶装置5のデータブロックの置き換えがLR
U(Least Reacently Used)方式に従って行われ、共用バ
ッファ記憶装置から64バイトのデータブロックが専用
バッファ記憶装置5に転送される。この時、さらに所望
のデータが共用バッファ記憶装置13にもない場合は、
共用バッファ記憶装置13のデータラインの置き換えが
LRU方式に従って行われ、主記憶装置15から256
バイトのデータラインが共用バッファ記憶装置13へ転
送される。そして、そのデータライン内の必要なアドレ
スのデータを含む64バイトのデータブロックが専用バ
ッファ記憶装置5へ転送される。
【0006】このように従来の2階層バッファ記憶装置
システムにおいて、専用バッファ記憶装置と共用バッフ
ァ記憶装置の両方に所望のデータがなく、主記憶装置か
らのデータ転送が行われる時、専用バッファ記憶装置及
び共用バッファ記憶装置において、それぞれ独自にLR
U方式に従ってデ−タの置き換えを行っていた。そのた
め、共用バッファ記憶装置13のデータライン置き換え
時に、置き換えられるデータラインとして専用バッファ
記憶装置5、6に登録されているデータブロックを多く
含むデータラインを選択してしまうことがあった。
システムにおいて、専用バッファ記憶装置と共用バッフ
ァ記憶装置の両方に所望のデータがなく、主記憶装置か
らのデータ転送が行われる時、専用バッファ記憶装置及
び共用バッファ記憶装置において、それぞれ独自にLR
U方式に従ってデ−タの置き換えを行っていた。そのた
め、共用バッファ記憶装置13のデータライン置き換え
時に、置き換えられるデータラインとして専用バッファ
記憶装置5、6に登録されているデータブロックを多く
含むデータラインを選択してしまうことがあった。
【0007】すなわち、共用バッファ記憶装置13のデ
ータライン置き換え時に、置き換え対象のデータライン
に含まれるデータブロックを専用バッファ記憶装置5、
6が所有していた場合は、それらを無効化する処理が必
要となる。このため共用バッファ記憶装置13のデータ
ライン置き換えを単なるLRU方式に従って行うと、専
用バッファ記憶装置5、6に登録されているデータブロ
ック数が多いデータラインを選択することがあり、専用
バッファ記憶装置5、6への無効化処理回数が多くなっ
ていた。
ータライン置き換え時に、置き換え対象のデータライン
に含まれるデータブロックを専用バッファ記憶装置5、
6が所有していた場合は、それらを無効化する処理が必
要となる。このため共用バッファ記憶装置13のデータ
ライン置き換えを単なるLRU方式に従って行うと、専
用バッファ記憶装置5、6に登録されているデータブロ
ック数が多いデータラインを選択することがあり、専用
バッファ記憶装置5、6への無効化処理回数が多くなっ
ていた。
【0008】このような不都合を解決する方式が、特開
平2ー18847に記載されている。この方式では、2
階層のバッファ記憶装置からなるシステムにおいて、専
用バッファ記憶装置と共用バッファ記憶装置のいずれに
も所望のデ−タがなく、共用バッファ記憶装置の置き換
えが生じた場合、置き換え対象の候補となったデータラ
インのうち、そのデータライン内のデータブロックが全
ての専用バッファ記憶装置に登録されていない、または
アクセス要求元以外の専用バッファ記憶装置に登録され
ていないデータラインを置き換えるものである。
平2ー18847に記載されている。この方式では、2
階層のバッファ記憶装置からなるシステムにおいて、専
用バッファ記憶装置と共用バッファ記憶装置のいずれに
も所望のデ−タがなく、共用バッファ記憶装置の置き換
えが生じた場合、置き換え対象の候補となったデータラ
インのうち、そのデータライン内のデータブロックが全
ての専用バッファ記憶装置に登録されていない、または
アクセス要求元以外の専用バッファ記憶装置に登録され
ていないデータラインを置き換えるものである。
【0009】
【発明が解決しようとする課題】特開平2−18847
に示されている置き換え方式では、専用バッファ記憶装
置、共用バッファ記憶装置のいずれにも所望のデ−タが
なく、共用バッファ記憶装置の置き換えが生じた時に、
専用バッファ記憶装置に全く登録されていない、または
アクセス要求元以外の専用バッファ記憶装置だけに登録
されているデータラインを選択する。
に示されている置き換え方式では、専用バッファ記憶装
置、共用バッファ記憶装置のいずれにも所望のデ−タが
なく、共用バッファ記憶装置の置き換えが生じた時に、
専用バッファ記憶装置に全く登録されていない、または
アクセス要求元以外の専用バッファ記憶装置だけに登録
されているデータラインを選択する。
【0010】このような制御を行うために、共用バッフ
ァ記憶装置の構造が共用バッファ記憶装置を共用してい
る専用バッファ記憶装置の数と同数のウエイ数からなる
セットアソシァティブメモリでなければならないという
制約がある。つまり、この方式では共用バッファ記憶装
置を共用する専用バッファ記憶装置の個数によって、共
用バッファ記憶装置のウエイ数を変える必要があり、命
令処理装置の追加、減少に対して柔軟性を欠くという問
題があった。
ァ記憶装置の構造が共用バッファ記憶装置を共用してい
る専用バッファ記憶装置の数と同数のウエイ数からなる
セットアソシァティブメモリでなければならないという
制約がある。つまり、この方式では共用バッファ記憶装
置を共用する専用バッファ記憶装置の個数によって、共
用バッファ記憶装置のウエイ数を変える必要があり、命
令処理装置の追加、減少に対して柔軟性を欠くという問
題があった。
【0011】そこで本発明の目的は、階層バッファ記憶
装置をもつシステムにおいて、専用バッファ記憶装置の
個数によって共用バッファ記憶装置のウエイ数を変える
ことなく、専用バッファ記憶装置へのデータ無効化回数
を最小にし、専用バッファ記憶装置内の無効データ数を
減少させ、専用バッファ記憶装置のヒット率の低下を防
止できる階層バッファ記憶装置を提供することにある。
装置をもつシステムにおいて、専用バッファ記憶装置の
個数によって共用バッファ記憶装置のウエイ数を変える
ことなく、専用バッファ記憶装置へのデータ無効化回数
を最小にし、専用バッファ記憶装置内の無効データ数を
減少させ、専用バッファ記憶装置のヒット率の低下を防
止できる階層バッファ記憶装置を提供することにある。
【0012】
【課題を解決するための手段】上記目的達成のため、本
発明の階層バッファ記憶装置におけるシステム制御装置
では、共用バッファ記憶装置内に格納されているデータ
ライン毎にデータライン中で命令処理装置で使用されて
いるデータブロック数を示す使用ブロックカウンタを備
える。
発明の階層バッファ記憶装置におけるシステム制御装置
では、共用バッファ記憶装置内に格納されているデータ
ライン毎にデータライン中で命令処理装置で使用されて
いるデータブロック数を示す使用ブロックカウンタを備
える。
【0013】命令処理装置からシステム制御装置へのア
クセス要求によって共用バッファ記憶装置のデータライ
ンの置き換えが生じた場合、使用ブロックカウンタに基
づいて、共用バッファ記憶装置を共有している命令処理
装置内で使用ブロックカウンタが最小のデータラインを
選択する。
クセス要求によって共用バッファ記憶装置のデータライ
ンの置き換えが生じた場合、使用ブロックカウンタに基
づいて、共用バッファ記憶装置を共有している命令処理
装置内で使用ブロックカウンタが最小のデータラインを
選択する。
【0014】更に、本発明では、使用ブロックカウンタ
を命令処理装置毎に備えることにより、命令処理装置か
らシステム制御装置へのアクセス要求によって共用バッ
ファ記憶装置のデータラインの置き換えが生じた場合、
アクセス要求元以外の命令処理装置毎に設けた使用ブロ
ックカウンタの合計が最小のデータラインを選択する。
を命令処理装置毎に備えることにより、命令処理装置か
らシステム制御装置へのアクセス要求によって共用バッ
ファ記憶装置のデータラインの置き換えが生じた場合、
アクセス要求元以外の命令処理装置毎に設けた使用ブロ
ックカウンタの合計が最小のデータラインを選択する。
【0015】
【作用】本発明では、共用バッファ記憶装置に登録され
ているデータライン毎に専用バッファ記憶装置に登録さ
れているデータブロック数を示す使用ブロックカウンタ
を備え、共用バッファ記憶装置上の置き換え対象ライン
としてそのカウンタ値が最小のデータラインを選択す
る。これにより、専用バッファ記憶装置に登録されてい
るブロックを多く含むデータラインを置き換え対象デー
タラインとすることがないので、専用バッファ記憶装置
のデータブロックに対する無効化回数が減少する。その
ため、命令処理装置内の専用バッファ記憶装置の無効デ
ータ数を最小におさえることが可能となる。
ているデータライン毎に専用バッファ記憶装置に登録さ
れているデータブロック数を示す使用ブロックカウンタ
を備え、共用バッファ記憶装置上の置き換え対象ライン
としてそのカウンタ値が最小のデータラインを選択す
る。これにより、専用バッファ記憶装置に登録されてい
るブロックを多く含むデータラインを置き換え対象デー
タラインとすることがないので、専用バッファ記憶装置
のデータブロックに対する無効化回数が減少する。その
ため、命令処理装置内の専用バッファ記憶装置の無効デ
ータ数を最小におさえることが可能となる。
【0016】また、共用バッファ記憶装置に登録されて
いるデータライン毎の使用ブロックカウンタを命令処理
装置毎に備え、アクセス要求元を除いた他の全ての命令
処理装置に関するブロックカウンタの値の合計が最も少
ないデータラインを置き換え対象データラインとして選
択することにより、アクセス要求元以外の専用バッファ
記憶装置への無効化回数が最小のラインを選択すること
ができる。これにより、アクセス要求元以外の専用バッ
ファ記憶装置に登録されているブロックを多く含むデー
タラインを置き換え対象データラインとすることがない
ので、アクセス要求元以外への専用バッファ記憶装置の
データブロック無効化回数が減少する。そのため、命令
処理装置内の専用バッファ記憶装置の無効データ数を最
小におさえることができる。
いるデータライン毎の使用ブロックカウンタを命令処理
装置毎に備え、アクセス要求元を除いた他の全ての命令
処理装置に関するブロックカウンタの値の合計が最も少
ないデータラインを置き換え対象データラインとして選
択することにより、アクセス要求元以外の専用バッファ
記憶装置への無効化回数が最小のラインを選択すること
ができる。これにより、アクセス要求元以外の専用バッ
ファ記憶装置に登録されているブロックを多く含むデー
タラインを置き換え対象データラインとすることがない
ので、アクセス要求元以外への専用バッファ記憶装置の
データブロック無効化回数が減少する。そのため、命令
処理装置内の専用バッファ記憶装置の無効データ数を最
小におさえることができる。
【0017】このように、本発明によって専用バッファ
記憶装置が有効に使用できるようになる。
記憶装置が有効に使用できるようになる。
【0018】
【実施例】本実施例のシステム構成を図1に示す。2台
の命令処理装置1、2(以下IPと呼ぶ)は、いずれも
システム制御装置9(以下SCと呼ぶ)を介して主記憶
装置15(以下MSと呼ぶ)に接続されている。SC9
はIP1、2からMS15を参照する動作を管理する。
各IP1、2は内部に小容量のストアスルータイプの専
用固有バッファ記憶装置5、6(以下BSと呼ぶ)を持
ち、IP1で実行すべき命令コードおよび命令実行に必
要となるオペランドデータは通常このBS5から読み出
される。そして、BS5に必要なデータがなかった場合
にはデータの読み出し要求がSC9へ送出される。ま
た、BS5ではストアスルー方式が採用されており、命
令実行に伴なうデ−タの書き込み動作の場合、その書き
込み動作に対応するデータがすでにBS5に存在するな
らば、新たなデ−タがBS5に書き込まれ、かつSC9
へも書き込み要求が送出される。また、もしその書き込
み動作に対応するデータがBS5に存在しない場合は、
BS5へのデ−タの書き込みは行われず、SC9への書
き込み要求だけが送出される。ストアデータがストア要
求元のIP1にバッファされていてもいなくても、専用
バッファ一致記憶制御論理11(以下FAAと呼ぶ)で
は、2つのBS5、6双方のデータを一致させるため
に、データストア要求元(IP1)以外のIP2のBS
6にそのデータがバッファされているか否かを調べ、バ
ッファされていた場合はそのデータブロックの無効化処
理を行う。
の命令処理装置1、2(以下IPと呼ぶ)は、いずれも
システム制御装置9(以下SCと呼ぶ)を介して主記憶
装置15(以下MSと呼ぶ)に接続されている。SC9
はIP1、2からMS15を参照する動作を管理する。
各IP1、2は内部に小容量のストアスルータイプの専
用固有バッファ記憶装置5、6(以下BSと呼ぶ)を持
ち、IP1で実行すべき命令コードおよび命令実行に必
要となるオペランドデータは通常このBS5から読み出
される。そして、BS5に必要なデータがなかった場合
にはデータの読み出し要求がSC9へ送出される。ま
た、BS5ではストアスルー方式が採用されており、命
令実行に伴なうデ−タの書き込み動作の場合、その書き
込み動作に対応するデータがすでにBS5に存在するな
らば、新たなデ−タがBS5に書き込まれ、かつSC9
へも書き込み要求が送出される。また、もしその書き込
み動作に対応するデータがBS5に存在しない場合は、
BS5へのデ−タの書き込みは行われず、SC9への書
き込み要求だけが送出される。ストアデータがストア要
求元のIP1にバッファされていてもいなくても、専用
バッファ一致記憶制御論理11(以下FAAと呼ぶ)で
は、2つのBS5、6双方のデータを一致させるため
に、データストア要求元(IP1)以外のIP2のBS
6にそのデータがバッファされているか否かを調べ、バ
ッファされていた場合はそのデータブロックの無効化処
理を行う。
【0019】SC9はMS15に対する要求の頻度を軽
減するために、2台のIP1、2から共用されるストア
インタイプの共用バッファ記憶装置13(以下WSと呼
ぶ)を持つ。WS13では、2台のIP1、2からの主
記憶に対するデータの読み出し及び書き込みのそれぞれ
の要求に対し、データリクエスト元のWS13にバッフ
ァされているデータによって処理が行えるときは要求さ
れた処理を行う。そして、WS13に上記データがバッ
ファされていない場合はそのデータをMS15から読み
出す。デ−タのフェッチ時はWS13へデ−タを登録し
てから、データ要求元のIP1、2へそのデータを送
る。デ−タのストア時はWS13へデータが書き込まれ
るだけで、BS5、6へのデータ転送は行われない。
減するために、2台のIP1、2から共用されるストア
インタイプの共用バッファ記憶装置13(以下WSと呼
ぶ)を持つ。WS13では、2台のIP1、2からの主
記憶に対するデータの読み出し及び書き込みのそれぞれ
の要求に対し、データリクエスト元のWS13にバッフ
ァされているデータによって処理が行えるときは要求さ
れた処理を行う。そして、WS13に上記データがバッ
ファされていない場合はそのデータをMS15から読み
出す。デ−タのフェッチ時はWS13へデ−タを登録し
てから、データ要求元のIP1、2へそのデータを送
る。デ−タのストア時はWS13へデータが書き込まれ
るだけで、BS5、6へのデータ転送は行われない。
【0020】また、BS5、6及びWS13はそれぞれ
Nウェイセットアソシエイティブ方式のキャッシュメモ
リである。本実施例では、BS5、6は2ウェイ、WS
13は4ウェイの場合を示す。そしてBS5、6は64
バイトを1ブロックとしたデータブロック単位で、WS
13は256バイトを1ラインとしたデータライン単位
でそれぞれ主記憶のデータのコピーを扱う。
Nウェイセットアソシエイティブ方式のキャッシュメモ
リである。本実施例では、BS5、6は2ウェイ、WS
13は4ウェイの場合を示す。そしてBS5、6は64
バイトを1ブロックとしたデータブロック単位で、WS
13は256バイトを1ラインとしたデータライン単位
でそれぞれ主記憶のデータのコピーを扱う。
【0021】共用バッファ記憶装置アドレスアレイ25
(以下WAAと呼ぶ)はWSにどのデータラインがバッ
ファされているかを示す情報を格納するアレイである。
WAA25には識別用のアドレスタグとして実アドレス
の上位12ビットが登録される。また、WAA25に登
録されているデータライン毎にそのデータラインが有効
か無効かを示すVビットアレイ16、該データラインの
使用履歴を示すLRU情報17を備えている。
(以下WAAと呼ぶ)はWSにどのデータラインがバッ
ファされているかを示す情報を格納するアレイである。
WAA25には識別用のアドレスタグとして実アドレス
の上位12ビットが登録される。また、WAA25に登
録されているデータライン毎にそのデータラインが有効
か無効かを示すVビットアレイ16、該データラインの
使用履歴を示すLRU情報17を備えている。
【0022】本実施例では、WS13にバッファされて
いるデータライン毎に、WS13を共用しているIP
1、2のBS5、6に登録されているデータラインの個
数を示す使用ブロックカウンタ18を備え、このカウン
タ18に基づいて、WS13のデータライン置き換え時
にBS5、6へのデータ無効化回数が最小となるデータ
ラインを選択する。
いるデータライン毎に、WS13を共用しているIP
1、2のBS5、6に登録されているデータラインの個
数を示す使用ブロックカウンタ18を備え、このカウン
タ18に基づいて、WS13のデータライン置き換え時
にBS5、6へのデータ無効化回数が最小となるデータ
ラインを選択する。
【0023】図3に示すように、使用ブロックカウンタ
18はWAA25と同様にWS13に登録されている各
データライン毎に備えられる。ここで、256バイトの
データラインが、DATA1a,DATA1b,DAT
A1c及びDATA1dの各64バイトからなるデータ
ブロックを4つ含んでいる場合を一例として示す。この
とき、そのデータラインに含まれるDATA1a〜DA
TA1dの4つのデータブロックの内、BS5にはDA
TA1dが登録されており、BS6にはDATA1bと
DATA1aがそれぞれ登録されている。そして、その
データラインに対応する使用ブロックカウンタ18の値
は3を示している。つまり、使用ブロックカウンタ18
の値が3を示している場合は、そのデータライン内に含
まれるデータブロックがBS5、6に3個登録されてい
るということを意味している。
18はWAA25と同様にWS13に登録されている各
データライン毎に備えられる。ここで、256バイトの
データラインが、DATA1a,DATA1b,DAT
A1c及びDATA1dの各64バイトからなるデータ
ブロックを4つ含んでいる場合を一例として示す。この
とき、そのデータラインに含まれるDATA1a〜DA
TA1dの4つのデータブロックの内、BS5にはDA
TA1dが登録されており、BS6にはDATA1bと
DATA1aがそれぞれ登録されている。そして、その
データラインに対応する使用ブロックカウンタ18の値
は3を示している。つまり、使用ブロックカウンタ18
の値が3を示している場合は、そのデータライン内に含
まれるデータブロックがBS5、6に3個登録されてい
るということを意味している。
【0024】なお、本実施例では1ブロックは64バイ
トであり、1ラインは256バイトであるので、1ライ
ンは4ブロックとなる。そして、1つのSC9に2つの
IP1、2が接続されているので、使用ブロックカウン
タ18の最大値は8となる。このため、1つのデータラ
インに対する使用ブロックカウンタ18は4ビットで実
現できる。
トであり、1ラインは256バイトであるので、1ライ
ンは4ブロックとなる。そして、1つのSC9に2つの
IP1、2が接続されているので、使用ブロックカウン
タ18の最大値は8となる。このため、1つのデータラ
インに対する使用ブロックカウンタ18は4ビットで実
現できる。
【0025】次に、本発明のブロック使用カウンタ18
に基づいて、図1に示すリプレース制御管理部23の動
作を説明する。
に基づいて、図1に示すリプレース制御管理部23の動
作を説明する。
【0026】まずはじめに、各IP1、2からリクエス
トオーダ信号ORD1、2(101、102)が送出さ
れ、セレクタを経由してリクエストオーダレジスタOR
20へ格納される。ここで、ORD101、102は、
リクエストIPビット103、リクエストオーダービッ
ト104、iNBSビット105からなる。そして、図
4に示す信号デコード回路22はOR20からの信号O
RD101または102を受取り、リクエストオーダビ
ット104からデコーダ24を介して、フェッチ信号1
06とストア信号107を生成する。また、ORD10
2のiNBSビット105により、iNBS信号103
を生成する。
トオーダ信号ORD1、2(101、102)が送出さ
れ、セレクタを経由してリクエストオーダレジスタOR
20へ格納される。ここで、ORD101、102は、
リクエストIPビット103、リクエストオーダービッ
ト104、iNBSビット105からなる。そして、図
4に示す信号デコード回路22はOR20からの信号O
RD101または102を受取り、リクエストオーダビ
ット104からデコーダ24を介して、フェッチ信号1
06とストア信号107を生成する。また、ORD10
2のiNBSビット105により、iNBS信号103
を生成する。
【0027】このように、信号デコード回路22では、
生成した信号103、106、107とWAAの検索結
果として図1に示したiNWS信号110からデ−タの
フェッチ時のリプレース起動信号FREP111、スト
ア時のリプレース起動信号SREP112、フェッチ時
の使用ブロックカウンタ管理信号FMAN113、スト
ア時の使用ブロックカウンタ管理信号SMAN1(11
4)、SMAN2(115)を生成し、リプレース制御
管理部23へ信号を送出する。リプレース制御管理部2
3では信号デコード回路22から送出された信号111
〜115を受取り、受け取った信号111〜115によ
って図5〜9に示した5つの動作のうち1つを選択す
る。次に図5〜9を用いて、これらの5つの動作を順に
説明する。
生成した信号103、106、107とWAAの検索結
果として図1に示したiNWS信号110からデ−タの
フェッチ時のリプレース起動信号FREP111、スト
ア時のリプレース起動信号SREP112、フェッチ時
の使用ブロックカウンタ管理信号FMAN113、スト
ア時の使用ブロックカウンタ管理信号SMAN1(11
4)、SMAN2(115)を生成し、リプレース制御
管理部23へ信号を送出する。リプレース制御管理部2
3では信号デコード回路22から送出された信号111
〜115を受取り、受け取った信号111〜115によ
って図5〜9に示した5つの動作のうち1つを選択す
る。次に図5〜9を用いて、これらの5つの動作を順に
説明する。
【0028】1)FMAN(113):IP1からデー
タフェッチ要求が出され、そのデータがWS13にバッ
ファされている場合、信号デコード回路22でフェッチ
時の使用ブロックカウンタ管理信号FMAN113が生
成され、その信号FMAN113がリプレース制御管理
部23に入力される。その時、リプレース制御管理部2
2は図5に示す動作を行なう。
タフェッチ要求が出され、そのデータがWS13にバッ
ファされている場合、信号デコード回路22でフェッチ
時の使用ブロックカウンタ管理信号FMAN113が生
成され、その信号FMAN113がリプレース制御管理
部23に入力される。その時、リプレース制御管理部2
2は図5に示す動作を行なう。
【0029】IP1からデータフェッチ要求が出された
場合、そのデータブロックは必ずBS5へバッファされ
るので、対応するデータラインの使用ブロックカウンタ
18を1カウントアップする(ステップ501)。この
ように、データライン内のデータブロックがIP1のB
S5に登録された場合にカウントアップが行われる。そ
して、今登録されたデータブロックの代わりにBS5か
ら追い出されたデータブロックがあった場合は(ステッ
プ502)、追い出されたデータブロックに対応する使
用ブロックカウンタ18を1カウントダウンする(ステ
ップ503)。このように、データライン内のデータブ
ロックがIP内の置き換えによって追い出された場合カ
ウントダウンが行われる。
場合、そのデータブロックは必ずBS5へバッファされ
るので、対応するデータラインの使用ブロックカウンタ
18を1カウントアップする(ステップ501)。この
ように、データライン内のデータブロックがIP1のB
S5に登録された場合にカウントアップが行われる。そ
して、今登録されたデータブロックの代わりにBS5か
ら追い出されたデータブロックがあった場合は(ステッ
プ502)、追い出されたデータブロックに対応する使
用ブロックカウンタ18を1カウントダウンする(ステ
ップ503)。このように、データライン内のデータブ
ロックがIP内の置き換えによって追い出された場合カ
ウントダウンが行われる。
【0030】2)SMAN1(114):IP1からデ
ータストア要求が出され、BS5にはそのデータがバッ
ファされておらず、WS13にバッファされている場
合、信号デコード回路でストア時の使用ブロックカウン
タ管理信号SMAN1(114)が生成され、その信号
がリプレース制御管理部23に入力される。すると、リ
プレース制御管理部23は図6に示す動作を起動する。
ータストア要求が出され、BS5にはそのデータがバッ
ファされておらず、WS13にバッファされている場
合、信号デコード回路でストア時の使用ブロックカウン
タ管理信号SMAN1(114)が生成され、その信号
がリプレース制御管理部23に入力される。すると、リ
プレース制御管理部23は図6に示す動作を起動する。
【0031】まず使用ブロックカウンタ18の値が0か
否かを調べる(ステップ601)。そして、その値が0
でなかったら、FAA11へブロック無効化信号116
を送出する(ステップ602)。その後、使用ブロック
カウンタ18を0にクリアする(ステップ603)。
否かを調べる(ステップ601)。そして、その値が0
でなかったら、FAA11へブロック無効化信号116
を送出する(ステップ602)。その後、使用ブロック
カウンタ18を0にクリアする(ステップ603)。
【0032】3)SMAN2(115):IP1からデ
ータストア要求が出され、そのデータがBS5及びWS
13にバッファされている場合、信号デコード回路22
でストア時の使用ブロックカウンタ管理信号SMAN2
(115)が生成され、その信号がリプレース制御管理
部23に入力される。すると、リプレース制御管理部2
3は図7に示す動作を起動する。
ータストア要求が出され、そのデータがBS5及びWS
13にバッファされている場合、信号デコード回路22
でストア時の使用ブロックカウンタ管理信号SMAN2
(115)が生成され、その信号がリプレース制御管理
部23に入力される。すると、リプレース制御管理部2
3は図7に示す動作を起動する。
【0033】まず使用ブロックカウンタ18の値が1以
下であるかを調べる(ステップ701)。そして、その
値が1より大きかったら、FAA11へデータブロック
無効化信号116を送出する(ステップ702)。その
後、使用ブロックカウンタ18を1にセットする(ステ
ップ703)。
下であるかを調べる(ステップ701)。そして、その
値が1より大きかったら、FAA11へデータブロック
無効化信号116を送出する(ステップ702)。その
後、使用ブロックカウンタ18を1にセットする(ステ
ップ703)。
【0034】上記の1)〜3)のように制御することに
よって、ブロック使用カウンタ18はそのデータライン
が含んでいるデータブロックがIP1、2でどれくらい
使用(登録)されているかという情報を保持することが
できる。
よって、ブロック使用カウンタ18はそのデータライン
が含んでいるデータブロックがIP1、2でどれくらい
使用(登録)されているかという情報を保持することが
できる。
【0035】4)FREP(111):IP1からデー
タフェッチ要求が出され、そのデータがBS5及びWS
13にバッファされていない場合、信号デコード回路2
2でフェッチ時のリプレース起動信号FREP111が
生成され、その信号がリプレース制御管理部23に入力
される。すると、リプレース制御管理部23は図8に示
す動作を起動する。
タフェッチ要求が出され、そのデータがBS5及びWS
13にバッファされていない場合、信号デコード回路2
2でフェッチ時のリプレース起動信号FREP111が
生成され、その信号がリプレース制御管理部23に入力
される。すると、リプレース制御管理部23は図8に示
す動作を起動する。
【0036】アクセス要求元のIP1のBS5に要求デ
ータブロックがなく、SC9内のWS13もそのデータ
ブロックを含むデータラインがなかった場合、WS13
にあるいずれかのデータラインを追い出し、要求データ
をMS15から読みだしWS13へ新しくバッファしな
ければならない。このときにWS13内のデータライン
の置き換えが生じる。
ータブロックがなく、SC9内のWS13もそのデータ
ブロックを含むデータラインがなかった場合、WS13
にあるいずれかのデータラインを追い出し、要求データ
をMS15から読みだしWS13へ新しくバッファしな
ければならない。このときにWS13内のデータライン
の置き換えが生じる。
【0037】まずはじめに、無効ウエイがあるか否かを
調べる(ステップ801)。無効ウエイがある場合はそ
のウエイを選択し(ステップ802)、無効ウエイがな
い場合はそのデータライン中で使用ブロックカウンタが
最小のウエイを選択する(ステップ803)。
調べる(ステップ801)。無効ウエイがある場合はそ
のウエイを選択し(ステップ802)、無効ウエイがな
い場合はそのデータライン中で使用ブロックカウンタが
最小のウエイを選択する(ステップ803)。
【0038】次に、最小のウエイが2つ以上存在してい
る場合(ステップ804)は、選択したウエイのLRU
情報17に基づいて、ウエイを1つ選択する(ステップ
805)。置き換え対象のウエイが選択された後、その
ウエイのブロック使用カウンタが0か否かを判定し(ス
テップ806)、カウンタガ0でなかったら、その使用
ブロックカウンタ18を0にクリアし(ステップ80
7)、FAA11へデータブロック無効化信号116を
送出する(ステップ808)。その後、使用ブロックカ
ウンタ18を1にセットする(ステップ809)。
る場合(ステップ804)は、選択したウエイのLRU
情報17に基づいて、ウエイを1つ選択する(ステップ
805)。置き換え対象のウエイが選択された後、その
ウエイのブロック使用カウンタが0か否かを判定し(ス
テップ806)、カウンタガ0でなかったら、その使用
ブロックカウンタ18を0にクリアし(ステップ80
7)、FAA11へデータブロック無効化信号116を
送出する(ステップ808)。その後、使用ブロックカ
ウンタ18を1にセットする(ステップ809)。
【0039】5)SREP(112):IP1からデー
タストア要求が出され、そのデータがBS5及びWS1
3にバッファされていない場合、信号デコード回路22
でストア時のリプレース起動信号SREP112が生成
され、その信号がリプレース制御管理部23に入力され
る。すると、リプレース制御管理部23は図9に示す動
作を起動する。
タストア要求が出され、そのデータがBS5及びWS1
3にバッファされていない場合、信号デコード回路22
でストア時のリプレース起動信号SREP112が生成
され、その信号がリプレース制御管理部23に入力され
る。すると、リプレース制御管理部23は図9に示す動
作を起動する。
【0040】上記の4)の場合と同様に、アクセス要求
元のIP1のBS5に要求データブロックがなく、SC
9内のWS13にも上記データブロックを含むデータラ
インがないので、WS13にあるいずれかのデータライ
ンを追い出し、要求データをMS15から読みだし、W
S13へ新しくバッファしなければならない。すなわ
ち、WS13のデータラインの置き換えが生じる。
元のIP1のBS5に要求データブロックがなく、SC
9内のWS13にも上記データブロックを含むデータラ
インがないので、WS13にあるいずれかのデータライ
ンを追い出し、要求データをMS15から読みだし、W
S13へ新しくバッファしなければならない。すなわ
ち、WS13のデータラインの置き換えが生じる。
【0041】まずはじめに、無効ウエイがあるか否かを
調べる(ステップ901)。無効ウエイがある場合はそ
のウエイを選択し(ステップ902)、無効ウエイがな
い場合はそのデータライン中で使用ブロックカウンタが
最小のウエイを選択する(ステップ903)。
調べる(ステップ901)。無効ウエイがある場合はそ
のウエイを選択し(ステップ902)、無効ウエイがな
い場合はそのデータライン中で使用ブロックカウンタが
最小のウエイを選択する(ステップ903)。
【0042】次に、最小のウエイが2つ以上存在してい
る場合(ステップ904)は、選択したウエイのLRU
情報17に基づいて、ウエイを1つ選択する(ステップ
905)。置き換え対象のウエイが選択された後、その
ウエイのブロック使用カウンタ18が0か否かを判定し
(ステップ904)、カウンタが0でなかったら、上記
使用ブロックカウンタ18を0にクリアし(ステップ9
07)、データブロック無効化信号116を送出する
(ステップ908)。このとき、BS5にはバッファさ
れていないので、使用ブロックカウンタ18は0のまま
となる。
る場合(ステップ904)は、選択したウエイのLRU
情報17に基づいて、ウエイを1つ選択する(ステップ
905)。置き換え対象のウエイが選択された後、その
ウエイのブロック使用カウンタ18が0か否かを判定し
(ステップ904)、カウンタが0でなかったら、上記
使用ブロックカウンタ18を0にクリアし(ステップ9
07)、データブロック無効化信号116を送出する
(ステップ908)。このとき、BS5にはバッファさ
れていないので、使用ブロックカウンタ18は0のまま
となる。
【0043】上記4)及び5)に示したように制御する
ことによって、使用ブロックカウンタ18に基づいてデ
ータブロック無効化回数が最小となるウエイを置き換え
ることができる。
ことによって、使用ブロックカウンタ18に基づいてデ
ータブロック無効化回数が最小となるウエイを置き換え
ることができる。
【0044】次に、命令処理装置毎に使用ブロックカウ
ンタを備えた場合の実施例を示す。システムの構成は、
図1のブロック使用カウンタ18が図10に示すような
構成に変わる他は図1に示すものと同様である。本実施
例では一つのSC9に接続されるIP数は2個なので、
ブロック使用カウンタはIP1用(181)とIP2用
(182)の二つのカウンタ及びそれらの合計カウンタ
183で構成される。
ンタを備えた場合の実施例を示す。システムの構成は、
図1のブロック使用カウンタ18が図10に示すような
構成に変わる他は図1に示すものと同様である。本実施
例では一つのSC9に接続されるIP数は2個なので、
ブロック使用カウンタはIP1用(181)とIP2用
(182)の二つのカウンタ及びそれらの合計カウンタ
183で構成される。
【0045】まず、所望のデータがBS5または6、及
びWS13になく、WSのリプレースが生じた場合の各
IP毎に備えられた使用ブロックカウンタの選択方法を
示す。リクエストオーダレジスタ20のリクエストIP
ビット103の信号がデコーダ119に入力され、その
リクエストがどちらのIPから出力されたリクエストで
あるかが判定される。デコードしたIP番号信号(IP
NO120、121)は、反転回路122、123で反
転された後、AND回路31、32に入力され、それぞ
れの使用ブロックカウンタ181、182の値を加算回
路33の入力とするかどうかが決定される。
びWS13になく、WSのリプレースが生じた場合の各
IP毎に備えられた使用ブロックカウンタの選択方法を
示す。リクエストオーダレジスタ20のリクエストIP
ビット103の信号がデコーダ119に入力され、その
リクエストがどちらのIPから出力されたリクエストで
あるかが判定される。デコードしたIP番号信号(IP
NO120、121)は、反転回路122、123で反
転された後、AND回路31、32に入力され、それぞ
れの使用ブロックカウンタ181、182の値を加算回
路33の入力とするかどうかが決定される。
【0046】ここで、IP1からアクセス要求が起きた
場合を考える。アクセス要求元のIPNO120は1を
出力し、反転回路122によって0となる。このため、
アクセス要求元の使用ブロックカウンタ181の値は加
算回路33へ入力されない。また、アクセス要求元以外
のIPNO121は0を出力し、反転回路によって1と
なる。このため、アクセス要求元以外の使用ブロックカ
ウンタ182は加算回路33の入力となる。
場合を考える。アクセス要求元のIPNO120は1を
出力し、反転回路122によって0となる。このため、
アクセス要求元の使用ブロックカウンタ181の値は加
算回路33へ入力されない。また、アクセス要求元以外
のIPNO121は0を出力し、反転回路によって1と
なる。このため、アクセス要求元以外の使用ブロックカ
ウンタ182は加算回路33の入力となる。
【0047】上記の制御によって、アクセス要求元以外
の各IPの使用ブロックカウンタ181、182の合計
を加算して、使用ブロック合計カウンタ183にセット
できる。この使用ブロック合計カウンタ183を実施例
1の使用ブロックカウンタ18と同様に用いてリプレー
ス対象のデータラインを決定することができる。
の各IPの使用ブロックカウンタ181、182の合計
を加算して、使用ブロック合計カウンタ183にセット
できる。この使用ブロック合計カウンタ183を実施例
1の使用ブロックカウンタ18と同様に用いてリプレー
ス対象のデータラインを決定することができる。
【0048】
【発明の効果】階層バッファ記憶装置を有する計算機シ
ステムにおいて、共用バッファ記憶装置のデータライン
毎にライン内のデータブロックが共用バッファ記憶装置
を共用している専用バッファ記憶装置にどれくらい登録
されているかを示す使用ブロックカウンタを備え、この
カウンタの内容をもとに共用バッファ記憶装置内のデー
タラインの置き換えを行うことにより、専用バッファ記
憶装置で保有しているデータブロック数が最小のデータ
ラインが選択可能となる。このため、専用バッファ記憶
装置へのデータブロック無効化処理を最小限に抑えるこ
とが可能となる。
ステムにおいて、共用バッファ記憶装置のデータライン
毎にライン内のデータブロックが共用バッファ記憶装置
を共用している専用バッファ記憶装置にどれくらい登録
されているかを示す使用ブロックカウンタを備え、この
カウンタの内容をもとに共用バッファ記憶装置内のデー
タラインの置き換えを行うことにより、専用バッファ記
憶装置で保有しているデータブロック数が最小のデータ
ラインが選択可能となる。このため、専用バッファ記憶
装置へのデータブロック無効化処理を最小限に抑えるこ
とが可能となる。
【0049】また、共用バッファ記憶装置のデータライ
ン毎に、更に命令処理装置毎の使用ブロックカウンタを
備え、このカウンタの内容をもとに共用バッファ記憶装
置内のデータラインの置き換えを行なうことにより、ア
クセス要求元以外の専用バッファ記憶装置で保有してい
るデータブロック数が最小のデータラインが選択可能と
なる。このため、アクセス要求元以外の専用バッファ記
憶装置へのデータブロック無効化処理を最小限に抑える
ことが可能となる。
ン毎に、更に命令処理装置毎の使用ブロックカウンタを
備え、このカウンタの内容をもとに共用バッファ記憶装
置内のデータラインの置き換えを行なうことにより、ア
クセス要求元以外の専用バッファ記憶装置で保有してい
るデータブロック数が最小のデータラインが選択可能と
なる。このため、アクセス要求元以外の専用バッファ記
憶装置へのデータブロック無効化処理を最小限に抑える
ことが可能となる。
【0050】このように、専用バッファ記憶装置へのブ
ロック無効化処理を最小限に抑えることによって、専用
バッファ記憶装置内の無効データ数も減少する。このた
め、専用バッファ記憶装置を有効に使用することが可能
となり、専用バッファ記憶装置のヒット率の低下を防止
することができる。
ロック無効化処理を最小限に抑えることによって、専用
バッファ記憶装置内の無効データ数も減少する。このた
め、専用バッファ記憶装置を有効に使用することが可能
となり、専用バッファ記憶装置のヒット率の低下を防止
することができる。
【図1】本発明の一実施例を示す階層バッファ記憶装置
である。
である。
【図2】従来の階層バッファ記憶装置のシステム概略図
である。
である。
【図3】本発明の一実施例(図1)の使用ブロックカウ
ンタ18の説明をするための図である。
ンタ18の説明をするための図である。
【図4】本発明の一実施例(図1)の信号デコード回路
22の論理図である。
22の論理図である。
【図5】データフェッチ時において共用バッファ装置内
の置き換えが生じない場合のリプレース制御管理部23
の動作を示した図である。
の置き換えが生じない場合のリプレース制御管理部23
の動作を示した図である。
【図6】データストア時において共用バッファ装置内の
置き換えが生じない場合のリプレース制御管理部23の
一動作を示した図である。
置き換えが生じない場合のリプレース制御管理部23の
一動作を示した図である。
【図7】図6と同様にデータストア時において共用バッ
ファ装置内の置き換えが生じない場合のリプレース制御
管理部23の一動作を示した図である。
ファ装置内の置き換えが生じない場合のリプレース制御
管理部23の一動作を示した図である。
【図8】データフェッチ時において共用バッファ装置内
の置き換えが生じる場合のリプレース制御管理部23の
動作を示した図である。
の置き換えが生じる場合のリプレース制御管理部23の
動作を示した図である。
【図9】データストア時において共用バッファ装置内の
置き換えが生じる場合のリプレース制御管理部23の動
作を示した図である。
置き換えが生じる場合のリプレース制御管理部23の動
作を示した図である。
【図10】本発明の一実施例の一部を示した図である。
1〜4・・・命令処理装置(IP) 5〜8・・・専用バッファ記憶装置(BS) 9〜10・・・システム制御装置(SC) 11〜12・・・専用バッファ記憶装置一致制御論理
(FAA) 13〜14・・・共用バッファ記憶装置(WS) 15・・・主記憶装置(MS) 17・・・LRU情報 18・・・使用ブロックカウンタ 19・・・アドレスレジスタ(AR) 20・・・リクエストオーダレジスタ(OR) 21・・・データレジスタ(DR) 22・・・信号デコード回路 23・・・リプレース制御管理部 25・・・共用バッファ記憶装置アドレスアレイ(WA
A) 111・・・フェッチ時のリプレース起動信号(FRE
P) 112・・・ストア時のリプレース起動信号(SRE
P) 113・・・フェッチ時の使用ブロックカウンタ管理信
号(FMAN) 114〜115・・・ストア時の使用ブロックカウンタ
管理信号(SMAN1〜2)
(FAA) 13〜14・・・共用バッファ記憶装置(WS) 15・・・主記憶装置(MS) 17・・・LRU情報 18・・・使用ブロックカウンタ 19・・・アドレスレジスタ(AR) 20・・・リクエストオーダレジスタ(OR) 21・・・データレジスタ(DR) 22・・・信号デコード回路 23・・・リプレース制御管理部 25・・・共用バッファ記憶装置アドレスアレイ(WA
A) 111・・・フェッチ時のリプレース起動信号(FRE
P) 112・・・ストア時のリプレース起動信号(SRE
P) 113・・・フェッチ時の使用ブロックカウンタ管理信
号(FMAN) 114〜115・・・ストア時の使用ブロックカウンタ
管理信号(SMAN1〜2)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木下 俊之 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 田村 恭久 神奈川県川崎市麻生区王禅寺1099番地 株 式会社日立製作所システム開発研究所内 (72)発明者 山本 章雄 神奈川県秦野市堀山下1番地 株式会社日 立製作所神奈川工場内
Claims (2)
- 【請求項1】複数の命令処理装置とシステム制御装置と
主記憶装置からなる階層バッファ記憶装置であって、 前記命令処理装置は専用バッファ記憶装置を含み、 専用バッファ記憶装置は、所定サイズのデータブロック
単位でデータを格納するデータブロック格納手段と、前
記データブロック毎にそのアドレス情報と有効/無効情
報とを保持しプロセッサからアクセス要求のあったデー
タが前記データブロック格納手段に記憶されているか否
かを判定する専用バッファ検索手段とを含み、 前記システム制御装置は複数の前記命令処理装置から共
用される共用バッファ記憶装置を含み、 前記共用バッファ記憶装置は、前記データブロックを一
つまたは複数個ずつまとめたデータライン単位でデータ
を格納するデータライン格納手段、前記データライン毎
にそのアドレス情報と有効/無効情報とを保持し前記命
令処理装置からアクセス要求のあったデータが前記デー
タライン格納手段に記憶されているか否かを判定する共
用バッファ検索手段とを含む階層バッファ記憶装置にお
いて、 前記データライン毎に、前記共用バッファ記憶装置を共
用している前記命令処理装置内で使用されているデータ
ブロック数を示す使用ブロックカウンタを備え、 前記
命令処理装置からの前記共用バッファ記憶装置へのアク
セス要求によってデータラインの置き換えが生じた場
合、前記共用バッファ記憶装置を共有している全ての前
記命令処理装置内で前記使用ブロックカウンタの値が最
も小さいデータラインを選択することを特徴とする階層
バッファ記憶装置。 - 【請求項2】請求項1記載の階層バッファ記憶装置にお
いて、 前記使用ブロックカウンタを更に前記命令処理装置毎に
備え、 前記命令処理装置からの前記共用バッファ記憶装置への
アクセス要求によってデータラインの置き換えが生じた
場合、アクセス要求元の前記命令処理装置を除く前記共
用バッファ記憶装置を共有している前記命令処理装置の
前記使用ブロックカウンタの値の合計が最も小さいデー
タラインを選択することを特徴とする階層バッファ記憶
装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4020971A JPH05216765A (ja) | 1992-02-06 | 1992-02-06 | 階層バッファ記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4020971A JPH05216765A (ja) | 1992-02-06 | 1992-02-06 | 階層バッファ記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH05216765A true JPH05216765A (ja) | 1993-08-27 |
Family
ID=12042054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4020971A Pending JPH05216765A (ja) | 1992-02-06 | 1992-02-06 | 階層バッファ記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH05216765A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008016033A (ja) * | 2006-07-06 | 2008-01-24 | Internatl Business Mach Corp <Ibm> | 階層テーブルを管理するための方法およびコンピュータ・システム |
JP2008046961A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | システムコントローラ,スヌープタグ更新方法および情報処理装置 |
JP2008046902A (ja) * | 2006-08-17 | 2008-02-28 | Fujitsu Ltd | 情報処理システム、情報処理基板、及びキャッシュタグ及びスヌープタグの更新方法 |
US7461207B2 (en) | 2002-05-06 | 2008-12-02 | Sony Computer Entertainment Inc. | Methods and apparatus for controlling hierarchical cache memory |
JP2009524137A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ |
JP2011008315A (ja) * | 2009-06-23 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | キャッシュ制御方法 |
JP2011186617A (ja) * | 2010-03-05 | 2011-09-22 | Nec Computertechno Ltd | キャッシュメモリ制御システム、その制御方法及び制御プログラム |
-
1992
- 1992-02-06 JP JP4020971A patent/JPH05216765A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7461207B2 (en) | 2002-05-06 | 2008-12-02 | Sony Computer Entertainment Inc. | Methods and apparatus for controlling hierarchical cache memory |
US7870340B2 (en) | 2002-05-06 | 2011-01-11 | Sony Computer Entertainment Inc. | Methods and apparatus for controlling hierarchical cache memory |
JP2009524137A (ja) * | 2006-01-19 | 2009-06-25 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 上位レベル・キャッシュのエビクション候補を識別するための巡回スヌープ |
JP2008016033A (ja) * | 2006-07-06 | 2008-01-24 | Internatl Business Mach Corp <Ibm> | 階層テーブルを管理するための方法およびコンピュータ・システム |
JP2008046902A (ja) * | 2006-08-17 | 2008-02-28 | Fujitsu Ltd | 情報処理システム、情報処理基板、及びキャッシュタグ及びスヌープタグの更新方法 |
JP2008046961A (ja) * | 2006-08-18 | 2008-02-28 | Fujitsu Ltd | システムコントローラ,スヌープタグ更新方法および情報処理装置 |
JP2011008315A (ja) * | 2009-06-23 | 2011-01-13 | Internatl Business Mach Corp <Ibm> | キャッシュ制御方法 |
US8484423B2 (en) | 2009-06-23 | 2013-07-09 | International Business Machines Corporation | Method and apparatus for controlling cache using transaction flags |
JP2011186617A (ja) * | 2010-03-05 | 2011-09-22 | Nec Computertechno Ltd | キャッシュメモリ制御システム、その制御方法及び制御プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101446923B (zh) | 一种响应于指令而清洗高速缓冲存储器线的装置和方法 | |
EP0062165B1 (en) | Multiprocessors including private and shared caches | |
US9513904B2 (en) | Computer processor employing cache memory with per-byte valid bits | |
CA1283218C (en) | Variable address mode cache | |
EP0734553B1 (en) | Split level cache | |
US8909871B2 (en) | Data processing system and method for reducing cache pollution by write stream memory access patterns | |
US4905141A (en) | Partitioned cache memory with partition look-aside table (PLAT) for early partition assignment identification | |
US5897655A (en) | System and method for cache replacement within a cache set based on valid, modified or least recently used status in order of preference | |
US20060218352A1 (en) | Cache eviction technique for reducing cache eviction traffic | |
EP1202180A1 (en) | Scalar data cache for a vector processor | |
JPS629942B2 (ja) | ||
JPH03142644A (ja) | キャッシュメモリ制御方法とこのキャッシュメモリ制御方法を用いたプロセッサおよび情報処理装置 | |
JPS6135584B2 (ja) | ||
JPH04233048A (ja) | 多重レベルキャッシュの制御方法及び装置 | |
JPH0250237A (ja) | マルチプロセッサ・データ処理システムおよびそれに用いられるキャッシュ装置 | |
JPH0576060B2 (ja) | ||
US6240489B1 (en) | Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system | |
US5675765A (en) | Cache memory system with independently accessible subdivided cache tag arrays | |
KR100308675B1 (ko) | 캐쉬어드레스발생방법 | |
US5361342A (en) | Tag control system in a hierarchical memory control system | |
JPH05216765A (ja) | 階層バッファ記憶装置 | |
US5010475A (en) | Consistency ensuring system for the contents of a cache memory | |
US5737753A (en) | Least recently used block replacement for four block cache logic system | |
US5510973A (en) | Buffer storage control system | |
US5636365A (en) | Hierarchical buffer memories for selectively controlling data coherence including coherence control request means |