JP2008129377A - Substrate for electrooptical device, electrooptical device and electronic device - Google Patents

Substrate for electrooptical device, electrooptical device and electronic device Download PDF

Info

Publication number
JP2008129377A
JP2008129377A JP2006315188A JP2006315188A JP2008129377A JP 2008129377 A JP2008129377 A JP 2008129377A JP 2006315188 A JP2006315188 A JP 2006315188A JP 2006315188 A JP2006315188 A JP 2006315188A JP 2008129377 A JP2008129377 A JP 2008129377A
Authority
JP
Japan
Prior art keywords
pixel electrode
insulating film
substrate
film
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006315188A
Other languages
Japanese (ja)
Inventor
Teiichiro Nakamura
定一郎 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006315188A priority Critical patent/JP2008129377A/en
Publication of JP2008129377A publication Critical patent/JP2008129377A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce, e.g., cross talk to be generated when a liquid crystal device displays an image. <P>SOLUTION: A third interlayer insulating film 43 is formed between a data line 6a and a pixel electrode 9a and a part thereof extended to a region R where the data line 6a and the pixel electrode 9a are superposed is formed so as to be thicker as compared with the other part. To put it concretely, a projecting part 43a is formed as the part extended to the region R in the third interlayer insulating film 43. According to the projecting part 43a, the distance between the pixel electrode 9a and the data line 6a is widened as compared with the case where the third interlayer insulating film 43 is formed as a uniform insulating film, and parasitic capacity generated by using the pixel electrode 9a and the data line 6a as capacitance electrodes is reduced. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、例えば、液晶プロジェクタに用いられるライトバルブ等の液晶装置に応用される電気光学装置用基板、そのような電気光学装置用基板を備えた電気光学装置、及び電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device substrate applied to a liquid crystal device such as a light valve used in a liquid crystal projector, an electro-optical device including such an electro-optical device substrate, and an electronic apparatus.

この種の電気光学装置の一例である液晶装置では、複数の画素から構成される表示領域に縦横に配列された多数の走査線およびデータ線、並びにこれらの各交点に対応して多数の画素電極が基板上に設けられている。このような液晶装置は、例えばTFT(Thin Film Transistor)駆動によるアクティブマトリクス駆動方式を採用しており、走査線等の配線部に加えて、サンプルホールド回路、プリチャージ回路、走査線駆動回路、データ線駆動回路、検査回路等のTFTを構成要素とする各種の周辺回路が基板上に設けられている。
このような液晶装置は、その動作時に、周辺回路を介して各画素部の画素電極に供給された画像信号に応じて液晶の配向を制御し、複数の画素部が配列されてなる表示領域に画像を表示する。
In a liquid crystal device which is an example of this type of electro-optical device, a large number of scanning lines and data lines arranged vertically and horizontally in a display area composed of a plurality of pixels, and a large number of pixel electrodes corresponding to the intersections thereof. Is provided on the substrate. Such a liquid crystal device employs, for example, an active matrix driving method by TFT (Thin Film Transistor) driving, and in addition to a wiring portion such as a scanning line, a sample hold circuit, a precharge circuit, a scanning line driving circuit, data Various peripheral circuits having TFTs as components, such as line drive circuits and inspection circuits, are provided on the substrate.
Such a liquid crystal device controls the orientation of the liquid crystal according to an image signal supplied to the pixel electrode of each pixel portion via a peripheral circuit during its operation, and in a display region in which a plurality of pixel portions are arranged. Display an image.

画素電極の下層側には、画素の開口領域(即ち、画素において実質的に光が透過する領域)を互いに隔てる非開口領域に、アルミニウム等の金属材料、ポリシリコン等の半導体材料のように基本的に光を透過しない導電材料を用いてデータ線、及び走査線等の配線部が形成される。これら配線部は、周辺回路部から供給された走査信号、及び画像信号等の各種信号を各画素部に中継する。   On the lower layer side of the pixel electrode, a non-opening region that separates the opening region of the pixel (that is, the region through which light is substantially transmitted) from each other, such as a metal material such as aluminum, or a semiconductor material such as polysilicon. Wiring portions such as data lines and scanning lines are formed using a conductive material that does not transmit light. These wiring sections relay various signals such as scanning signals and image signals supplied from the peripheral circuit section to each pixel section.

液晶装置では、データ線等の配線部及び画素電極等の導電部が相互に重なっていた場合、これら導電部間に寄生容量が発生し、液晶装置の表示性能を低下させてしまう問題点がある。より具体的には、例えば、上述した寄生容量によって、画素電極の電位に変動が生じ、画素電極と、当該画素電極に対向する対向電極との間で、画像信号に応じた液晶の配向制御が行なわれなくなる場合がある。   In a liquid crystal device, when a wiring portion such as a data line and a conductive portion such as a pixel electrode overlap with each other, a parasitic capacitance is generated between the conductive portions, and the display performance of the liquid crystal device is deteriorated. . More specifically, for example, the potential of the pixel electrode varies due to the parasitic capacitance described above, and the alignment control of the liquid crystal according to the image signal is performed between the pixel electrode and the counter electrode facing the pixel electrode. May not be performed.

このような問題点を解決するための手段の一例として、特許文献1は、データ線及び画素電極間に導電材料からなるシールド層を設けることによって、画素電極及びデータ線間に生じる寄生容量を低減する技術を開示している。   As an example of means for solving such a problem, Patent Document 1 discloses that a parasitic layer generated between a pixel electrode and a data line is reduced by providing a shield layer made of a conductive material between the data line and the pixel electrode. The technology to do is disclosed.

特開平10−39336号公報JP-A-10-39336

しかしながら、特許文献1に開示された技術によれば、シールド層及びデータ線間に付加容量が発生してしまい、データ線を介して画素部に画像信号を書き込む書き込み時間に遅延が生じてしまう。このような書き込み時間の遅延によれば、所謂クロストーク等の表示不良を発生させてしまう。   However, according to the technique disclosed in Patent Document 1, an additional capacitance is generated between the shield layer and the data line, and a writing time for writing an image signal to the pixel portion via the data line is delayed. Such a delay in writing time causes display defects such as so-called crosstalk.

他方、画素電極及びデータ線間には、通常、絶縁膜が形成されるため、当該絶縁膜の膜厚を厚くすることによって寄生容量を低減できるとも考えられるが、このような絶縁膜のうち画素電極及びデータ線が相互に重なる領域と異なる他の領域に延びる部分には、TFTアレイ基板上において上下方向に沿って各種配線部及び回路部を相互に電気的に接続するコンタクトホールが形成される。したがって、絶縁膜の膜厚を厚くすると、コンタクトホールの開口径に対する深さの比率が大きくなり、絶縁膜を精度良く除去して微細な開口径を有するコンタクトホールを形成することが困難となる製造プロセス上の問題点が生じる。   On the other hand, since an insulating film is usually formed between the pixel electrode and the data line, it is considered that the parasitic capacitance can be reduced by increasing the film thickness of the insulating film. A contact hole for electrically connecting various wiring portions and circuit portions along the vertical direction on the TFT array substrate is formed in a portion extending to another region different from the region where the electrode and the data line overlap each other. . Therefore, when the thickness of the insulating film is increased, the ratio of the depth to the opening diameter of the contact hole is increased, and it is difficult to form the contact hole having a fine opening diameter by accurately removing the insulating film. Process problems arise.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、画素電極及びデータ線間に生じる寄生容量を低減できると共に、クロストーク等の表示不良を低減可能な電気光学装置用基板、及びそのような電気光学装置用基板を備えた電気光学装置、並びにプロジェクタ等の電子機器を提供することを課題とする。   Therefore, the present invention has been made in view of the above problems and the like. For example, a substrate for an electro-optical device that can reduce parasitic capacitance generated between a pixel electrode and a data line and can reduce display defects such as crosstalk. It is another object of the present invention to provide an electro-optical device including such a substrate for an electro-optical device and an electronic apparatus such as a projector.

本発明に係る電気光学装置用基板は上記課題を解決するために、基板と、前記基板上に形成されており、所定の信号が供給される導電膜と、前記導電膜上において前記導電膜と部分的に重なるように形成されており、前記基板上の画素に形成された画素電極と、前記導電膜及び前記画素電極間に形成されており、前記導電膜及び前記画素電極が相互に重なる領域に延びる部分が他の部分に比べて厚い絶縁膜とを備える。   In order to solve the above-described problems, an electro-optical device substrate according to the present invention includes a substrate, a conductive film formed on the substrate, to which a predetermined signal is supplied, and the conductive film on the conductive film. A region that is formed so as to partially overlap, is formed between a pixel electrode formed on a pixel on the substrate, the conductive film, and the pixel electrode, and the conductive film and the pixel electrode overlap each other The portion extending in the direction includes a thicker insulating film than the other portions.

本発明に係る電気光学装置用基板によれば、導電膜は、例えば、基板上に形成された回路部に電気的に接続されており、当該回路部から所定の信号を供給される。導電膜は、金属膜、或いは半導体膜等の導電材料によって構成されていればよい。画素電極は、例えばITO等の透明導電材料を用いて構成されており、導電膜上において当該導電膜と部分的に重なっている。より具体的には、画素電極は、例えば画素において当該画素の非開口領域に形成された導電膜に重なるように画素の開口領域から非開口領域に延びている。   In the electro-optical device substrate according to the present invention, the conductive film is electrically connected to, for example, a circuit unit formed on the substrate, and a predetermined signal is supplied from the circuit unit. The conductive film may be made of a conductive material such as a metal film or a semiconductor film. The pixel electrode is configured using a transparent conductive material such as ITO, for example, and partially overlaps the conductive film on the conductive film. More specifically, the pixel electrode extends from the opening region of the pixel to the non-opening region so as to overlap the conductive film formed in the non-opening region of the pixel, for example.

絶縁膜は、導電膜及び画素電極間に形成されている。このような絶縁膜は、当該絶縁膜の上層及び下層に形成される各種配線部及び回路部の作り込みに支障が生じないように部分的に平坦化されていてもよい。絶縁膜は、導電膜及び画素電極が相互に重なる領域に延びる部分が他の部分に比べて厚くなるように形成されている。したがって、導電膜及び画素電極が相互に重なる領域では、導電膜及び画素電極間に生じる寄生容量が低減される。即ち、他の部分と同様の膜厚で一様に絶縁膜を形成する場合に比べて、寄生容量の容量電極となる導電膜及び画素電極間の距離を大きくすることができ、距離が大きくなった分、寄生容量を低減することが可能になる。尚、絶縁膜は、一層でもよいし、部分的に複数の絶縁膜を積層してなる積層構造を有していてもよい。   The insulating film is formed between the conductive film and the pixel electrode. Such an insulating film may be partially planarized so as not to hinder the formation of various wiring portions and circuit portions formed in the upper and lower layers of the insulating film. The insulating film is formed such that a portion extending in a region where the conductive film and the pixel electrode overlap each other is thicker than the other portions. Therefore, in a region where the conductive film and the pixel electrode overlap each other, parasitic capacitance generated between the conductive film and the pixel electrode is reduced. That is, compared to the case where the insulating film is uniformly formed with the same film thickness as the other portions, the distance between the conductive film and the pixel electrode serving as the capacitance electrode of the parasitic capacitance can be increased, and the distance is increased. Accordingly, it becomes possible to reduce the parasitic capacitance. Note that the insulating film may be a single layer or may have a stacked structure in which a plurality of insulating films are partially stacked.

加えて、絶縁膜の他の部分は、導電膜及び画素電極が相互に重なる領域に延びる部分に比べて薄いため、他の部分を精度良く掘り込むことができ、精度良く形成されたコンタクトホールを介して、基板上の上下方向に沿って配線部等を電気的に接続することが可能である。   In addition, since the other part of the insulating film is thinner than the part extending in the region where the conductive film and the pixel electrode overlap each other, the other part can be dug with high precision, and the contact hole formed with high precision can be formed. Thus, the wiring portion and the like can be electrically connected along the vertical direction on the substrate.

よって、本発明に係る電気光学装置用基板によれば、画素電極及び導電膜間に生じる寄生容量に起因して生じるクロストーク等の表示不良を低減できる。加えて、コンタクトホール等の接続部を精度良く形成できることにより、電気光学装置用基板における各部を電気的に確実に接続できる。   Therefore, the electro-optical device substrate according to the present invention can reduce display defects such as crosstalk caused by parasitic capacitance generated between the pixel electrode and the conductive film. In addition, since the connection part such as the contact hole can be formed with high precision, each part in the electro-optical device substrate can be electrically and reliably connected.

本発明に係る電気光学装置用基板の一の態様では、前記導電膜は、前記画素電極に画像信号を供給するデータ線であってもよい。   In one aspect of the electro-optical device substrate according to the present invention, the conductive film may be a data line that supplies an image signal to the pixel electrode.

本発明に係る電気光学装置用基板によれば、電気光学装置用基板を備えた電気光学装置の動作時にデータ線に供給される画像信号の電位と、画素電極の電位とが相互に干渉することによって生じる寄生容量を低減できる。加えて、画素電極及びデータ線間にシールド層を形成した場合に生じる画像信号を書き込む時間の遅延も低減することが可能である。   According to the electro-optical device substrate according to the present invention, the potential of the image signal supplied to the data line and the potential of the pixel electrode interfere with each other during the operation of the electro-optical device including the electro-optical device substrate. Can reduce the parasitic capacitance. In addition, it is possible to reduce a delay in writing an image signal that occurs when a shield layer is formed between the pixel electrode and the data line.

本発明に係る電気光学装置用基板の他の態様では、前記重なる領域に延びる部分は、第1絶縁膜と、前記第1絶縁膜上に形成され、且つ前記第1絶縁膜より誘電率が低い第2絶縁膜とが相互に積層されることによって形成されていてもよい。   In another aspect of the electro-optical device substrate according to the present invention, the portion extending to the overlapping region is formed on the first insulating film and the first insulating film, and has a dielectric constant lower than that of the first insulating film. The second insulating film may be formed by laminating each other.

この態様によれば、画素電極と、データ線等の導電膜との間に誘電率が一様な一枚の第1絶縁膜を形成する場合に比べて、画素電極及び導電膜間に発生する寄生容量を低減できる。第2絶縁膜は、寄生容量を低減するために、第1絶縁膜の上側或いは下側に形成され、且つデータ線等の導電膜及び画素電極が相互に重なる領域にのみに形成されていてもよいし、平面的に見て一定の範囲に形成されていてもよく、導電膜及び画素電極が相互に重なる領域に部分的に設けられていてもよいし、基板上に成膜された後、所定の形状にパターニングされていてもよい。   According to this aspect, it occurs between the pixel electrode and the conductive film as compared with the case where the first insulating film having a uniform dielectric constant is formed between the pixel electrode and the conductive film such as the data line. Parasitic capacitance can be reduced. The second insulating film may be formed above or below the first insulating film in order to reduce parasitic capacitance, and may be formed only in a region where the conductive film such as the data line and the pixel electrode overlap each other. The conductive film and the pixel electrode may be partially provided in a region where the conductive film and the pixel electrode overlap each other, or after being formed on the substrate, It may be patterned into a predetermined shape.

本発明に係る電気光学装置は上記課題を解決するために、上述した本発明に係る電気光学装置用基板を備えている。   The electro-optical device according to the present invention includes the above-described electro-optical device substrate according to the present invention in order to solve the above problems.

本発明に係る電気光学装置によれば、本発明の電気光学装置用基板を備えているため、表示性能に優れた電気光学装置を提供することができる。したがって、本発明に係る電気光学装置は、高品質の表示を行うことができる。   According to the electro-optical device according to the present invention, since the electro-optical device substrate of the present invention is provided, an electro-optical device having excellent display performance can be provided. Therefore, the electro-optical device according to the present invention can perform high-quality display.

本発明に係る電子機器は上記課題を解決するために、上述した本発明の電気光学装置を備えている。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device of the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品位の表示が可能な、投射型表示装置、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明に係る電子機器として、例えば電子ペーパなどの電気泳動装置等も実現することが可能である。   According to the electronic apparatus according to the present invention, since the electro-optical device according to the present invention described above is provided, a projection display device, a mobile phone, an electronic notebook, a word processor, and a viewfinder type capable of high-quality display. Alternatively, various electronic devices such as a monitor direct-view video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus according to the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図1乃至図8を参照しながら本発明に係る電気光学装置用基板、電気光学装置、及び電子機器の各実施形態を説明する。以下の実施形態では、本発明の電気光学装置用基板を電気光学装置の一例である液晶装置に適用した場合を例に挙げる。   Hereinafter, embodiments of an electro-optical device substrate, an electro-optical device, and an electronic apparatus according to the present invention will be described with reference to FIGS. 1 to 8. In the following embodiments, a case where the substrate for an electro-optical device of the present invention is applied to a liquid crystal device which is an example of an electro-optical device will be described as an example.

<1:電気光学装置の全体構成>
先ず、図1及び図2を参照しながら、本実施形態の電気光学装置を説明する。図1は、TFTアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た電気光学装置の平面図であり、図2は、図1のII−II´断面図である。本実施形態では、電気光学装置の一例として、駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例に挙げる。
<1: Overall configuration of electro-optical device>
First, the electro-optical device of this embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view of the electro-optical device when the TFT array substrate is viewed from the counter substrate side together with the components formed thereon, and FIG. 2 is a cross-sectional view taken along the line II-II ′ of FIG. In the present embodiment, as an example of an electro-optical device, a TFT active matrix driving type liquid crystal device with a built-in driving circuit is taken as an example.

図1及び図2において、液晶装置1では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、複数の画素部が設けられる画素領域たる画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal device 1, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are positioned around an image display region 10a that is a pixel region in which a plurality of pixel portions are provided. They are bonded to each other by a sealing material 52 provided in the sealing area.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等
からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(基板間ギャップ)を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。即ち、本実施形態の電気光学装置は、プロジェクタのライトバルブ用として小型で拡大表示を行うのに適している。
The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance between the TFT array substrate 10 and the counter substrate 20 (inter-substrate gap) to a predetermined value is dispersed. In other words, the electro-optical device according to the present embodiment is small and suitable for performing enlarged display for a projector light valve.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。但し、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。尚、画像表示領域10aの周辺に位置する周辺領域が存在する。言い換えれば、本実施形態においては特に、TFTアレイ基板10の中心から見て、この額縁遮光膜53より以遠が周辺領域として規定されている。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the seal material 52 is disposed. However, part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side. There is a peripheral area located around the image display area 10a. In other words, particularly in the present embodiment, when viewed from the center of the TFT array substrate 10, the distance from the frame light shielding film 53 is defined as the peripheral region.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display area 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

対向基板20の4つのコーナー部には、両基板間の上下導通端子として機能する上下導通材106が配置されている。他方、TFTアレイ基板10にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。対向電極21は、後に図6に示すように固定電位LCCOMに電気的に接続されている。   Vertical conductive members 106 functioning as vertical conductive terminals between the two substrates are disposed at the four corners of the counter substrate 20. On the other hand, the TFT array substrate 10 is provided with vertical conduction terminals in a region facing these corner portions. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20. The counter electrode 21 is electrically connected to a fixed potential LCCOM as shown in FIG. 6 later.

図2において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21の他、格子状又はストライプ状の遮光膜23、更には最上層部分に配向膜が形成されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, on the counter substrate 20, in addition to the counter electrode 21, a lattice-shaped or striped light-shielding film 23 and an alignment film are formed on the uppermost layer portion. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、図1及び図2に示したTFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   1 and 2, on the TFT array substrate 10, in addition to the drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled to obtain data. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

<2:画素部における構成>
次に、図3乃至図5を参照しながら、液晶装置1の画素部の構成を詳細に説明する。図3は、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図4は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。図5は、図4のV−V´断面図である。尚、図5においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。尚、図5において、TFTアレイ基板10から配向膜16までが、本発明に係る「電気光学装置用基板」の一例を構成している。
<2: Configuration in the pixel portion>
Next, the configuration of the pixel portion of the liquid crystal device 1 will be described in detail with reference to FIGS. 3 to 5. FIG. 3 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the liquid crystal device 1, and FIG. 4 is formed of data lines, scanning lines, pixel electrodes, and the like FIG. 3 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate. 5 is a cross-sectional view taken along the line VV ′ of FIG. In FIG. 5, the scale of each layer / member is different for each layer / member to have a size that can be recognized on the drawing. In FIG. 5, the TFT array substrate 10 to the alignment film 16 constitute an example of the “substrate for the electro-optical device” according to the present invention.

図3において、液晶装置1の画像表示領域を構成するマトリクス状に形成された複数の画素の夫々には、画素電極9a及びTFT30が形成されている。TFT30は、画素電極9aに電気的に接続されており、液晶装置1の動作時に画素電極9aをスイッチング制御する。画像信号が供給されるデータ線6aは、TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 a and a TFT 30 are formed in each of a plurality of pixels formed in a matrix that forms an image display area of the liquid crystal device 1. The TFT 30 is electrically connected to the pixel electrode 9a, and performs switching control of the pixel electrode 9a when the liquid crystal device 1 operates. The data line 6a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートに走査線3aが電気的に接続されており、液晶装置1は、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The scanning line 3a is electrically connected to the gate of the TFT 30, and the liquid crystal device 1 sequentially applies the scanning signals G1, G2,..., Gm to the scanning line 3a in a pulse sequence in this order at a predetermined timing. It is comprised so that it may apply. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The transmittance for light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に蓄積容量70を付加されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode.

次に、図4及び図5を参照して、画素部の具体的な構成を説明する。図4において、液晶装置1のTFTアレイ基板10上には、X方向及びY方向に対してマトリクス状に複数の透明な画素電極9a(点線部9a'により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び走査線3aが設けられている。   Next, a specific configuration of the pixel portion will be described with reference to FIGS. In FIG. 4, on the TFT array substrate 10 of the liquid crystal device 1, a plurality of transparent pixel electrodes 9a (outlined by dotted line portions 9a ′) are provided in a matrix in the X direction and the Y direction. A data line 6a and a scanning line 3a are provided along the vertical and horizontal boundaries of the pixel electrode 9a.

半導体層1aのうち図4中右上がりの斜線領域で示したチャネル領域1a'に対向するように走査線3aが配置されている。このように、走査線3aとデータ線6aとの交差する個所の夫々には画素スイッチング用のTFT30が設けられている。尚、本実施形態では、走査線3aは、第1層間絶縁膜41を貫通するコンタクトホール88を介してゲート電極3a2に電気的に接続されている。   In the semiconductor layer 1a, the scanning line 3a is arranged so as to face the channel region 1a 'indicated by the hatched region rising to the right in FIG. As described above, the pixel switching TFT 30 is provided at each of the intersections between the scanning line 3a and the data line 6a. In the present embodiment, the scanning line 3 a is electrically connected to the gate electrode 3 a 2 through a contact hole 88 that penetrates the first interlayer insulating film 41.

データ線6aは、その上面が平坦化された第2層間絶縁膜42を下地として形成された下地膜42aa上に形成されており、コンタクトホール81を介してTFT30の高濃度ソース領域に接続されている。データ線6a及びコンタクトホール81内部は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6aは、TFT30を遮光する機能を有している。   The data line 6 a is formed on the base film 42 aa formed using the second interlayer insulating film 42 whose upper surface is flattened as a base, and is connected to the high concentration source region of the TFT 30 through the contact hole 81. Yes. The data line 6a and the inside of the contact hole 81 are made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. The data line 6a has a function of shielding the TFT 30 from light.

蓄積容量70は、高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての下部容量電極71と、固定電位側容量電極としての上部容量電極300の一部とが、誘電体膜75を介して対向配置されることにより形成されている。   The storage capacitor 70 includes a lower capacitor electrode 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e and the pixel electrode 9a and a part of the upper capacitor electrode 300 as a fixed potential side capacitor electrode. It is formed by being opposed to each other through the film 75.

図4及び図5に示すように、上部容量電極300は、例えば金属又は合金を含む上側遮光膜(内蔵遮光膜)としてTFT30の上側に設けられている。上部容量電極300は、固定電位側容量電極としても機能する。上部容量電極300は、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。上部容量電極300は、Al(アルミニウム)、Ag(銀)等の他の金属を含んでもよい。上部容量電極300は、例えば導電性のポリシリコン膜等からなる第1膜と高融点金属を含む金属シリサイド膜等からなる第2膜とが積層された多層構造を持っていてもよい。   As shown in FIGS. 4 and 5, the upper capacitor electrode 300 is provided on the upper side of the TFT 30 as an upper light shielding film (built-in light shielding film) containing, for example, a metal or an alloy. The upper capacitor electrode 300 also functions as a fixed potential side capacitor electrode. The upper capacitor electrode 300 includes at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). , Metal simple substance, alloy, metal silicide, polysilicide, and a laminate of these. The upper capacitor electrode 300 may include other metals such as Al (aluminum) and Ag (silver). The upper capacitor electrode 300 may have a multilayer structure in which a first film made of, for example, a conductive polysilicon film and a second film made of a metal silicide film containing a refractory metal or the like are stacked.

下部容量電極71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。下部容量電極71は、画素電位側容量電極としての機能の他、上側遮光膜としての上部容量電極300とTFT30との間に配置される、光吸収層或いは上側遮光膜の他の例としての機能を持ち、更に、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能を持つ。但し、下部容量電極71も、上部容量電極300と同様に、金属又は合金を含む単一層膜若しくは多層膜から構成されていてもよい。   The lower capacitor electrode 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. The lower capacitor electrode 71 functions as a pixel potential side capacitor electrode, and functions as another example of a light absorption layer or an upper light shielding film disposed between the upper capacitor electrode 300 as the upper light shielding film and the TFT 30. Furthermore, the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 have a function of relay connection. However, the lower capacitive electrode 71 may also be composed of a single layer film or a multilayer film containing a metal or an alloy, like the upper capacitive electrode 300.

容量電極としての下部容量電極71と上部容量電極300との間に配置される誘電体膜75は、例えばHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜、あるいは窒化シリコン膜等から構成される。   The dielectric film 75 disposed between the lower capacitor electrode 71 and the upper capacitor electrode 300 as a capacitor electrode is, for example, a silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film, or a nitride. It is composed of a silicon film or the like.

上部容量電極300は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されて、固定電位とされる。   The upper capacitor electrode 300 extends from the image display region 10a where the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source to be a fixed potential.

TFT30の下側に下地絶縁膜12を介して格子状に設けられた下側遮光膜11aは、TFTアレイ基板10側から装置内に入射する戻り光からTFT30のチャネル領域1a´及びその周辺を遮光する。下側遮光膜11aは、上部容量電極300と同様に、例えば、Ti、Cr、W、Ta、Mo、Pd等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。   The lower light-shielding film 11a provided in a grid pattern below the TFT 30 via the base insulating film 12 shields the channel region 1a ′ of the TFT 30 and its surroundings from the return light that enters the device from the TFT array substrate 10 side. To do. Similarly to the upper capacitor electrode 300, the lower light-shielding film 11a includes, for example, a simple metal, an alloy, a metal silicide, including at least one of refractory metals such as Ti, Cr, W, Ta, Mo, and Pd. It is made of polysilicide or a laminate of these.

下地絶縁層12は、下側遮光膜11aからTFT30を層間絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。画素電極9aは、下部容量電極71を中継することにより、コンタクトホール83及び85を介して半導体層1aのうち高濃度ドレイン領域1eに電気的に接続されている。   In addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, the base insulating layer 12 is formed on the entire surface of the TFT array substrate 10, thereby remaining rough after polishing the surface of the TFT array substrate 10 or after cleaning. It has a function of preventing deterioration of the characteristics of the pixel switching TFT 30 due to dirt or the like. The pixel electrode 9a is electrically connected to the high concentration drain region 1e in the semiconductor layer 1a through the contact holes 83 and 85 by relaying the lower capacitor electrode 71.

図4及び図5に示すように、液晶装置1は、透明なTFTアレイ基板10と、これに対向配置される透明な対向基板20とを備えている。TFTアレイ基板10は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板20は、例えばガラス基板や石英基板からなる。   As shown in FIGS. 4 and 5, the liquid crystal device 1 includes a transparent TFT array substrate 10 and a transparent counter substrate 20 disposed to face the TFT array substrate 10. The TFT array substrate 10 is made of, for example, a quartz substrate, a glass substrate, or a silicon substrate, and the counter substrate 20 is made of, for example, a glass substrate or a quartz substrate.

TFTアレイ基板10には、画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。例えば、画素電極9aはITO(Indium Tin Oxide)膜などの透明導電性膜からなり、配向膜16は、ポリイミド膜などの有機膜からなる。   A pixel electrode 9a is provided on the TFT array substrate 10, and an alignment film 16 that has been subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. For example, the pixel electrode 9a is made of a transparent conductive film such as an ITO (Indium Tin Oxide) film, and the alignment film 16 is made of an organic film such as a polyimide film.

対向基板20には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は例えば、ITO膜などの透明導電性膜からなる。配向膜22は、ポリイミド膜などの有機膜からなる。   A counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. The counter electrode 21 is made of a transparent conductive film such as an ITO film. The alignment film 22 is made of an organic film such as a polyimide film.

対向基板20には、格子状又はストライプ状の遮光膜を設けるようにしてもよい。このような構成を採ることで、上部容量電極300として設けられた上側遮光膜と併せ、TFTアレイ基板10側からの入射光のチャネル領域1a´ないしその周辺への侵入を阻止するのをより確実に阻止することができる。   The counter substrate 20 may be provided with a lattice-shaped or striped light-shielding film. By adopting such a configuration, together with the upper light shielding film provided as the upper capacitor electrode 300, it is more reliable to prevent the incident light from entering the channel region 1a ′ or its periphery from the TFT array substrate 10 side. Can be prevented.

このように構成され、画素電極9aと対向電極21とが対面するように配置されたTFTアレイ基板10と対向基板20との間には、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。   A liquid crystal layer 50 is formed between the TFT array substrate 10 and the counter substrate 20 that are configured as described above and are arranged so that the pixel electrode 9a and the counter electrode 21 face each other. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied.

図5において、画素スイッチング用TFT30は、LDD(Lightly Doped Drain)構造を有しており、ゲート電極3a2、走査線3aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a'、走査線3aと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、低濃度ソース領域1b及び低濃度ドレイン領域1c、高濃度ソース領域1d並びに高濃度ドレイン領域1eを備えている。低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d及び高濃度ドレイン領域1eは、半導体層1aの不純物領域を構成しており、チャネル領域1a´の両側にミラー対称に形成されている。   In FIG. 5, the pixel switching TFT 30 has an LDD (Lightly Doped Drain) structure, and includes a gate electrode 3a2, a channel region 1a ′ of the semiconductor layer 1a in which a channel is formed by an electric field from the scanning line 3a, and a scanning line. An insulating film 2 including a gate insulating film that insulates 3a from the semiconductor layer 1a, a low concentration source region 1b and a low concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e are provided. The low-concentration source region 1b, the low-concentration drain region 1c, the high-concentration source region 1d, and the high-concentration drain region 1e constitute an impurity region of the semiconductor layer 1a and are formed in mirror symmetry on both sides of the channel region 1a ′. Yes.

ゲート電極3a2は、ポリシリコン膜等の導電膜によって形成されており、低濃度ソース領域1b及び低濃度ドレイン領域1cに重ならないように絶縁膜2を介してチャネル領域1a´上に設けられている。したがって、TFT30では、高濃度ソース領域1d及び高濃度ドレイン領域1eと第1ゲート電極3a1とのオフセットが十分に確保されている。   The gate electrode 3a2 is formed of a conductive film such as a polysilicon film, and is provided on the channel region 1a ′ via the insulating film 2 so as not to overlap the low concentration source region 1b and the low concentration drain region 1c. . Therefore, in the TFT 30, an offset between the high concentration source region 1d and the high concentration drain region 1e and the first gate electrode 3a1 is sufficiently secured.

尚、ゲート電極3a2の縁は、平面的に見て低濃度ソース領域1b及び低濃度ドレイン領域1cとチャネル領域1a´との境界に重なっており、低濃度ソース領域1b及び低濃度ドレイン領域1cと、第1ゲート電極3a1との間に生じる寄生容量が低減されている。これにより、TFT30トランジスタの高速動作が可能となり、液晶装置1の表示性能が高められている。   Note that the edge of the gate electrode 3a2 overlaps the boundary between the lightly doped source region 1b and the lightly doped drain region 1c and the channel region 1a ′ in plan view, and the lightly doped source region 1b and the lightly doped drain region 1c The parasitic capacitance generated between the first gate electrode 3a1 and the first gate electrode 3a1 is reduced. As a result, the TFT 30 transistor can operate at high speed, and the display performance of the liquid crystal device 1 is enhanced.

加えて、液晶装置1では、ゲート電極3a2上にTFT30を覆うように形成された上部容量電極300によって、ゲート電極3a2のみによって遮光する場合に比べて効果的に低濃度ソース領域1b及び低濃度ドレイン領域1cを遮光できる。   In addition, in the liquid crystal device 1, the low-concentration source region 1 b and the low-concentration drain are effectively provided by the upper capacitor electrode 300 formed on the gate electrode 3 a 2 so as to cover the TFT 30 as compared with the case where the light is shielded only by the gate electrode 3 a 2. The region 1c can be shielded from light.

このように、液晶装置1によれば、光リーク電流が低減されたTFT30を用いて、フリッカ等の画像表示を行う際に発生する不具合を低減でき、高品位で画像を表示できる。加えて、TFT30は、LDD構造を有しているため、TFT30の非動作時において低濃度ソース領域1b及び低濃度ドレイン領域1cに流れるオフ電流が低減され、且つTFT30の動作時に流れるオン電流の低下が抑制されている。よって、液晶装置1によれば、LDD構造の利点及び光リーク電流が殆ど流れないことを利用して高品位で画像を表示できる。   As described above, according to the liquid crystal device 1, it is possible to reduce defects caused when displaying an image such as flicker using the TFT 30 with reduced light leakage current, and to display an image with high quality. In addition, since the TFT 30 has an LDD structure, the off-current flowing through the low-concentration source region 1b and the low-concentration drain region 1c is reduced when the TFT 30 is not operating, and the on-current flowing when the TFT 30 is operating is reduced. Is suppressed. Therefore, according to the liquid crystal device 1, it is possible to display an image with high quality by utilizing the advantage of the LDD structure and the fact that light leakage current hardly flows.

走査線3a上には、高濃度ソース領域1dへ通じるコンタクトホール81及び高濃度ドレイン領域1eへ通じるコンタクトホール83が各々開孔された第1層間絶縁膜41が形成されている。   On the scanning line 3a, a first interlayer insulating film 41 is formed in which a contact hole 81 leading to the high concentration source region 1d and a contact hole 83 leading to the high concentration drain region 1e are respectively opened.

第1層間絶縁膜41上には下部容量電極71及び上部容量電極300が形成されており、これらの上には、コンタクトホール81及び85が各々開孔された第2層間絶縁膜42が形成されている。   A lower capacitor electrode 71 and an upper capacitor electrode 300 are formed on the first interlayer insulating film 41, and a second interlayer insulating film 42 in which contact holes 81 and 85 are respectively formed is formed thereon. ing.

本実施形態における第2層間絶縁膜42は、例えばBPSG膜からなり、加熱による流動化状態を経ることによって上面が平坦化されている。即ち、その成膜時の上面には、下層側の蓄積容量70やTFT30、走査線3a、更には下地遮光膜11aの存在によって段差が生じているが、一旦流動化されることで、上面は段差による凹凸が均された状態となっている。   The second interlayer insulating film 42 in the present embodiment is made of, for example, a BPSG film, and the upper surface is flattened through a fluidized state by heating. That is, a step is formed on the upper surface during the film formation due to the existence of the storage capacitor 70, the TFT 30, the scanning line 3a, and further the base light shielding film 11a on the lower layer side. The unevenness due to the steps is leveled.

図5において、第2層間絶縁膜42の上面は平坦に形成されているが、第2層間絶縁膜42の上面は完全な平坦面ではなく、走査線3a等に起因する段差部が残されていてもよい。このような段差部によれば、駆動時に発生する画素間の横電界を低減することも可能である。   In FIG. 5, the upper surface of the second interlayer insulating film 42 is formed flat, but the upper surface of the second interlayer insulating film 42 is not a completely flat surface, and a stepped portion caused by the scanning line 3 a and the like is left. May be. According to such a step portion, it is also possible to reduce a horizontal electric field between pixels generated during driving.

更に、データ線6aの上から第2層間絶縁膜42の全面を覆うように、コンタクトホール85が形成された、本発明に係る「絶縁膜」の一例である第3層間絶縁膜43が、例えばBPSG膜により形成されている。画素電極9a及び配向膜16は、第3層間絶縁膜43の上面に設けられている。   Further, the third interlayer insulating film 43, which is an example of the “insulating film” according to the present invention, in which the contact hole 85 is formed so as to cover the entire surface of the second interlayer insulating film 42 from above the data line 6a, It is formed of a BPSG film. The pixel electrode 9 a and the alignment film 16 are provided on the upper surface of the third interlayer insulating film 43.

第3層間絶縁膜43は、データ線6a及び画素電極9a間に形成されており、データ線6a及び画素電極9aが相互に重なる領域Rに延びる部分が他の部分に比べて厚くなるように形成されている。より具体的には、第3層間絶縁膜43のうち領域Rに延びる部分として凸部43aが形成されている。このような凸部43aによれば、第3層間絶縁膜43を一様な絶縁膜として形成する場合に比べて、画素電極9a及びデータ線6a間の距離を広げることができ、図6に示すように、画素電極9a及びデータ線6aの夫々を容量電極として発生する寄生容量Cを低減できる。   The third interlayer insulating film 43 is formed between the data line 6a and the pixel electrode 9a, and is formed so that a portion extending to the region R where the data line 6a and the pixel electrode 9a overlap each other is thicker than the other portions. Has been. More specifically, a convex portion 43 a is formed as a portion extending to the region R in the third interlayer insulating film 43. According to such a convex portion 43a, the distance between the pixel electrode 9a and the data line 6a can be increased as compared with the case where the third interlayer insulating film 43 is formed as a uniform insulating film, as shown in FIG. As described above, the parasitic capacitance C generated using the pixel electrode 9a and the data line 6a as the capacitance electrodes can be reduced.

加えて、第3層間絶縁膜43の領域Rに重ならない部分には、TFT30の高濃度ドレイン領域1e及び画素電極9aを電気的に接続するためのコンタクトホール85が形成されている。第3層間絶縁膜43は、領域Rにおいて部分的に膜厚が厚くなっているのみであるため、他の部分の膜厚は領域Rにおける膜厚より薄くなっている。したがって、第3層間絶縁膜43を深く掘り込んでコンタクトホール85を形成しても、画素電極9a及び下部容量電極71を電気的に接続するコンタクトホール85を小さい開口径で形成できる。
したがって精度良く形成されたコンタクトホール85を介して、TFTアレイ基板10上の上下方向で確実に電気的接続をとることが可能である。
In addition, a contact hole 85 for electrically connecting the high-concentration drain region 1e of the TFT 30 and the pixel electrode 9a is formed in a portion not overlapping the region R of the third interlayer insulating film 43. Since the third interlayer insulating film 43 is only partially thick in the region R, the film thickness of the other portions is thinner than that in the region R. Accordingly, even if the contact hole 85 is formed by deeply digging the third interlayer insulating film 43, the contact hole 85 that electrically connects the pixel electrode 9a and the lower capacitor electrode 71 can be formed with a small opening diameter.
Therefore, it is possible to reliably establish electrical connection in the vertical direction on the TFT array substrate 10 through the contact hole 85 formed with high accuracy.

よって、本実施形態に係る液晶装置によれば、液晶装置の動作時にデータ線6aに供給される画像信号の電位と、画素電極9aの電位とが相互に干渉することによって生じる寄生容量を低減できる。加えて、画素電極9a及びデータ線6a間にシールド層を形成した場合に生じる画像信号を書き込む時間の遅延も低減することが可能である。液晶装置1の動作時に生じるクロストーク等の表示不良を低減できる。加えて、コンタクトホール等の接続部を精度良く形成できることにより、TFTアレイ基板10上に形成された各部を電気的に確実に接続できる。   Therefore, according to the liquid crystal device according to the present embodiment, it is possible to reduce the parasitic capacitance generated when the potential of the image signal supplied to the data line 6a and the potential of the pixel electrode 9a interfere with each other during the operation of the liquid crystal device. . In addition, it is possible to reduce a delay in writing an image signal that occurs when a shield layer is formed between the pixel electrode 9a and the data line 6a. Display defects such as crosstalk that occur during operation of the liquid crystal device 1 can be reduced. In addition, since connection portions such as contact holes can be formed with high accuracy, the respective portions formed on the TFT array substrate 10 can be electrically connected reliably.

尚、本実施形態では、画素電極9aと重なるデータ線6aを本発明に係る「導電膜」の一例として説明したが、本発明に係る「導電膜」は、データ線6aに限定されるものではなく、画素の開口領域を互いに隔てる非開口領域に形成された各種配線部、或いは素子部のうち画素電極9aと平面的に重なることによって、寄生容量を発生させるものであれば如何なるものでもよい。このような導電膜及び画素電極間に生じる寄生容量を低減することによって、電気光学装置全体で表示品位を高めることができる。   In the present embodiment, the data line 6a overlapping the pixel electrode 9a has been described as an example of the “conductive film” according to the present invention. However, the “conductive film” according to the present invention is not limited to the data line 6a. Alternatively, any wiring portion formed in a non-opening region that separates the pixel opening regions from each other, or any element portion that overlaps the pixel electrode 9a in a planar manner to generate parasitic capacitance may be used. By reducing the parasitic capacitance generated between the conductive film and the pixel electrode, the display quality of the entire electro-optical device can be improved.

<3:変形例>
次に、図7を参照しながら、本実施形態に係る電気光学装置用基板の変形例を説明する。図7は、本例に係る電気光学装置用基板の部分断面図である。尚、図7では、上述した液晶装置1と共通する部分に共通の参照符号を付し、詳細な説明を省略する。
<3: Modification>
Next, a modification of the electro-optical device substrate according to the present embodiment will be described with reference to FIG. FIG. 7 is a partial cross-sectional view of the electro-optical device substrate according to the present example. In FIG. 7, parts common to the liquid crystal device 1 described above are denoted by common reference numerals, and detailed description thereof is omitted.

図7において、第3層間絶縁膜43は、領域Rに延びる部分は、第1絶縁膜43b及び第2絶縁膜43cを有している。第1絶縁膜43bは、第2層間絶縁膜42及びデータ線6aを覆うようにTFTアレイ基板10上の全体に延在されている。第2絶縁膜43cは、領域Rにおいて、第1絶縁膜43b上に凸状に形成されており、第1絶縁膜より誘電率が低い。   In FIG. 7, the third interlayer insulating film 43 has a first insulating film 43 b and a second insulating film 43 c in a portion extending to the region R. The first insulating film 43b extends over the entire TFT array substrate 10 so as to cover the second interlayer insulating film 42 and the data line 6a. The second insulating film 43c is formed in a convex shape on the first insulating film 43b in the region R, and has a dielectric constant lower than that of the first insulating film.

第2絶縁膜43cによれば、画素電極9a及びデータ線6a間に誘電率が一様な一枚の第1絶縁膜43bを形成する場合に比べて、画素電極9a及びデータ線6a間に発生する寄生容量をより一層低減できる。第2絶縁膜43cは、寄生容量を低減するために、第1絶縁膜43bの上側或いは下側に形成され、且つデータ線6a及び画素電極9aが相互に重なる領域Rにのみに形成されていてもよい。図7に示すようにデータ線6a及び画素電極9aが相互に重なる領域Rに部分的に設けられていてもよいし、第1絶縁膜43b上の一定の範囲に形成された後、領域Rに残存するように所定の形状にパターニングされていてもよい。   The second insulating film 43c is generated between the pixel electrode 9a and the data line 6a as compared with the case where the first insulating film 43b having a uniform dielectric constant is formed between the pixel electrode 9a and the data line 6a. Parasitic capacitance can be further reduced. In order to reduce parasitic capacitance, the second insulating film 43c is formed above or below the first insulating film 43b, and is formed only in the region R where the data line 6a and the pixel electrode 9a overlap each other. Also good. As shown in FIG. 7, the data line 6a and the pixel electrode 9a may be partially provided in the overlapping region R, or after being formed in a certain range on the first insulating film 43b, It may be patterned into a predetermined shape so as to remain.

(電子機器)
次に、上述した液晶装置を各種の電子機器に適用される場合について説明する。
(Electronics)
Next, the case where the above-described liquid crystal device is applied to various electronic devices will be described.

先ず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図8は、プロジェクタの構成例を示す平面図である。図8に示されるように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 8 is a plan view showing a configuration example of the projector. As shown in FIG. 8, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、外部回路(図示省略)から外部接続用端子102に供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the external circuit (not shown) to the external connection terminal 102, respectively. It is. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

尚、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

本実施形態に係る電気光学装置を対向基板の側から見た平面図である。FIG. 3 is a plan view of the electro-optical device according to the present embodiment as viewed from the counter substrate side. 図1のII−II´断面図である。It is II-II 'sectional drawing of FIG. 本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。4 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。4 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the embodiment. FIG. 図4のV−V´断面図である。It is VV 'sectional drawing of FIG. 寄生容量Cを含む画素部の回路構成を示した回路図である。3 is a circuit diagram illustrating a circuit configuration of a pixel portion including a parasitic capacitance C. FIG. 本実施形態に係る電気光学装置用基板の変形例の部分断面図である。FIG. 10 is a partial cross-sectional view of a modification of the electro-optical device substrate according to the embodiment. 本実施形態に係る電子機器の一例であるプロジェクタの平面図である。It is a top view of the projector which is an example of the electronic device which concerns on this embodiment.

符号の説明Explanation of symbols

1・・・液晶装置、10・・・TFTアレイ基板、9a・・・画素電極、6a・・・データ線、43・・・第3層間絶縁膜、43a・・・凸部、43b・・・第1絶縁膜、43c・・・第2絶縁膜   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal device, 10 ... TFT array substrate, 9a ... Pixel electrode, 6a ... Data line, 43 ... 3rd interlayer insulation film, 43a ... Projection part, 43b ... 1st insulating film, 43c ... 2nd insulating film

Claims (5)

基板と、
前記基板上に形成されており、所定の信号が供給される導電膜と、
前記導電膜上において前記導電膜と部分的に重なるように形成されており、前記基板上の画素に形成された画素電極と、
前記導電膜及び前記画素電極間に形成されており、前記導電膜及び前記画素電極が相互に重なる領域に延びる部分が他の部分に比べて厚い絶縁膜と
を備えたことを特徴とする電気光学装置用基板。
A substrate,
A conductive film formed on the substrate and supplied with a predetermined signal;
A pixel electrode formed on the conductive film so as to partially overlap the conductive film, and formed on a pixel on the substrate;
An electro-optical device comprising: an insulating film formed between the conductive film and the pixel electrode, wherein a portion extending in a region where the conductive film and the pixel electrode overlap with each other is thicker than other portions. Device substrate.
前記導電膜は、前記画素電極に画像信号を供給するデータ線であること
を特徴とする請求項1に記載の電気光学装置用基板。
The electro-optical device substrate according to claim 1, wherein the conductive film is a data line that supplies an image signal to the pixel electrode.
前記重なる領域に延びる部分は、第1絶縁膜と、前記第1絶縁膜上に形成され、且つ前記第1絶縁膜より誘電率が低い第2絶縁膜とが相互に積層されることによって形成されていること
を特徴とする請求項1又は2に記載の電気光学装置用基板。
The portion extending to the overlapping region is formed by laminating a first insulating film and a second insulating film formed on the first insulating film and having a dielectric constant lower than that of the first insulating film. The substrate for an electro-optical device according to claim 1, wherein the substrate is an electro-optical device.
請求項1から3の何れか一項に記載の電気光学装置用基板を備えたこと
を特徴とする電気光学装置。
An electro-optical device comprising the electro-optical device substrate according to claim 1.
請求項4に記載の電気光学装置を具備してなること
を特徴とする電子機器。
An electronic apparatus comprising the electro-optical device according to claim 4.
JP2006315188A 2006-11-22 2006-11-22 Substrate for electrooptical device, electrooptical device and electronic device Withdrawn JP2008129377A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006315188A JP2008129377A (en) 2006-11-22 2006-11-22 Substrate for electrooptical device, electrooptical device and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006315188A JP2008129377A (en) 2006-11-22 2006-11-22 Substrate for electrooptical device, electrooptical device and electronic device

Publications (1)

Publication Number Publication Date
JP2008129377A true JP2008129377A (en) 2008-06-05

Family

ID=39555233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006315188A Withdrawn JP2008129377A (en) 2006-11-22 2006-11-22 Substrate for electrooptical device, electrooptical device and electronic device

Country Status (1)

Country Link
JP (1) JP2008129377A (en)

Similar Documents

Publication Publication Date Title
KR100760883B1 (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4241777B2 (en) Electro-optical device and electronic apparatus
JP2009047967A (en) Electro-optical device and electronic apparatus
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP2008209563A (en) Liquid crystal device and electronic equipment
JP2007079257A (en) Electro-optic device, manufacturing method thereof, electronic equipment and capacitor
JP5223418B2 (en) Electro-optical device and electronic apparatus
JP4577318B2 (en) Manufacturing method of liquid crystal device
US8253909B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4857775B2 (en) Electro-optic device
JP2008040399A (en) Substrate for electrooptical device, electrooptical device, and electronic apparatus
JP4973024B2 (en) Electro-optical device and electronic apparatus
JP5186728B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5292738B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5055828B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP2008191518A (en) Electrooptical device, substrate for same, and electronic equipment
JP4967556B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP4591573B2 (en) Electro-optical device substrate, electro-optical device, and electronic apparatus
JP5343476B2 (en) Electro-optical device and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP2008129377A (en) Substrate for electrooptical device, electrooptical device and electronic device
KR100830381B1 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and capacitor
JP5278584B2 (en) Electro-optical device and electronic apparatus
JP2010103141A (en) Thin-film transistor, electro-optic device, and electronic apparatus
JP4797453B2 (en) Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100202