JP4797453B2 - Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method - Google Patents

Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method Download PDF

Info

Publication number
JP4797453B2
JP4797453B2 JP2005168076A JP2005168076A JP4797453B2 JP 4797453 B2 JP4797453 B2 JP 4797453B2 JP 2005168076 A JP2005168076 A JP 2005168076A JP 2005168076 A JP2005168076 A JP 2005168076A JP 4797453 B2 JP4797453 B2 JP 4797453B2
Authority
JP
Japan
Prior art keywords
film
layer
resist film
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005168076A
Other languages
Japanese (ja)
Other versions
JP2006343469A (en
Inventor
明宏 小川
勧 上土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005168076A priority Critical patent/JP4797453B2/en
Publication of JP2006343469A publication Critical patent/JP2006343469A/en
Application granted granted Critical
Publication of JP4797453B2 publication Critical patent/JP4797453B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、例えば、保持容量を構成する導電膜及び誘電体膜等の膜を同一のレジスト膜を介してエッチングすることによって液晶装置等の電気光学装置を製造する電気光学装置の製造方法、電気光学装置、及びこれを備えた電子機器、並びに半導体基板の製造方法の技術分野に関する。   The present invention relates to an electro-optical device manufacturing method for manufacturing an electro-optical device such as a liquid crystal device by etching, for example, a conductive film and a dielectric film forming a storage capacitor through the same resist film. The present invention relates to an optical device, an electronic apparatus including the same, and a technical field of a method for manufacturing a semiconductor substrate.

この種の電気光学装置では、一対の基板間に液晶等の電気光学物質を挟持してなり、これらを貫くように光を透過させることで、画像の表示が行われる。このような電気光学装置としては、前記一対の基板の一方の上に、マトリクス状に配列された画素電極、該画素電極間を縫うように設けられた走査線及びデータ線、加えて、画素スイッチング用素子としてTFT(Thin Film Transistor)等を備えることによって、アクティブマトリクス駆動可能なものが提供されている。このような電気光学装置では、TFT及び画素電極に電気的に接続された保持容量を備えることによって一般にアクティブマトリクス駆動される。この保持容量は、画素電極に印加された電位を一定期間保持し、各画素における電位保持特性を顕著に向上させることを可能にする。保持容量は、その容量の確保を目的として一対の電極間に挟まれた2層の誘電体膜を含む場合が多い。保持容量を構成する誘電体膜と、TFT及び画素電極と電気的に接続される導電膜とは、基板上に形成された絶縁膜上に形成された後、所定のパターンを有するレジスト膜を介してエッチングされ、保持容量が所定の領域に形成される。   In this type of electro-optical device, an electro-optical material such as liquid crystal is sandwiched between a pair of substrates, and an image is displayed by transmitting light so as to pass through them. Such an electro-optical device includes pixel electrodes arranged in a matrix on one of the pair of substrates, scanning lines and data lines provided so as to sew the pixel electrodes, and pixel switching. By providing a TFT (Thin Film Transistor) or the like as an element for use, an element capable of active matrix driving is provided. Such an electro-optical device is generally driven in an active matrix by including a storage capacitor electrically connected to the TFT and the pixel electrode. This holding capacitor holds the potential applied to the pixel electrode for a certain period, and makes it possible to remarkably improve the potential holding characteristics in each pixel. In many cases, the storage capacitor includes a two-layer dielectric film sandwiched between a pair of electrodes for the purpose of securing the capacitance. The dielectric film constituting the storage capacitor and the conductive film electrically connected to the TFT and the pixel electrode are formed on the insulating film formed on the substrate, and then passed through a resist film having a predetermined pattern. As a result, the storage capacitor is formed in a predetermined region.

また、特許文献1は、薄膜トランジスタのチャンネルエッチングの均一性を高めるために、酸素プラズマによって金属残渣を除去する薄膜トランジスタの製造方法を開示している。特許文献2は、半導体装置を製造する際に、タンタル酸化膜を含む被加工膜をドライエッチングした後のポリマー残渣を除去する方法を開示している。   Patent Document 1 discloses a method of manufacturing a thin film transistor in which metal residues are removed by oxygen plasma in order to improve the uniformity of channel etching of the thin film transistor. Patent Document 2 discloses a method of removing a polymer residue after dry etching a film to be processed including a tantalum oxide film when manufacturing a semiconductor device.

特開平5−283427号公報JP-A-5-283427 特開2004−349531号公報Japanese Patent Application Laid-Open No. 2004-349531

この種の電気光学装置では、製造工程を簡便にするために誘電体膜及び導電膜等からなる複数の膜をこれら膜上に形成された同一のレジスト膜を介して一括、或いは順次エッチングする場合がある。   In this type of electro-optical device, in order to simplify the manufacturing process, a plurality of films made of a dielectric film and a conductive film are etched all at once or sequentially through the same resist film formed on these films. There is.

しかしながら、レジスト膜を介して任意の膜をエッチングした後、その下側に形成された他の膜を同一のレジスト膜を介してエッチングした場合には、上述の任意の膜をエッチングした後にレジスト膜にパターン異常が生じ、続く他の膜のエッチング工程において他の膜を所定にパターンにエッチングできない場合がある。より具体的には、例えば保持容量を構成する導電膜の一例であるポリシリコン膜をその上に形成されたレジスト膜でエッチングした後、このポリシリコン膜の下側に形成された酸化シリコン膜等の誘電体膜をレジスト膜を介してエッチングした場合には、酸化シリコン膜に多数のパターン異常が生じることを本願発明者は確認している。   However, after etching an arbitrary film through the resist film and then etching another film formed thereunder through the same resist film, the resist film is etched after etching the above arbitrary film. In some cases, pattern abnormality occurs, and another film cannot be etched into a predetermined pattern in the subsequent etching process of the other film. More specifically, for example, after etching a polysilicon film which is an example of a conductive film constituting a storage capacitor with a resist film formed thereon, a silicon oxide film formed under the polysilicon film, etc. The inventors of the present application have confirmed that a large number of pattern abnormalities occur in the silicon oxide film when the dielectric film is etched through the resist film.

このようなパターン異常は、正常に動作する液晶装置等の電気光学装置に見られるパターン異常に比べて極端に多く、製造プロセスにおける電気光学装置の歩留まりを低下させる原因の一つとなる。   Such a pattern abnormality is extremely larger than a pattern abnormality found in an electro-optical device such as a liquid crystal device that operates normally, and is one of the causes of reducing the yield of the electro-optical device in the manufacturing process.

よって、本発明は上記問題点等に鑑みてなされたものであり、例えば、同一のレジスト膜を介してその下側に形成された複数の膜を一括、或いは順次エッチングする際に生じるレジスト膜のパターン異常を低減できる電気光学装置の製造方法、これを用いて製造された電気光学装置、及びこれを具備してなる電子機器、並びに半導体基板の製造方法を提供することを課題とする。   Therefore, the present invention has been made in view of the above-described problems. For example, a resist film produced when a plurality of films formed under the same resist film are etched all at once or sequentially. It is an object of the present invention to provide an electro-optical device manufacturing method capable of reducing pattern abnormality, an electro-optical device manufactured using the electro-optical device, an electronic apparatus including the electro-optical device, and a semiconductor substrate manufacturing method.

本発明に係る電気光学装置の製造方法は上記課題を解決するために、基板上に積層された複数の膜上における同一のレジスト膜を介して前記複数の膜をエッチングする工程を備えた電気光学装置の製造方法であって、前記複数の膜のうち一の膜をエッチングする第1工程と、前記複数の膜のうち前記一の膜の下層側に形成された他の膜を前記レジスト膜を介してエッチングする第2工程と、前記第1工程及び前記第2工程間に、前記レジスト膜を洗浄する第3工程とを備え、前記第1工程において、臭素を含むガスを用いて前記一の膜をエッチングし、前記第1工程及び前記第3工程間に、前記レジスト膜を大気に曝す
In order to solve the above-described problem, an electro-optical device manufacturing method according to the present invention includes a step of etching the plurality of films through the same resist film on the plurality of films stacked on the substrate. A method of manufacturing an apparatus, comprising: a first step of etching one of the plurality of films; and another film formed on a lower layer side of the one of the plurality of films, the resist film And a third step of cleaning the resist film between the first step and the second step . In the first step, the first step is performed using a gas containing bromine. The film is etched, and the resist film is exposed to the atmosphere between the first step and the third step .

本発明に係る電気光学装置の製造方法によれば、第1工程の後にレジスト膜に付着した異物を第3工程によって洗浄し、異物が除去された所定のパターン形状を有するレジスト膜を介して、一の膜の下層側に形成された他の膜をエッチングすることができる。レジスト膜に付着する異物は、第1工程の後の個別具体的な製造プロセスに応じて生成されるものであり、第1工程及び第2工程間にレジスト膜が曝される雰囲気等の条件によって個別に異なる。第3工程では、このような異物を除去できる手法を用いてレジスト膜を洗浄する。   According to the electro-optical device manufacturing method of the present invention, the foreign matter adhered to the resist film after the first step is washed by the third step, and the resist film having a predetermined pattern shape from which the foreign matter has been removed, Another film formed on the lower layer side of one film can be etched. The foreign matter adhering to the resist film is generated according to an individual specific manufacturing process after the first step, and depends on conditions such as an atmosphere in which the resist film is exposed between the first step and the second step. Individually different. In the third step, the resist film is cleaned using a technique capable of removing such foreign matter.

したがって、本発明に係る電気光学装置の製造方法によれば、同一のレジスト膜を用いて、一の膜及び他の膜を順次エッチングした場合でも、他の膜を所定のパターンにエッチングでき、パターン異常を低減することが可能である。   Therefore, according to the method of manufacturing an electro-optical device according to the present invention, even when one film and another film are sequentially etched using the same resist film, the other film can be etched into a predetermined pattern. Abnormalities can be reduced.

尚、「膜」は、電気光学装置が備える各種多層構造或いは素子を構成する薄膜であれば如何なる薄膜であってもよい。このような膜は、一旦積層された後、例えばこれら膜で構成される素子の構造に合わせて第1工程及び第2工程を経て所定のパターン形状にエッチングされる。   The “film” may be any thin film as long as it is a thin film constituting various multilayer structures or elements included in the electro-optical device. Such a film is once laminated, and then etched into a predetermined pattern shape through a first process and a second process, for example, in accordance with the structure of an element constituted by these films.

本発明に係る電気光学装置の製造方法によれば、所定のパターンに維持されたレジスト膜を介して膜をエッチングできるため、膜のパターン異常に起因する不具合を低減することが可能である。したがって、同一のレジスト膜を介して複数の膜をエッチングすることにより、高品質な電気光学装置を効率良く製造できる。   According to the method for manufacturing an electro-optical device according to the present invention, since the film can be etched through the resist film maintained in a predetermined pattern, it is possible to reduce defects caused by the film pattern abnormality. Therefore, a high quality electro-optical device can be efficiently manufactured by etching a plurality of films through the same resist film.

更に、本発明に係る電気光学装置の製造方法では、前記第1工程において、臭素を含むガスを用いて前記一の膜をエッチングし、前記第1工程及び前記第3工程間に、前記レジスト膜を大気に曝
Furthermore, in the manufacturing how the electro-optical device according to the present invention, in the first step, etching the first film by using a gas containing bromine, between the first step and the third step, the the resist film to曝to the atmosphere.

ジスト膜を大気に曝すことにより、大気中に含まれるカリウム及び一の膜に付着した臭素が結合し、臭化カリウムが生成される。生成された臭化カリウムは、レジスト膜の付着し、レジスト膜のパターンに異常の一因となる。
By exposing the Re resist film to the air, bound bromine attached to potassium and one layer in the atmosphere, potassium bromide is generated. The produced potassium bromide adheres to the resist film and contributes to an abnormality in the pattern of the resist film.

そこで、第1工程に続いて行われる第3工程においてレジスト膜を洗浄し、レジスト膜に付着した臭化カリウムを除去することによってレジスト膜のパターン異常を低減することが可能である。   Therefore, it is possible to reduce the pattern abnormality of the resist film by washing the resist film and removing potassium bromide adhering to the resist film in a third process performed after the first process.

本発明に係る電気光学装置の製造方法の他の態様では、前記第3工程において、水を含む洗浄液を用いて前記レジスト膜を洗浄してもよい。   In another aspect of the method of manufacturing the electro-optical device according to the invention, the resist film may be cleaned using a cleaning liquid containing water in the third step.

この態様によれば、レジスト膜に付着した異物を洗浄液によって洗浄することができ、レジスト膜のパターン異常を低減できる。この洗浄液は水を含んでおり、除去すべき異物がレジスト膜から除去できるように、例えば異物に合わせたph値を有する洗浄液が用いられる。また、洗浄液は、所定のph値になるように水に所定の物質を溶解させた場合に限定されるものではなく、純水或いはこれに順ずる洗浄用の水であってもよい。   According to this aspect, the foreign matter adhering to the resist film can be cleaned with the cleaning liquid, and the pattern abnormality of the resist film can be reduced. This cleaning liquid contains water, and for example, a cleaning liquid having a ph value matched to the foreign matter is used so that the foreign matter to be removed can be removed from the resist film. Further, the cleaning liquid is not limited to a case where a predetermined substance is dissolved in water so as to have a predetermined ph value, and may be pure water or cleaning water according to this.

本発明に係る電気光学装置の製造方法の他の態様では、前記第3工程において、前記レジスト膜を傷めないように前記レジスト膜及び前記他の膜の表面を酸素プラズマによって洗浄してもよい。   In another aspect of the method for manufacturing the electro-optical device according to the invention, in the third step, the surfaces of the resist film and the other film may be cleaned with oxygen plasma so as not to damage the resist film.

この態様によれば、レジスト膜に付着した異物を酸素プラズマを用いて除去することが可能である。この場合、例えば酸素プラズマをレジスト膜に照射する条件は、レジスト膜の構成材料及び異物の特性に応じて個別具体的に設定される。   According to this aspect, it is possible to remove foreign matter adhering to the resist film using oxygen plasma. In this case, for example, the conditions for irradiating the resist film with oxygen plasma are individually and specifically set according to the constituent material of the resist film and the characteristics of the foreign matter.

本発明に係る電気光学装置の製造方法の他の態様では、前記一の膜は、前記複数の膜のうち最上層に形成された第1導電膜であり、前記他の膜は、前記第1導電膜の下面で前記第1導電膜に接する誘電体膜と、該誘電体膜の下面で前記誘電体膜に接する第2導電膜とを有しており、前記第1導電膜、前記誘電体膜、及び前記第2導電膜は、画素電極に供給された画像信号を一時的に保持する保持容量を構成しており、前記第1工程において、前記レジスト膜を介して前記第1導電膜をエッチングし、前記第2工程において、前記レジスト膜を介して前記誘電体膜をエッチングしてもよい。   In another aspect of the method for manufacturing an electro-optical device according to the invention, the one film is a first conductive film formed in an uppermost layer among the plurality of films, and the other film is the first film. A dielectric film in contact with the first conductive film on a lower surface of the conductive film; and a second conductive film in contact with the dielectric film on a lower surface of the dielectric film, wherein the first conductive film and the dielectric The film and the second conductive film form a storage capacitor that temporarily holds an image signal supplied to the pixel electrode. In the first step, the first conductive film is interposed through the resist film. Etching may be performed, and the dielectric film may be etched through the resist film in the second step.

この態様によれば、例えば、ポリシリコン膜等の第1導電膜を酸化シリコン膜等の誘電体膜上に形成した後、第1工程においてポリシリコン膜をレジスト膜を介してエッチングした後、第3工程においてレジスト膜に付着した異物を除去し、第2工程において同一のレジスト膜を介して酸化シリコン膜をパターン異常を生じさせることなくエッチングできる。   According to this aspect, for example, after a first conductive film such as a polysilicon film is formed on a dielectric film such as a silicon oxide film, the polysilicon film is etched through the resist film in the first step, and then the first Foreign substances adhering to the resist film are removed in the three steps, and the silicon oxide film can be etched through the same resist film in the second step without causing a pattern abnormality.

したがって、この態様によれば、例えば基板上における画像表示領域に形成される保持容量を所定に領域に形成でき、画像信号を一時的に維持できる十分な容量が確保できるように、設計どおりに保持容量を形成することが可能である。尚、第1導電膜、第2導電膜、及び誘電体膜は、保持容量及び電気光学装置の設計に合わせて個別具体的に適用な材料及び成膜方法によって形成されていればよく、上述したポリシリコン膜及び酸化シリコン膜に限定されるものではない。また、第1導電膜及び第2導電膜は、金属又は合金を含む単一層膜又は多層膜から構成されていてもよく、誘電体膜は、単層構造に限定されず、例えばHTO(High Temperature Oxide)膜及び酸化シリコン膜からなる2層構造、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というように三層構造や、或いはそれ以上の多層構造を有するように構成されていてもよい。   Therefore, according to this aspect, for example, the holding capacity formed in the image display area on the substrate can be formed in a predetermined area, and the holding capacity is maintained as designed so that a sufficient capacity for temporarily maintaining the image signal can be secured. Capacitance can be formed. Note that the first conductive film, the second conductive film, and the dielectric film may be formed by a material and a film forming method that are individually and specifically applied according to the design of the storage capacitor and the electro-optical device. The film is not limited to the polysilicon film and the silicon oxide film. Further, the first conductive film and the second conductive film may be composed of a single layer film or a multilayer film containing a metal or an alloy, and the dielectric film is not limited to a single layer structure. For example, HTO (High Temperature) It may be configured to have a three-layer structure such as a two-layer structure composed of an Oxide) film and a silicon oxide film, a three-layer structure such as a silicon oxide film, a silicon nitride film, and a silicon oxide film, or a multilayer structure of more.

尚、本願発明者は、レジスト膜のパターン異常は、ポリシリコン膜をエッチングした後にレジスト膜に付着する異物が原因である推定し、不具合が生じた液晶装置等の電気光学装置において、ポリシリコン膜等の第1導電膜をエッチングした後にレジスト膜に存在するパターン異常が正常な電気光学装置に比べて格段に多いことを確認している。加えて、第3工程において、レジスト膜を洗浄することによって電気光学装置の不具合の発生数が低減されていることも確認している。したがって、この態様によれば、同一のレジスト膜を介して第1導電膜、第2導電膜、及び誘電体膜を順次エッチングすることによって高品質の電気光学装置を効率良く製造することが可能である。   The inventor of the present application estimated that the pattern abnormality of the resist film is caused by a foreign matter adhering to the resist film after etching the polysilicon film, and in the electro-optical device such as a liquid crystal device in which the defect occurred, the polysilicon film It has been confirmed that the pattern abnormality existing in the resist film after the etching of the first conductive film is much larger than that in a normal electro-optical device. In addition, in the third step, it has also been confirmed that the number of defects in the electro-optical device is reduced by cleaning the resist film. Therefore, according to this aspect, it is possible to efficiently manufacture a high-quality electro-optical device by sequentially etching the first conductive film, the second conductive film, and the dielectric film through the same resist film. is there.

本発明に係る電気光学装置の製造方法の他の態様では、前記一の膜は、前記複数の膜のうち最上層に形成された第1導電膜及びその下の誘電体膜の積層膜であり、前記他の膜は、前記誘電体膜の下面で前記誘電体膜に接する第2導電膜であり、前記第1導電膜、前記誘電体膜、及び前記第2導電膜は、画素電極に供給された画像信号を一時的に保持する保持容量を構成しており、前記第1工程において、前記レジスト膜を介して前記第1導電膜及び前記誘電体膜をエッチングし、前記第2工程において、前記レジスト膜を介して前記第2導電膜をエッチングしてもよい。   In another aspect of the method for manufacturing an electro-optical device according to the invention, the one film is a stacked film of a first conductive film formed in an uppermost layer of the plurality of films and a dielectric film therebelow. The other film is a second conductive film in contact with the dielectric film on a lower surface of the dielectric film, and the first conductive film, the dielectric film, and the second conductive film are supplied to the pixel electrode. A storage capacitor for temporarily holding the image signal, and in the first step, the first conductive film and the dielectric film are etched through the resist film, and in the second step, The second conductive film may be etched through the resist film.

この態様によれば、第2導電膜及び誘電体膜の間で洗浄工程を入れることができる。   According to this aspect, a cleaning process can be performed between the second conductive film and the dielectric film.

本発明に係る半導体基板の製造方法は上記課題を解決するために、基板上に積層された複数の膜上における同一のレジスト膜を介して前記複数の膜をエッチングする工程を備えた半導体基板の製造方法であって、前記複数の膜のうち一の膜をエッチングする第1工程と、前記複数の膜のうち前記一の膜の下層側に形成された他の膜を前記レジスト膜を介してエッチングする第2工程と、前記第1工程及び前記第2工程間に、前記レジスト膜を洗浄する第3工程とを備え、前記第1工程において、臭素を含むガスを用いて前記一の膜をエッチングし、前記第1工程及び前記第3工程間に、前記レジスト膜を大気に曝すIn order to solve the above problems, a method of manufacturing a semiconductor substrate according to the present invention includes a step of etching the plurality of films through the same resist film on the plurality of films stacked on the substrate. In the manufacturing method, a first step of etching one of the plurality of films, and another film formed on the lower layer side of the one film among the plurality of films via the resist film A second step of etching; and a third step of cleaning the resist film between the first step and the second step . In the first step, the first film is formed using a gas containing bromine. Etching is performed, and the resist film is exposed to the atmosphere between the first step and the third step .

本発明に係る半導体基板の製造方法によれば、上述の本発明の電気光学装置の製造方法と同様に、同一のレジスト膜を介して複数の膜をエッチングすることにより、高品質な半導体基板を効率良く製造できる。   According to the method for manufacturing a semiconductor substrate according to the present invention, a high-quality semiconductor substrate can be obtained by etching a plurality of films through the same resist film as in the method for manufacturing the electro-optical device according to the present invention. Can be manufactured efficiently.

本発明のこのような作用及び他の利得は次に説明する実施形態から明らかにされる。   Such an operation and other advantages of the present invention will become apparent from the embodiments described below.

以下、図面を参照しながら本実施形態の電気光学装置の製造方法、電気光学装置、及び電子機器、並びに半導体基板の製造方法を説明する。本実施形態では、電気光学装置の一例としてアクティブマトリクス駆動される液晶装置を挙げる。   Hereinafter, a method for manufacturing an electro-optical device, an electro-optical device, an electronic apparatus, and a method for manufacturing a semiconductor substrate according to the present embodiment will be described with reference to the drawings. In the present embodiment, an active matrix driven liquid crystal device is taken as an example of an electro-optical device.

先ず、本実施形態の液晶装置における画素部の構成について、図1から図4を参照して説明する。図1は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。図2は、データ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図であり、図3は、図2のうち特にデータ線、シールド層及び画素電極の配置関係を示すためこれらの要素を抜き出して描いた平面図である。図4は、図2のA−A´断面図である。尚、図4においては、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   First, the configuration of the pixel portion in the liquid crystal device of the present embodiment will be described with reference to FIGS. FIG. 1 is an equivalent circuit of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display area of a liquid crystal device. FIG. 2 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed. FIG. 3 is a data line, a shield layer, and a pixel in FIG. It is the top view which extracted and drawn these elements in order to show the arrangement | positioning relationship of an electrode. 4 is a cross-sectional view taken along the line AA ′ of FIG. In FIG. 4, the scale of each layer / member is different for each layer / member so that each layer / member can be recognized on the drawing.

図1において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと当該画素電極9aをスイッチング制御するためのTFT30とが形成されており、画像信号が供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込む画像信号S1、S2、・・・、Snは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 1, a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a are formed in each of a plurality of pixels formed in a matrix constituting the image display region of the liquid crystal device according to the present embodiment. The data line 6 a to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn to be written to the data lines 6a may be supplied line-sequentially in this order, or may be supplied for each group to a plurality of adjacent data lines 6a. May be.

TFT30のゲートは走査線3aに電気的に接続されている。本実施形態の液晶装置は、所定のタイミングで、走査線3aにパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。   The gate of the TFT 30 is electrically connected to the scanning line 3a. The liquid crystal device of this embodiment is configured to apply scanning signals G1, G2,..., Gm in a pulse-sequential manner in this order to the scanning line 3a at a predetermined timing. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6a is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing.

画素電極9aを介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射する。   A predetermined level of image signals S1, S2,..., Sn written in the liquid crystal as an example of the electro-optical material via the pixel electrode 9a is held for a certain period with the counter electrode formed on the counter substrate. The The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to the image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極との間に形成される液晶容量と並列に保持容量70を付加する。保持容量70は、走査線3aに並んで設けられ、固定電位側容量電極を含むとともに定電位に固定された容量電極300を含んでいる。   In order to prevent the image signal held here from leaking, a holding capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9a and the counter electrode. The storage capacitor 70 is provided side by side along the scanning line 3a, and includes a capacitor electrode 300 including a fixed potential side capacitor electrode and fixed at a constant potential.

以下では、上記データ線6a、走査線3a、TFT30等による、上述のような回路動作が実現される電気光学装置の、実際の構成について、図2乃至図4を参照して説明する。   Hereinafter, an actual configuration of the electro-optical device that realizes the above-described circuit operation using the data line 6a, the scanning line 3a, the TFT 30, and the like will be described with reference to FIGS.

先ず、図2において、画素電極9aは、TFTアレイ基板10上に、マトリクス状に複数設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a及び後述する下側遮光膜11aがその機能を兼ねる走査線3aが設けられている。データ線6aは、後述するようにアルミニウム膜等を含む積層構造からなる。走査線として機能する下側遮光膜11aとデータ線6aとの交差する個所には夫々、半導体層1aのうち図中右上がりの斜線領域で示したチャネル領域1a´が形成されている。このように、島状に形成されたチャネル領域1a´に応じてゲート電極3aaが島状に形成されている。走査線とデータ線6aとの交差する箇所にはそれぞれ、画素スイッチング用のTFT30が設けられている。   First, in FIG. 2, a plurality of pixel electrodes 9a are provided in a matrix on the TFT array substrate 10, and a data line 6a and a lower light-shielding film 11a to be described later are provided along the vertical and horizontal boundaries of the pixel electrode 9a. A scanning line 3a that also serves as the function is provided. The data line 6a has a laminated structure including an aluminum film as will be described later. A channel region 1a ′ indicated by a hatched region in the upper right part of the drawing of the semiconductor layer 1a is formed at each intersection of the lower light-shielding film 11a functioning as a scanning line and the data line 6a. Thus, the gate electrode 3aa is formed in an island shape in accordance with the channel region 1a ′ formed in an island shape. A pixel switching TFT 30 is provided at each intersection of the scanning line and the data line 6a.

次に、液晶装置は、図2のA−A´線断面図たる図4に示すように、例えば、石英基板、ガラス基板、シリコン基板からなるTFTアレイ基板10と、これに対向配置される、例えばガラス基板や石英基板からなる対向基板20とを備えている。   Next, as shown in FIG. 4, which is a cross-sectional view taken along the line AA ′ of FIG. 2, the liquid crystal device is disposed opposite to the TFT array substrate 10 made of, for example, a quartz substrate, a glass substrate, or a silicon substrate. For example, a counter substrate 20 made of a glass substrate or a quartz substrate is provided.

図5に示すように、TFTアレイ基板10の側には画素電極9aが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜16が設けられている。画素電極9aは、例えばITO膜等の透明導電性膜からなる。他方、対向基板20の側には、その全面に渡って対向電極21が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜22が設けられている。対向電極21は、画素電極9aと同様に、例えばITO膜等の透明導電性膜からなり、配向膜16及び22は、例えば、ポリイミド膜等の透明な有機膜からなる。このように対向配置されたTFTアレイ基板10及び対向基板20間には、後述のシール材(図5及び図6参照)により囲まれた空間に液晶等の電気光学物質が封入され、液晶層50が形成される。液晶層50は、画素電極9aからの電界が印加されていない状態で配向膜16及び22により所定の配向状態をとる。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した電気光学物質からなる。シール材は、TFT基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサが混入されている。   As shown in FIG. 5, a pixel electrode 9a is provided on the TFT array substrate 10 side, and an alignment film 16 subjected to a predetermined alignment process such as a rubbing process is provided above the pixel electrode 9a. The pixel electrode 9a is made of a transparent conductive film such as an ITO film. On the other hand, a counter electrode 21 is provided on the entire surface of the counter substrate 20, and an alignment film 22 subjected to a predetermined alignment process such as a rubbing process is provided below the counter electrode 21. . Similarly to the pixel electrode 9a, the counter electrode 21 is made of a transparent conductive film such as an ITO film, and the alignment films 16 and 22 are made of a transparent organic film such as a polyimide film. Between the TFT array substrate 10 and the counter substrate 20 arranged so as to face each other, an electro-optical material such as liquid crystal is sealed in a space surrounded by a sealing material (see FIGS. 5 and 6), which will be described later. Is formed. The liquid crystal layer 50 takes a predetermined alignment state by the alignment films 16 and 22 in a state where an electric field from the pixel electrode 9a is not applied. The liquid crystal layer 50 is made of, for example, an electro-optical material in which one kind or several kinds of nematic liquid crystals are mixed. The sealing material is an adhesive made of, for example, a photocurable resin or a thermosetting resin, for bonding the TFT substrate 10 and the counter substrate 20 around them, and a distance between the two substrates is set to a predetermined value. Spacers such as glass fiber or glass beads are mixed.

一方、TFTアレイ基板10上には、画素電極9a及び配向膜16の他、これらを含む各種の構成が積層構造をなして備えられている。図4に示すように、この積層構造は下から順に、走査線3aを兼ねる下側遮光膜11aを含む第1層、TFT30を含む第2層、保持容量70を含む第3層、データ線6a等を含む第4層、シールド層400が形成される第5層、画素電極9a及び配向膜16等を含む第6層(最上層)からなる。第1層及び第2層間には下地絶縁膜12が、第2層及び第3層間には第1層間絶縁層41が、第3層及び第4層間には第2層間絶縁層42が、第4層及び第5層間には第3層間絶縁層43が、第5層及び第6層間には第4層間絶縁層44が夫々設けられており、前述の各要素間が短絡することを防止している。これら各種の絶縁膜12、41、42、43及び44には、例えば、TFT30の半導体層1a中の高濃度ソース領域1dとデータ線6aとを電気的に接続するコンタクトホール等もまた設けられている。以下では、これらの各要素について、下から順に説明を行う。   On the other hand, on the TFT array substrate 10, in addition to the pixel electrode 9a and the alignment film 16, various configurations including these are provided in a laminated structure. As shown in FIG. 4, in this stacked structure, in order from the bottom, the first layer including the lower light-shielding film 11a also serving as the scanning line 3a, the second layer including the TFT 30, the third layer including the storage capacitor 70, and the data line 6a. And the like, a fifth layer on which the shield layer 400 is formed, and a sixth layer (uppermost layer) including the pixel electrode 9a, the alignment film 16, and the like. A base insulating film 12 is provided between the first layer and the second layer, a first interlayer insulating layer 41 is provided between the second layer and the third layer, a second interlayer insulating layer 42 is provided between the third layer and the fourth layer, and A third interlayer insulating layer 43 is provided between the fourth layer and the fifth layer, and a fourth interlayer insulating layer 44 is provided between the fifth layer and the sixth layer to prevent short-circuiting between the above-described elements. ing. In these various insulating films 12, 41, 42, 43 and 44, for example, contact holes for electrically connecting the high concentration source region 1d in the semiconductor layer 1a of the TFT 30 and the data line 6a are also provided. Yes. Hereinafter, each of these elements will be described in order from the bottom.

第1層には、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる下側遮光膜11aが設けられている。下側遮光膜11aは、図4中X方向に延在するストライプ状に形成されている。尚、下側遮光膜11aについては、図2に示すように、データ線6aが延在する方向に沿って突出部を有している。これにより各画素の開口領域を規定している(図2参照)。但し、相隣接する下側遮光膜11aから延びる突出部は相互に接触することはなく、互いに電気的に絶縁されている。こうしないと、下側遮光膜11aを、走査線3aとして機能させることができないからである。   The first layer includes, for example, a simple metal, an alloy containing at least one of refractory metals such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), and Mo (molybdenum). A lower light-shielding film 11a made of metal silicide, polysilicide, or a laminate of these is provided. The lower light-shielding film 11a is formed in a stripe shape extending in the X direction in FIG. As shown in FIG. 2, the lower light-shielding film 11a has a protruding portion along the direction in which the data line 6a extends. This defines the opening area of each pixel (see FIG. 2). However, the protrusions extending from the adjacent lower light shielding films 11a do not contact each other and are electrically insulated from each other. Otherwise, the lower light shielding film 11a cannot function as the scanning line 3a.

次に、第2層には、半導体層1aのチャネル領域1a´に対向するように、ゲート電極3aaが設けられることにより、TFT30が形成されている。TFT30は、図4に示すように、LDD(Lightly Doped Drain)構造を有しており、その構成要素としては、ゲート電極3aa、例えばポリシリコン膜からなり走査線としての下側遮光膜11aからの電界によりチャネルが形成される半導体層1aのチャネル領域1a´、ゲート電極3aaと半導体層1aとを絶縁するゲート絶縁膜を含む絶縁膜2、半導体層1aにおける低濃度ソース領域1b及び低濃度ドレイン領域1c並びに高濃度ソース領域1d及び高濃度ドレイン領域1eを備えている。   Next, in the second layer, the TFT 30 is formed by providing the gate electrode 3aa so as to face the channel region 1a ′ of the semiconductor layer 1a. As shown in FIG. 4, the TFT 30 has an LDD (Lightly Doped Drain) structure, and includes, as its constituent elements, a gate electrode 3aa, for example, a polysilicon film from the lower light-shielding film 11a as a scanning line. Channel region 1a ′ of semiconductor layer 1a in which a channel is formed by an electric field, insulating film 2 including a gate insulating film that insulates gate electrode 3aa and semiconductor layer 1a, low-concentration source region 1b and low-concentration drain region in semiconductor layer 1a 1c, a high concentration source region 1d, and a high concentration drain region 1e.

尚、TFT30は、好ましくは図4に示したようにLDD構造をもつが、低濃度ソース領域1b及び低濃度ドレイン領域1cに不純物の打ち込みを行わないオフセット構造をもってよいし、ゲート電極3aaをマスクとして高濃度で不純物を打ち込み、自己整合的に高濃度ソース領域及び高濃度ドレイン領域を形成するセルフアライン型のTFTであってもよい。また、本実施形態では、画素スイッチング用TFT30のゲート電極を、高濃度ソース領域1d及び高濃度ドレイン領域1e間に1個のみ配置したシングルゲート構造としたが、これらの間に2個以上のゲート電極を配置してもよい。このようにデュアルゲート、あるいはトリプルゲート以上でTFTを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。さらに、TFT30を構成する半導体層1aは非単結晶層でも単結晶層でも構わない。単結晶層の形成には、貼り合わせ法等の公知の方法を用いることができる。半導体層1aを単結晶層とすることで、特に周辺回路の高性能化を図ることができる。   The TFT 30 preferably has an LDD structure as shown in FIG. 4, but may have an offset structure in which impurities are not implanted into the low concentration source region 1b and the low concentration drain region 1c, and the gate electrode 3aa as a mask. It may be a self-aligned TFT in which impurities are implanted at a high concentration and a high concentration source region and a high concentration drain region are formed in a self-aligning manner. In the present embodiment, only one gate electrode of the pixel switching TFT 30 is disposed between the high-concentration source region 1d and the high-concentration drain region 1e. However, two or more gates are interposed between these gate electrodes. An electrode may be arranged. If the TFT is configured with dual gates or triple gates or more in this way, leakage current at the junction between the channel and the source and drain regions can be prevented, and the off-time current can be reduced. Further, the semiconductor layer 1a constituting the TFT 30 may be a non-single crystal layer or a single crystal layer. A known method such as a bonding method can be used for forming the single crystal layer. By making the semiconductor layer 1a a single crystal layer, it is possible to improve the performance of peripheral circuits in particular.

第2層には、ゲート電極3aaと同一膜として中継電極719が形成されている。中継電極719は、平面的に見て、図2に示すように、各画素電極9aの一辺の略中央に位置するように、島状に形成されている。中継電極719と、ゲート電極3aaとは同一膜として形成されているから、後者が例えば導電性ポリシリコン膜等からなる場合においては、前者もまた、導電性ポリシリコン膜等からなる。   In the second layer, a relay electrode 719 is formed as the same film as the gate electrode 3aa. As shown in FIG. 2, the relay electrode 719 is formed in an island shape so as to be positioned substantially at the center of one side of each pixel electrode 9a as viewed in a plan view. Since the relay electrode 719 and the gate electrode 3aa are formed as the same film, when the latter is made of a conductive polysilicon film or the like, the former is also made of a conductive polysilicon film or the like.

以上説明した下側遮光膜11aの上、且つTFT30の下には、例えばシリコン酸化膜等からなる下地絶縁膜12が設けられている。下地絶縁膜12は、下側遮光膜11aからTFT30を層間絶縁する機能のほか、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用のTFT30の特性変化を防止する機能を有する。   A base insulating film 12 made of, for example, a silicon oxide film is provided on the lower light shielding film 11a described above and below the TFT 30. In addition to the function of interlayer insulating the TFT 30 from the lower light-shielding film 11a, the base insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened during the surface polishing or remains after cleaning. For example, the pixel switching TFT 30 has a function of preventing characteristic changes.

下地絶縁膜12には、平面的にみて半導体層1aの両脇に後述するデータ線6aに沿って延びる半導体層1aのチャネル長の方向に沿った溝状のコンタクトホール12cvが掘られており、このコンタクトホール12cvに対応して、その上方に積層されるゲート電極3aaは下側に凹状に形成された部分を含んでいる。このコンタクトホール12cv全体を埋めるようにして、ゲート電極3aaが形成されていることにより、ゲート電極3aaには、これと一体的に形成された側壁部3bが延設されている。これにより、TFT30の半導体層1aは、図2に示されるように、平面的にみて側方から覆われるようになっており、少なくともこの部分からの光の入射が抑制されるようになっている。   In the base insulating film 12, groove-like contact holes 12cv are dug along the channel length direction of the semiconductor layer 1a extending along the data line 6a described later on both sides of the semiconductor layer 1a in plan view. Corresponding to the contact hole 12cv, the gate electrode 3aa laminated thereon includes a portion formed in a concave shape on the lower side. Since the gate electrode 3aa is formed so as to fill the entire contact hole 12cv, a side wall portion 3b formed integrally with the gate electrode 3aa is extended. Thereby, as shown in FIG. 2, the semiconductor layer 1a of the TFT 30 is covered from the side as seen in a plan view, and at least the incidence of light from this portion is suppressed. .

側壁部3bは、コンタクトホール12cvを埋めるように形成されているとともに、その下端が下側遮光膜11aと接している。下側遮光膜11aは、上述のようにストライプ状に形成されていることから、ある行に存在するゲート電極3aa及び下側遮光膜11aは、当該行に着目する限り、常に同電位となる。   The side wall 3b is formed so as to fill the contact hole 12cv, and its lower end is in contact with the lower light-shielding film 11a. Since the lower light-shielding film 11a is formed in a stripe shape as described above, the gate electrode 3aa and the lower light-shielding film 11a present in a certain row are always at the same potential as long as attention is paid to the row.

次に、第3層には、保持容量70を構成する第1中継層71、誘電体膜75及び容量電極300が形成されている。保持容量70は、TFT30の高濃度ドレイン領域1e及び画素電極9aに接続された画素電位側容量電極としての第1中継層71と、固定電位側容量電極としての容量電極300とが、誘電体膜75を介して対向配置されることにより形成されている。保持容量70によれば、画素電極9aにおける電位保持特性を顕著に高めることが可能となる。また、本実施形態に係る保持容量70は、図2に示すように、画素電極9aの形成領域にほぼ対応する光透過領域には至らないように形成されているため(換言すれば、遮光領域内に収まるように形成されているため)、液晶装置全体の画素開口率は比較的大きく維持され、これにより、より明るい画像を表示することが可能となる。   Next, a first relay layer 71, a dielectric film 75, and a capacitor electrode 300 that form the storage capacitor 70 are formed in the third layer. The storage capacitor 70 includes a first relay layer 71 as a pixel potential side capacitor electrode connected to the high concentration drain region 1e of the TFT 30 and the pixel electrode 9a, and a capacitor electrode 300 as a fixed potential side capacitor electrode. It is formed by being opposed to each other via 75. According to the storage capacitor 70, the potential storage characteristic of the pixel electrode 9a can be remarkably improved. Further, as shown in FIG. 2, the storage capacitor 70 according to the present embodiment is formed so as not to reach the light transmission region substantially corresponding to the formation region of the pixel electrode 9a (in other words, the light shielding region). Therefore, the pixel aperture ratio of the entire liquid crystal device is kept relatively large, and thus a brighter image can be displayed.

より詳細には、第1中継層71は、例えば導電性のポリシリコン膜からなり画素電位側容量電極として機能する。但し、第1中継層71は、金属又は合金を含む単一層膜又は多層膜から構成してもよい。また、第1中継層71は、画素電位側容量電極としての機能のほか、コンタクトホール83、881、882、402及び89を介して、画素電極9aとTFT30の高濃度ドレイン領域1eとを中継接続する機能を有する。第1中継層71は、後述する容量電極300の平面形状と略同一の形状を有するように形成されている。   More specifically, the first relay layer 71 is made of, for example, a conductive polysilicon film and functions as a pixel potential side capacitor electrode. However, the 1st relay layer 71 may be comprised from the single layer film or multilayer film containing a metal or an alloy. In addition to the function as a pixel potential side capacitor electrode, the first relay layer 71 relay-connects the pixel electrode 9a and the high-concentration drain region 1e of the TFT 30 via the contact holes 83, 881, 882, 402, and 89. It has the function to do. The first relay layer 71 is formed so as to have substantially the same shape as the planar shape of the capacitor electrode 300 described later.

容量電極300は、保持容量70の固定電位側容量電極として機能する。容量電極300を固定電位とするためには、固定電位とされた、後述するシールド層400と電気的接続が図られることによりなされている。容量電極300は、例えば、下側遮光膜11aと同様に、Ti、Cr、W、Ta、Mo等の高融点金属のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等の遮光性材料から構成するとよい。これによれば、容量電極300は、TFT30に上側から入射しようとする光を遮る機能を有している。   The capacitor electrode 300 functions as a fixed potential side capacitor electrode of the storage capacitor 70. In order to set the capacitor electrode 300 to a fixed potential, the capacitor electrode 300 is made to be electrically connected to a shield layer 400 described later, which is set to a fixed potential. The capacitor electrode 300 includes, for example, a single metal, an alloy, a metal silicide, a polysilicide, containing at least one of refractory metals such as Ti, Cr, W, Ta, and Mo, similarly to the lower light shielding film 11a. It is good to comprise from light-shielding materials, such as what laminated | stacked these. According to this, the capacitor electrode 300 has a function of blocking light that is about to enter the TFT 30 from above.

誘電体膜75は、図4に示すように、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコ
ン膜、或いは窒化シリコン膜等の誘電体から構成される。
As shown in FIG. 4, the dielectric film 75 is, for example, a relatively thin silicon oxide film such as an HTO (High Temperature Oxide) film, an LTO (Low Temperature Oxide) film having a film thickness of about 5 to 200 nm, or a silicon nitride film. It is composed of a dielectric material.

本実施形態においては特に、誘電体膜75は、一層の酸化シリコン膜で構成されているが、酸化シリコン膜及び窒化シリコン膜を積層した二層構造を有していてもよい。このような多層構造を有する誘電体膜によれば、一層の誘電体によって保持容量70を構成する場合より容量を大きくとることが可能である。尚、誘電体膜75は、例えば酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜等というように三層構造や、或いはそれ以上の蓄積構造を有するように構成してもよい。   In particular, in the present embodiment, the dielectric film 75 is composed of a single silicon oxide film, but may have a two-layer structure in which a silicon oxide film and a silicon nitride film are stacked. According to the dielectric film having such a multilayer structure, it is possible to increase the capacity as compared with the case where the storage capacitor 70 is constituted by a single layer of dielectric. The dielectric film 75 may be configured to have a three-layer structure or a higher storage structure such as a silicon oxide film, a silicon nitride film, and a silicon oxide film.

以上述べた、TFT30ないしゲート電極3aa及び中継電極719の上、且つ、保持容量70の下には、第1層間絶縁層41が形成されている。該第1層間絶縁層41は、上述と略同様に、NSG(ノンシリケートガラス)、PSG(リンシリケートガラス)、BSG(ボロンシリケートガラス)、BPSG(ボロンリンシリケートガラス)等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等で構成すればよい。   The first interlayer insulating layer 41 is formed on the TFT 30 to the gate electrode 3aa and the relay electrode 719 and the storage capacitor 70 described above. The first interlayer insulating layer 41 is formed of a silicate glass film such as NSG (non-silicate glass), PSG (phosphorus silicate glass), BSG (boron silicate glass), BPSG (boron phosphorus silicate glass), or the like, substantially as described above. What is necessary is just to comprise by a silicon film, a silicon oxide film, etc.

第1層間絶縁層41には、下部電極71の図4中下面に電気的接続点をもつように配置された、コンタクトホール881が開孔されている。これにより、第1中継層71及び中継電極719間の電気的接続が図られることになる。第1層間絶縁層41には、後述する第2中継層6a2との電気的接続を図るため、第2層間絶縁層42をも貫通するように開孔されたコンタクトホール882が開孔されている。更に、第1層間絶縁層41には、TFT30の高濃度ソース領域1dと後述するデータ線6aとを電気的に接続するコンタクトホール81が、後述する第2層間絶縁層42を貫通しつつ開孔されている。加えて、第1層間絶縁層41には、TFT30の高濃度ドレイン領域1eと保持容量70を構成する第1中継層71とを電気的に接続するコンタクトホール83が開孔されている。   A contact hole 881 is formed in the first interlayer insulating layer 41 so as to have an electrical connection point on the lower surface of the lower electrode 71 in FIG. As a result, electrical connection between the first relay layer 71 and the relay electrode 719 is achieved. The first interlayer insulating layer 41 has a contact hole 882 that is opened so as to penetrate the second interlayer insulating layer 42 in order to achieve electrical connection with a second relay layer 6a2 described later. . Further, a contact hole 81 that electrically connects the high-concentration source region 1d of the TFT 30 and a data line 6a described later is opened in the first interlayer insulating layer 41 while penetrating the second interlayer insulating layer 42 described later. Has been. In addition, the first interlayer insulating layer 41 is provided with a contact hole 83 that electrically connects the high-concentration drain region 1 e of the TFT 30 and the first relay layer 71 constituting the storage capacitor 70.

第4層にはデータ線6aが形成される。データ線6aは、図4に示すように、下層より順に、アルミニウムからなる層41A、窒化チタンからなる層41TN、窒化シリコン膜からなる層401の三層構造を有する膜として形成されている。窒化シリコン膜401は、その下層のアルミニウム層41Aと窒化チタン層41TNを覆うように少し大きなサイズにパターニングされている。   A data line 6a is formed in the fourth layer. As shown in FIG. 4, the data line 6a is formed as a film having a three-layer structure of a layer 41A made of aluminum, a layer 41TN made of titanium nitride, and a layer 401 made of a silicon nitride film in order from the lower layer. The silicon nitride film 401 is patterned to a slightly larger size so as to cover the lower aluminum layer 41A and titanium nitride layer 41TN.

第4層には、データ線6aと同一膜として、シールド層用中継層6a1及び第2中継層6a2が形成されている。これらは、図2に示すように、平面的に見ると、データ線6aと連続した平面形状を有するように形成されているのではなく、各者間はパターニング上分断されるように形成されている。   In the fourth layer, a shield layer relay layer 6a1 and a second relay layer 6a2 are formed as the same film as the data line 6a. As shown in FIG. 2, these are not formed so as to have a planar shape continuous with the data line 6a when viewed in a plan view, but are formed so as to be separated from each other by patterning. Yes.

以上述べた、保持容量70の上、且つ、データ線6aの下には、第2層間絶縁層42が形成されているが、第2層間絶縁層42は、上述と略同様に、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等で構成すればよい。第2層間絶縁層42には、シールド層用中継層6a1と保持容量70上の上部電極たる容量電極300とを電気的に接続するコンタクトホール801が開孔されている。更に、第2層間絶縁層42には、第2中継層6a2と中継電極719とを電気的に接続するための、コンタクトホール882が形成されている。   As described above, the second interlayer insulating layer 42 is formed on the storage capacitor 70 and below the data line 6a. The second interlayer insulating layer 42 is formed of NSG, PSG, as described above. , A silicate glass film such as BSG or BPSG, a silicon nitride film, a silicon oxide film, or the like. A contact hole 801 is formed in the second interlayer insulating layer 42 to electrically connect the shield layer relay layer 6a1 and the capacitor electrode 300, which is the upper electrode on the storage capacitor 70. Further, a contact hole 882 for electrically connecting the second relay layer 6a2 and the relay electrode 719 is formed in the second interlayer insulating layer 42.

次に、第5層には、シールド層400が形成されている。シールド層400は、平面的にみると、図2及び図3に示すように、図中X方向及びY方向それぞれに延在するように格子状に形成されている。該容量配線400のうち図中Y方向に延在する部分については特に、データ線6aを覆うように、且つデータ線6aよりも幅広に形成されている。また、図中X方向に延在する部分については、後述の第3中継層402を形成する領域を確保するために、各画素電極9aの一辺の中央付近に切り欠き部を有している。   Next, a shield layer 400 is formed on the fifth layer. When viewed in plan, the shield layer 400 is formed in a lattice shape so as to extend in the X direction and the Y direction in the drawing, as shown in FIGS. The portion extending in the Y direction in the figure in the capacitance wiring 400 is formed so as to cover the data line 6a and wider than the data line 6a. In addition, the portion extending in the X direction in the drawing has a notch in the vicinity of the center of one side of each pixel electrode 9a in order to secure a region for forming a third relay layer 402 described later.

図2及び図3中XY方向それぞれに延在するシールド層400の交差部分の隅部においては、この隅部を埋めるようにして、略三角形状の部分が設けられている。シールド層400に、この略三角形状の部分が設けられていることにより、TFT30の半導体層1aに対して、斜め上から進入しようとする光は、この三角形状部分で反射又は吸収されることになり半導体層1aには至らないことになる。従って、光リーク電流の発生を抑制し、フリッカ等のない高品質な画像を表示することが可能となる。シールド層400は、画素電極9aが配置された画像表示領域10aからその周囲に延設され、定電位源と電気的に接続されることで、固定電位とされている。   In the corners of the intersecting portions of the shield layers 400 extending in the XY directions in FIGS. 2 and 3, substantially triangular portions are provided so as to fill the corners. Since the substantially triangular portion is provided in the shield layer 400, light entering the semiconductor layer 1a of the TFT 30 from obliquely above is reflected or absorbed by the triangular portion. Therefore, the semiconductor layer 1a is not reached. Therefore, it is possible to suppress the generation of light leakage current and display a high-quality image without flicker. The shield layer 400 extends from the image display region 10a in which the pixel electrode 9a is disposed to the periphery thereof, and is electrically connected to a constant potential source so as to have a fixed potential.

このように、データ線6aの全体を覆うように形成されているとともに(図3参照)、固定電位とされたシールド層400の存在によれば、データ線6a及び画素電極9a間に生じる容量カップリングの影響を排除することが可能となる。すなわち、データ線6aへの通電に応じて、画素電極9aの電位が変動するという事態を未然に回避することが可能となり、画像上にデータ線6aに沿った表示ムラ等を発生させる可能性を低減することができる。本実施形態においては、シールド層400は格子状に形成されているから、走査線3aとして機能する下側遮光膜11aが延在する部分についても無用な容量カップリングが生じないように、これを抑制することが可能となっている。シールド層400における上述の略三角形状の部分は、容量電極300と画素電極9aとの間に生じる容量カップリングの影響を排除することが可能であり、これによっても、上述と略同様な作用効果が得られることになる。   As described above, the capacitor cup formed between the data line 6a and the pixel electrode 9a is formed so as to cover the entire data line 6a (see FIG. 3), and the presence of the shield layer 400 at a fixed potential. It becomes possible to eliminate the influence of the ring. That is, it is possible to avoid a situation in which the potential of the pixel electrode 9a fluctuates in response to the energization of the data line 6a, and the possibility of causing display unevenness along the data line 6a on the image. Can be reduced. In the present embodiment, since the shield layer 400 is formed in a lattice shape, this is used so that unnecessary capacitance coupling does not occur in the portion where the lower light-shielding film 11a functioning as the scanning line 3a extends. It is possible to suppress. The substantially triangular portion of the shield layer 400 described above can eliminate the influence of capacitive coupling that occurs between the capacitive electrode 300 and the pixel electrode 9a, and this also provides substantially the same operational effects as described above. Will be obtained.

第5層には、このようなシールド層400と同一膜として、第3中継層402が形成されている。この第3中継層402は、後述のコンタクトホール804及び89を介して、第2中継層6a2及び画素電極9a間の電気的接続を中継する機能を有する。なお、これらシールド層400及び第3中継層402間は、容量電極300及びデータ線6aと同様に、平面形状的に連続して形成されているのではなく、両者間はパターニング上分断されるように形成されている。   A third relay layer 402 is formed on the fifth layer as the same film as the shield layer 400. The third relay layer 402 has a function of relaying an electrical connection between the second relay layer 6a2 and the pixel electrode 9a through contact holes 804 and 89 described later. The shield layer 400 and the third relay layer 402 are not continuously formed in a planar shape as in the case of the capacitor electrode 300 and the data line 6a, but they are separated by patterning. Is formed.

他方、シールド層400及び第3中継層402は、下層にアルミニウムからなる層、上層に窒化チタンからなる層の二層構造を有している。また、図4に示すように、シールド層400の表面上には、窒化膜46aが形成されている。   On the other hand, the shield layer 400 and the third relay layer 402 have a two-layer structure in which a lower layer is made of aluminum and an upper layer is made of titanium nitride. Further, as shown in FIG. 4, a nitride film 46 a is formed on the surface of the shield layer 400.

以上述べた、データ線6aの上、且つ、シールド層400の下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、あるいは好ましくはNSGからなる第3層間絶縁層43が形成されている。第3層間絶縁層43には、シールド層400とシールド層用中継層6a1とを電気的に接続するためのコンタクトホール803、及び、第3中継層402と第2中継層6a2とを電気的に接続するためのコンタクトホール804が形成されている。   Above the data line 6a and the shield layer 400 described above, a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or the like, or preferably a third layer made of NSG. An interlayer insulating layer 43 is formed. In the third interlayer insulating layer 43, a contact hole 803 for electrically connecting the shield layer 400 and the shield layer relay layer 6a1, and a third relay layer 402 and the second relay layer 6a2 are electrically connected. A contact hole 804 for connection is formed.

第6層には、画素電極9aがマトリクス状に形成され、画素電極9a上に配向膜16が形成されている。画素電極9a下には、NSG、PSG、BSG、BPSG等のシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等、或いは好ましくはBPSGからなる第4層間絶縁層44が形成されている。第4層間絶縁層44には、画素電極9a及び前記の第2中継層402間を電気的に接続するためのコンタクトホール89が開孔されている。   In the sixth layer, pixel electrodes 9a are formed in a matrix, and an alignment film 16 is formed on the pixel electrodes 9a. A fourth interlayer insulating layer 44 made of a silicate glass film such as NSG, PSG, BSG, or BPSG, a silicon nitride film, a silicon oxide film, or preferably BPSG is formed under the pixel electrode 9a. In the fourth interlayer insulating layer 44, a contact hole 89 for electrically connecting the pixel electrode 9a and the second relay layer 402 is opened.

本実施形態では、図4に示すように、第5層において、シールド層400の表面上には窒化膜46aが形成されている。窒化膜46aは、平面的にみると、図2及び図3に示すように、シールド層400の表面上をほぼ覆うように、シールド層400と同様のパターンとして形成される。   In the present embodiment, as shown in FIG. 4, a nitride film 46 a is formed on the surface of the shield layer 400 in the fifth layer. The nitride film 46a is formed in the same pattern as the shield layer 400 so as to substantially cover the surface of the shield layer 400 as shown in FIGS.

(液晶装置の全体構成)
以上のように構成された実施形態における液晶装置の全体構成を図5及び図6を参照して説明する。なお、図5は、TFTアレイ基板をその上に形成された各構成要素とともに対向基板20の側からみた平面図であり、図6は図5のH−H´断面図である。
(Overall configuration of liquid crystal device)
The overall configuration of the liquid crystal device according to the embodiment configured as described above will be described with reference to FIGS. 5 is a plan view of the TFT array substrate as viewed from the counter substrate 20 side together with the components formed thereon, and FIG. 6 is a cross-sectional view taken along line HH ′ of FIG.

図5及び図6において、本実施形態の液晶装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間には、液晶50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   5 and 6, in the liquid crystal device of the present embodiment, the TFT array substrate 10 and the counter substrate 20 are disposed to face each other. Liquid crystal 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material provided in a seal region located around the image display region 10a. 52 are bonded to each other.

シール材52は、両基板を貼り合わせるため、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、紫外線、加熱等により硬化させられたものである。シール材52中には、本実施形態における液晶装置がプロジェクタ用途のように小型で拡大表示を行う液晶装置であれば、両基板間の距離(基板間ギャップ)を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材(スペーサ)が散布されている。あるいは、当該液晶装置が液晶ディスプレイや液晶テレビのように大型で等倍表示を行う液晶装置であれば、このようなギャップ材は、液晶層50中に含まれてよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like, and is cured by ultraviolet rays, heating, or the like in order to bond the two substrates together. If the liquid crystal device in this embodiment is a small liquid crystal device that performs enlarged display as in a projector application, the glass fiber for setting the distance between the two substrates (inter-substrate gap) to a predetermined value is included in the sealing material 52. Alternatively, a gap material (spacer) such as glass beads is dispersed. Alternatively, such a gap material may be included in the liquid crystal layer 50 as long as the liquid crystal device is a large-sized liquid crystal device that performs the same size display as a liquid crystal display or a liquid crystal television.

シール材52の外側の領域には、データ線6aに画像信号を所定のタイミングで供給することにより該データ線6aを駆動するデータ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられており、走査線3aに走査信号を所定のタイミングで供給することにより、走査線3aを駆動する走査線駆動回路104が、この一辺に隣接する二辺に沿って設けられている。   In a region outside the sealing material 52, a data line driving circuit 101 and an external circuit connection terminal 102 for driving the data line 6a by supplying an image signal to the data line 6a at a predetermined timing are provided on one side of the TFT array substrate 10. A scanning line driving circuit 104 for driving the scanning line 3a by supplying a scanning signal to the scanning line 3a at a predetermined timing is provided along two sides adjacent to the one side. Yes.

尚、走査線3aに供給される走査信号遅延が問題にならないのならば、走査線駆動回路104は片側だけでもよいことは言うまでもない。また、データ線駆動回路101を画像表示領域10aの辺に沿って両側に配列してもよい。   Needless to say, if the delay of the scanning signal supplied to the scanning line 3a is not a problem, the scanning line driving circuit 104 may be provided on only one side. The data line driving circuit 101 may be arranged on both sides along the side of the image display area 10a.

TFTアレイ基板10の残る一辺には、画像表示領域10aの両側に設けられた走査線駆動回路104間をつなぐための複数の配線105が設けられている。また、対向基板20のコーナ部の少なくとも一箇所においては、TFTアレイ基板10と対向基板20との間で電気的に導通をとるための導通材106が設けられている。   On the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting the scanning line driving circuits 104 provided on both sides of the image display region 10a. Further, at least one corner portion of the counter substrate 20 is provided with a conductive material 106 for electrical connection between the TFT array substrate 10 and the counter substrate 20.

図6において、TFTアレイ基板10上には、画素スイッチング用のTFTや走査線、データ線等の配線が形成された後の画素電極9a上に、配向膜が形成されている。他方、対向基板20上には、対向電極21のほか、最上層部分に配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマテッィク液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 6, on the TFT array substrate 10, an alignment film is formed on the pixel electrode 9a after the pixel switching TFT, the scanning line, the data line and the like are formed. On the other hand, in addition to the counter electrode 21, an alignment film is formed on the uppermost layer portion on the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one kind or several kinds of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、TFTアレイ基板10上には、これらのデータ線駆動回路101、走査線駆動回路104等に加えて、複数のデータ線6aに画像信号を所定のタイミングで印加するサンプリング回路、複数のデータ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   On the TFT array substrate 10, in addition to the data line driving circuit 101, the scanning line driving circuit 104 and the like, a sampling circuit for applying an image signal to the plurality of data lines 6a at a predetermined timing, and a plurality of data lines A precharge circuit for supplying a precharge signal of a predetermined voltage level in advance to the image signal to 6a, an inspection circuit for inspecting quality, defects, etc. of the electro-optical device during manufacture or at the time of shipment are formed. Also good.

(液晶装置の製造方法)
次に、図7乃至図9を随時参照しながら、本実施形態の液晶装置の製造方法を説明する。図7は、本実施形態の液晶装置の製造方法の主要な工程を示すフローチャートである。図8は、本実施形態の液晶装置の製造方法の主要な工程の工程平面図であり、図9は、図8に対応する工程断面図である。尚、図7乃至図9では、容量電極300を本発明の「一の膜」の一例とし、誘電体膜75を本発明の「他の膜」の一例とするが、本発明に係る電気光学装置の製造方法では、互いに積層される膜の種類は本実施形態に挙げる各種の導電膜及び誘電体膜に限定されるものではない。加えて、本実施形態の液晶装置の製造方法を、基板上に積層された半導体層等の膜を同一のレジスト膜を介して順次エッチングする工程を含む半導体基板の製造方法に応用すれば、パターン異常が低減された良質の半導体基板を製造することも可能であることは言うまでもない。また、以下では、第1導電膜をエッチングした後に洗浄を行っているが、第1導電膜及び誘電体膜を一括で又は順次エッチングした後に洗浄を行ってもよい。
(Manufacturing method of liquid crystal device)
Next, a method for manufacturing the liquid crystal device of this embodiment will be described with reference to FIGS. 7 to 9 as needed. FIG. 7 is a flowchart showing main steps of the manufacturing method of the liquid crystal device of the present embodiment. FIG. 8 is a process plan view of main processes of the method for manufacturing a liquid crystal device of the present embodiment, and FIG. 9 is a process sectional view corresponding to FIG. 7 to 9, the capacitor electrode 300 is an example of the “one film” in the present invention and the dielectric film 75 is an example of the “other film” in the present invention. In the device manufacturing method, the types of films stacked on each other are not limited to the various conductive films and dielectric films mentioned in this embodiment. In addition, if the manufacturing method of the liquid crystal device of this embodiment is applied to a manufacturing method of a semiconductor substrate including a step of sequentially etching a film such as a semiconductor layer laminated on the substrate through the same resist film, a pattern is obtained. It goes without saying that it is possible to manufacture a high-quality semiconductor substrate with reduced abnormalities. In the following, the cleaning is performed after the first conductive film is etched, but the cleaning may be performed after the first conductive film and the dielectric film are etched all at once or sequentially.

図7において、絶縁膜41上に本発明の「第2導電膜」の一例である第1中継層71を形成する(S1)。次に、第1中継層71上に誘電体膜75を形成する(S2)。誘電体膜75は、例えば膜厚5〜200nm程度の比較的薄いHTO(High Temperature Oxide)膜、LTO(Low Temperature Oxide)膜等の酸化シリコン膜であるが、窒化シリコン膜等の他の誘電体膜、或いは複数の誘電体膜を積層してなる多層構造を有していてもよい。   In FIG. 7, a first relay layer 71, which is an example of the “second conductive film” of the present invention, is formed on the insulating film 41 (S1). Next, the dielectric film 75 is formed on the first relay layer 71 (S2). The dielectric film 75 is, for example, a silicon oxide film such as a relatively thin HTO (High Temperature Oxide) film or LTO (Low Temperature Oxide) film having a thickness of about 5 to 200 nm, but other dielectrics such as a silicon nitride film. It may have a multilayer structure in which a film or a plurality of dielectric films are stacked.

次に、誘電体膜75上に本発明の「第1導電膜」の一例である容量電極300を形成する(S3)。この段階では、第1中継層71、誘電体膜75、及び容量電極300は、最終的に保持容量70を形成するように所定の形状にパターニングされていない。   Next, the capacitor electrode 300 which is an example of the “first conductive film” of the present invention is formed on the dielectric film 75 (S3). At this stage, the first relay layer 71, the dielectric film 75, and the capacitor electrode 300 are not patterned into a predetermined shape so as to finally form the storage capacitor 70.

次に、容量電極300上にレジスト膜301を形成する(S4)。これにより、図8(a)及び図9(a)に示すように、所定の形状にパターニングされたレジスト膜301が容量電極300上に形成される。   Next, a resist film 301 is formed on the capacitor electrode 300 (S4). As a result, as shown in FIGS. 8A and 9A, a resist film 301 patterned into a predetermined shape is formed on the capacitor electrode 300.

次に、レジスト膜301を介して容量電極300をエッチングし、所定の形状にパターニングする(S5)。ここで、レジスト膜301のエッチングには、臭素を含むガスが持ちられる。レジスト膜301のエッチング工程までが終了したTFTアレイ基板10をエッチング装置の外部に搬送し、必要な各種処理をTFTアレイ基板10に施す。この際、容量電極300のエッチングに用いた臭素が大気中のカリウムと結合することによって、生成された臭化カリウムが図8(b)及び図9(b)に示すようにレジスト膜301に付着し、レジスト膜301のパターン異常の原因の一つとなる。   Next, the capacitor electrode 300 is etched through the resist film 301 and patterned into a predetermined shape (S5). Here, a gas containing bromine is brought into the etching of the resist film 301. The TFT array substrate 10 that has been subjected to the etching process of the resist film 301 is transferred to the outside of the etching apparatus, and various necessary processes are performed on the TFT array substrate 10. At this time, bromine used for etching the capacitor electrode 300 is combined with potassium in the atmosphere, so that the generated potassium bromide adheres to the resist film 301 as shown in FIGS. 8B and 9B. This is one of the causes of the pattern abnormality of the resist film 301.

次に、洗浄液を用いてレジスト膜301を洗浄し、レジスト膜301に付着した臭化カリウム等の異物を除去する(S6)。尚、臭化カリウムに限定されず、各種工程の諸条件に応じてレジスト膜301に付着する異物が異なるため、これら異物をレジスト膜301から除去するのに適した洗浄液を用いてレジスト膜301を洗浄することが可能である。例えば、レジスト膜301に付着した異物に除去できるようにph値が調整された洗浄液を用いてレジスト膜301を洗浄してもよい。洗浄液は、所定のph値になるように水に所定の物質を溶解させた場合に限定されるものではなく、純水或いはこれに順ずる洗浄用の水であってもよい。レジスト膜301を洗浄する際には、洗浄液を用いる場合に限定されず、例えば、酸素プラズマを用いてもよい。ここで、レジスト膜301は有機材料を用いて形成されることが多いため、レジスト膜301に酸素プラズマを照射する際の照射条件は、レジスト膜301を傷めないようにレジスト膜の構成材料及び異物の特性に応じて個別具体的に設定される。   Next, the resist film 301 is cleaned using a cleaning solution to remove foreign matters such as potassium bromide adhering to the resist film 301 (S6). It should be noted that the foreign matter adhering to the resist film 301 is not limited to potassium bromide and varies depending on the conditions of various processes, and therefore the resist film 301 is formed using a cleaning solution suitable for removing these foreign matters from the resist film 301. It is possible to wash. For example, the resist film 301 may be cleaned using a cleaning liquid whose ph value is adjusted so that it can be removed by foreign matters attached to the resist film 301. The cleaning liquid is not limited to a case where a predetermined substance is dissolved in water so as to have a predetermined ph value, and may be pure water or water for cleaning according to this. The cleaning of the resist film 301 is not limited to the case of using a cleaning liquid, and for example, oxygen plasma may be used. Here, since the resist film 301 is often formed using an organic material, the irradiation conditions for irradiating the resist film 301 with oxygen plasma are the constituent materials of the resist film and the foreign matter so as not to damage the resist film 301. It is set individually and specifically in accordance with the characteristics.

次に、洗浄されたレジスト膜301を介して誘電体膜75をエッチングし(S7)、その下の第1中継層71をレジスト膜301を介してエッチングする(S8)。   Next, the dielectric film 75 is etched through the cleaned resist film 301 (S7), and the first relay layer 71 therebelow is etched through the resist film 301 (S8).

以上の工程を経ることにより、図8(c)及び図9(c)に示すように、同一のレジスト膜301を介して容量電極300、誘電体膜75及び第1中継層71を所定に形状にパターニングすることができる。本実施形態では、同一のレジスト膜301を介して、その下に形成された容量電極300、誘電体膜75及び第1中継層71を順次エッチングすることができるため、各層をエッチングする度に個別にレジスト膜を形成する場合に比べて簡便に各層を所定の形状にパターニングすることができる。加えて、本実施形態では、レジスト膜301に付着した異物を除去できるため、同一のレジスト膜301を用いて複数の層をエッチングした際に生じるパターン異常を低減できる。これにより、パターン異常に起因する液晶装置の不具合を低減することができ、高品質な液晶装置を効率良く製造することが可能である。   Through the above steps, as shown in FIG. 8C and FIG. 9C, the capacitor electrode 300, the dielectric film 75, and the first relay layer 71 are formed in a predetermined shape through the same resist film 301. Can be patterned. In this embodiment, the capacitor electrode 300, the dielectric film 75, and the first relay layer 71 formed thereunder can be sequentially etched through the same resist film 301, so that each time each layer is etched, Each layer can be easily patterned into a predetermined shape as compared with the case of forming a resist film. In addition, in the present embodiment, foreign matter adhering to the resist film 301 can be removed, so that pattern abnormality that occurs when a plurality of layers are etched using the same resist film 301 can be reduced. Thereby, the malfunction of the liquid crystal device due to the pattern abnormality can be reduced, and a high-quality liquid crystal device can be efficiently manufactured.

このように、本実施形態の液晶装置の製造方法によれば、TFTアレイ基板10基板上の保持容量70を所定に領域に形成でき、画像信号を一時的に維持できる十分な容量が確保できるように、設計どおりに保持容量70を形成することが可能である。尚、上述したレジスト膜301を洗浄する工程を実施したことにより、従来の洗浄工程を行わない場合に比べてパターン異常が劇的に減少したことを本願発明者は確認している。より具体的には、TFTアレイ基板10とされるウェハー一枚当りでレジスト膜301の洗浄を行わない場合にパターン異常が10000個以上発生していたのが、洗浄を行うことによってパターン異常が皆無になったことを本願発明者は確認している。   As described above, according to the method of manufacturing the liquid crystal device of the present embodiment, the storage capacitor 70 on the TFT array substrate 10 can be formed in a predetermined region so that a sufficient capacity for temporarily maintaining the image signal can be secured. In addition, the storage capacitor 70 can be formed as designed. The inventor of the present application has confirmed that the pattern abnormality has been dramatically reduced by performing the above-described cleaning process of the resist film 301 as compared with the case where the conventional cleaning process is not performed. More specifically, 10,000 or more pattern abnormalities occurred when the resist film 301 was not cleaned per wafer to be used as the TFT array substrate 10, but there was no pattern abnormality due to the cleaning. This inventor has confirmed that it became.

(電子機器)
次に、上述した液晶装置を各種の電子機器に適用する場合について説明する。
(Electronics)
Next, a case where the above-described liquid crystal device is applied to various electronic devices will be described.

まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図10は、プロジェクタの構成例を示す平面図である。図10に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106および2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110Bおよび1110Gに入射される。   First, a projector using this liquid crystal device as a light valve will be described. FIG. 10 is a plan view showing a configuration example of the projector. As shown in FIG. 10, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110Bおよび1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、RおよびBの光が90度に屈折する一方、Gの光が直進する。したがって、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In this dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Accordingly, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110Bおよび1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R, 1110B.

なお、液晶パネル1110R、1110Bおよび1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。   Note that since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

次に、上述した液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図11は、このパーソナルコンピュータの構成を示す斜視図である。図11において、コンピュータ1200は、キーボード1202を備えた本体部1204と、液晶表示ユニット1206とから構成されている。この液晶表示ユニット1206は、先に述べた液晶装置1005の背面にバックライトを付加することにより構成されている。   Next, an example in which the above-described liquid crystal device is applied to a mobile personal computer will be described. FIG. 11 is a perspective view showing the configuration of the personal computer. In FIG. 11, the computer 1200 includes a main body 1204 provided with a keyboard 1202 and a liquid crystal display unit 1206. The liquid crystal display unit 1206 is configured by adding a backlight to the back surface of the liquid crystal device 1005 described above.

さらに、液晶装置を、携帯電話に適用した例について説明する。図12は、この携帯電話の構成を示す斜視図である。図12において、携帯電話1300は、複数の操作ボタン1302とともに、反射型の液晶装置1005を備えるものである。この反射型の液晶装置1005にあっては、必要に応じてその前面にフロントライトが設けられる。   Further, an example in which the liquid crystal device is applied to a mobile phone will be described. FIG. 12 is a perspective view showing the configuration of this mobile phone. In FIG. 12, a mobile phone 1300 includes a reflective liquid crystal device 1005 together with a plurality of operation buttons 1302. In the reflective liquid crystal device 1005, a front light is provided on the front surface thereof as necessary.

尚、図10から図12を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、本実施形態の液晶装置は、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic devices described with reference to FIGS. 10 to 12, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, an electronic notebook, a calculator, a word processor, a work Examples include a station, a videophone, a POS terminal, and a device equipped with a touch panel. Needless to say, the liquid crystal device of this embodiment can be applied to these various electronic devices.

尚、本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法、電気光学装置、及び電子機器、並びに半導体基板の製造方法もまた本発明の技術的範囲に含まれるものである。より具体的には、本発明の電気光学装置、又は電子機器を、例えばLCOS(Liquid Crystal on Silicon)、DMD(Digital Micro mirror Device)、有機EL装置など、各種の透過型、反射型、自発光型のデバイスに適用可能である。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. A device manufacturing method, an electro-optical device, an electronic apparatus, and a semiconductor substrate manufacturing method are also included in the technical scope of the present invention. More specifically, the electro-optical device or the electronic apparatus according to the present invention may be various transmissive types, reflective types, self-luminous devices such as LCOS (Liquid Crystal on Silicon), DMD (Digital Micromirror Device), and organic EL devices. Applicable to type devices.

本実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路を示す回路図である。FIG. 3 is a circuit diagram illustrating an equivalent circuit of various elements, wirings, and the like provided in a plurality of matrix-like pixels that form an image display region in the electro-optical device of the present embodiment. 本発明の実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたTFTアレイ基板の相隣接する複数の画素群の平面図である。4 is a plan view of a plurality of pixel groups adjacent to each other on a TFT array substrate on which data lines, scanning lines, pixel electrodes, and the like are formed in the electro-optical device according to the embodiment of the invention. 図2のうちデータ線、シールド層及び画素電極の配置関係を示すためこれらの要素を抜き出して描いた平面図である。FIG. 3 is a plan view in which these elements are extracted and drawn in order to show the positional relationship among data lines, shield layers, and pixel electrodes in FIG. 2. 図2のA−A´断面図である。It is AA 'sectional drawing of FIG. 本発明の実施形態の電気光学装置におけるTFTアレイ基板を、その上に形成された各構成要素とともに対向基板の側から見た平面図である。FIG. 5 is a plan view of the TFT array substrate in the electro-optical device according to the embodiment of the present invention, as viewed from the side of the counter substrate together with each component formed thereon. 図9のH−H´断面図である。It is HH 'sectional drawing of FIG. 本実施形態の液晶装置の製造方法の主要な工程を示すフローチャートである。It is a flowchart which shows the main processes of the manufacturing method of the liquid crystal device of this embodiment. 本実施形態の液晶装置の製造方法の主要な工程の工程平面図である。It is process top view of the main processes of the manufacturing method of the liquid crystal device of this embodiment. 図8に対応する工程断面図である。FIG. 9 is a process cross-sectional view corresponding to FIG. 8. 本実施形態の電子機器の一例であるカラー液晶プロジェクタを示す図式的断面図である。1 is a schematic cross-sectional view showing a color liquid crystal projector which is an example of an electronic apparatus of an embodiment. 本実施形態の電子機器の一例であるパーソナルコンピュータの構成を示す斜視図である。It is a perspective view which shows the structure of the personal computer which is an example of the electronic device of this embodiment. 本実施形態の電子機器の一例である携帯電話の構成を示す斜視図である。It is a perspective view which shows the structure of the mobile telephone which is an example of the electronic device of this embodiment.

符号の説明Explanation of symbols

10・・・TFTアレイ基板、70・・・保持容量、71・・・第1中継層、75・・・誘電体膜、300・・・容量電極、301・・・レジスト膜   DESCRIPTION OF SYMBOLS 10 ... TFT array substrate, 70 ... Retention capacitor, 71 ... First relay layer, 75 ... Dielectric film, 300 ... Capacitance electrode, 301 ... Resist film

Claims (6)

基板上に積層された複数の膜上における同一のレジスト膜を介して前記複数の膜をエッチングする工程を備えた電気光学装置の製造方法であって、
前記複数の膜のうち一の膜をエッチングする第1工程と、
前記複数の膜のうち前記一の膜の下層側に形成された他の膜を前記レジスト膜を介してエッチングする第2工程と、
前記第1工程及び前記第2工程間に、前記レジスト膜を洗浄する第3工程とを備え
前記第1工程において、臭素を含むガスを用いて前記一の膜をエッチングし、前記第1工程及び前記第3工程間に、前記レジスト膜を大気に曝すこと
を特徴とする電気光学装置の製造方法。
An electro-optical device manufacturing method comprising a step of etching the plurality of films through the same resist film on the plurality of films stacked on the substrate,
A first step of etching one of the plurality of films;
A second step of etching another film formed on the lower layer side of the one film among the plurality of films through the resist film;
A third step of cleaning the resist film between the first step and the second step ;
In the first step, the one film is etched using a gas containing bromine, and the resist film is exposed to the atmosphere between the first step and the third step. Method.
前記第3工程において、水を含む洗浄液を用いて前記レジスト膜を洗浄すること
を特徴とする請求項に記載の電気光学装置の製造方法。
The method of manufacturing an electro-optical device according to claim 1 , wherein in the third step, the resist film is cleaned using a cleaning liquid containing water.
前記第3工程において、前記レジスト膜を傷めないように前記レジスト膜及び前記他の膜の表面を酸素プラズマによって洗浄すること
を特徴とする請求項に記載の電気光学装置の製造方法。
The method of manufacturing an electro-optical device according to claim 1 , wherein in the third step, surfaces of the resist film and the other film are cleaned with oxygen plasma so as not to damage the resist film.
前記一の膜は、前記複数の膜のうち最上層に形成された第1導電膜であり、
前記他の膜は、前記第1導電膜の下面で前記第1導電膜に接する誘電体膜と、該誘電体膜の下面で前記誘電体膜に接する第2導電膜とを有しており、
前記第1導電膜、前記誘電体膜、及び前記第2導電膜は、画素電極に供給された画像信号を一時的に保持する保持容量を構成しており、
前記第1工程において、前記レジスト膜を介して前記第1導電膜をエッチングし、前記第2工程において、前記レジスト膜を介して前記誘電体膜をエッチングすること
を特徴とする請求項1からの何れか一項に記載の電気光学装置の製造方法。
The one film is a first conductive film formed in an uppermost layer among the plurality of films,
The other film has a dielectric film in contact with the first conductive film on the lower surface of the first conductive film, and a second conductive film in contact with the dielectric film on the lower surface of the dielectric film,
The first conductive film, the dielectric film, and the second conductive film constitute a storage capacitor that temporarily holds an image signal supplied to the pixel electrode,
In the first step, the resist film by etching the first conductive film through, in the second step, from claim 1, wherein the etching the dielectric layer through the resist film 3 The method of manufacturing an electro-optical device according to any one of the above.
前記一の膜は、前記複数の膜のうち最上層に形成された第1導電膜及びその下の誘電体膜の積層膜であり、
前記他の膜は、前記誘電体膜の下面で前記誘電体膜に接する第2導電膜であり、
前記第1導電膜、前記誘電体膜、及び前記第2導電膜は、画素電極に供給された画像信号を一時的に保持する保持容量を構成しており、
前記第1工程において、前記レジスト膜を介して前記第1導電膜及び前記誘電体膜をエッチングし、前記第2工程において、前記レジスト膜を介して前記第2導電膜をエッチングすること
を特徴とする請求項1からの何れか一項に記載の電気光学装置の製造方法。
The one film is a laminated film of a first conductive film formed in the uppermost layer of the plurality of films and a dielectric film therebelow.
The other film is a second conductive film in contact with the dielectric film on a lower surface of the dielectric film;
The first conductive film, the dielectric film, and the second conductive film constitute a storage capacitor that temporarily holds an image signal supplied to the pixel electrode,
In the first step, the first conductive film and the dielectric film are etched through the resist film, and in the second step, the second conductive film is etched through the resist film. the method of manufacturing an electro-optical device according to any one of claims 1 to 3,.
基板上に積層された複数の膜上における同一のレジスト膜を介して前記複数の膜をエッチングする工程を備えた半導体基板の製造方法であって、
前記複数の膜のうち一の膜をエッチングする第1工程と、
前記複数の膜のうち前記一の膜の下層側に形成された他の膜を前記レジスト膜を介してエッチングする第2工程と、
前記第1工程及び前記第2工程間に、前記レジスト膜を洗浄する第3工程とを備え
前記第1工程において、臭素を含むガスを用いて前記一の膜をエッチングし、前記第1工程及び前記第3工程間に、前記レジスト膜を大気に曝すこと
を特徴とする半導体基板の製造方法。
A method for manufacturing a semiconductor substrate comprising a step of etching the plurality of films through the same resist film on the plurality of films stacked on the substrate,
A first step of etching one of the plurality of films;
A second step of etching another film formed on the lower layer side of the one film among the plurality of films through the resist film;
A third step of cleaning the resist film between the first step and the second step ;
In the first step, the one film is etched using a gas containing bromine, and the resist film is exposed to the atmosphere between the first step and the third step. .
JP2005168076A 2005-06-08 2005-06-08 Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method Expired - Fee Related JP4797453B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005168076A JP4797453B2 (en) 2005-06-08 2005-06-08 Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005168076A JP4797453B2 (en) 2005-06-08 2005-06-08 Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method

Publications (2)

Publication Number Publication Date
JP2006343469A JP2006343469A (en) 2006-12-21
JP4797453B2 true JP4797453B2 (en) 2011-10-19

Family

ID=37640489

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005168076A Expired - Fee Related JP4797453B2 (en) 2005-06-08 2005-06-08 Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method

Country Status (1)

Country Link
JP (1) JP4797453B2 (en)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260746A (en) * 1999-03-10 2000-09-22 Seiko Epson Corp Method for forming metal film and method for manufacturing liquid crystal device
JP2002123185A (en) * 2000-10-18 2002-04-26 Sharp Corp Method for manufacturing transparent electrode substrate
JP3997979B2 (en) * 2003-10-24 2007-10-24 セイコーエプソン株式会社 Electro-optical device substrate manufacturing method and electro-optical device substrate, electro-optical device and electronic device, semiconductor device substrate manufacturing method, and semiconductor device substrate

Also Published As

Publication number Publication date
JP2006343469A (en) 2006-12-21

Similar Documents

Publication Publication Date Title
JP5532568B2 (en) Electro-optical device and electronic apparatus
JP2011186293A (en) Electrooptical device, electronic device and method of manufacturing electrooptical device
US7339189B2 (en) Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP4301227B2 (en) Electro-optical device and manufacturing method thereof, electronic apparatus, and condenser
JP4655943B2 (en) Electro-optical device, manufacturing method thereof, and conductive layer connection structure
JP5176814B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
US9030616B2 (en) Electro-optic apparatus and electronic apparatus
JP4211674B2 (en) Semiconductor device and manufacturing method thereof, electro-optical device and manufacturing method thereof, and electronic apparatus
JP2008003380A (en) Electrooptical apparatus and electronic equipment
JP2007057847A (en) Electrooptical device, its manufacturing method, electronic equipment and connection structure
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5470894B2 (en) Electro-optical device and electronic apparatus
JP2010008635A (en) Method of manufacturing substrate for electrooptical device, substrate for electrooptical device, electrooptical device, and electronic equipment
JP4797453B2 (en) Electro-optical device manufacturing method, electro-optical device, electronic apparatus, and semiconductor substrate manufacturing method
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP4984911B2 (en) Electro-optical device and electronic apparatus
JP2011221119A (en) Electro-optic device, electronic equipment, and manufacturing method of electro-optic device
JP4259528B2 (en) ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2010169913A (en) Electro-optical device and electronic equipment
JP2008070579A (en) Substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2010145820A (en) Electro-optical device and method of manufacturing the same, and electronic apparatus
JP2011158700A (en) Electro-optical device and electronic apparatus, and method for manufacturing the electro-optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110718

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140812

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees