JP5470894B2 - Electro-optical device and electronic apparatus - Google Patents

Electro-optical device and electronic apparatus Download PDF

Info

Publication number
JP5470894B2
JP5470894B2 JP2009034897A JP2009034897A JP5470894B2 JP 5470894 B2 JP5470894 B2 JP 5470894B2 JP 2009034897 A JP2009034897 A JP 2009034897A JP 2009034897 A JP2009034897 A JP 2009034897A JP 5470894 B2 JP5470894 B2 JP 5470894B2
Authority
JP
Japan
Prior art keywords
conductive film
electro
film
optical device
transparent conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009034897A
Other languages
Japanese (ja)
Other versions
JP2010191134A (en
Inventor
栄仁 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009034897A priority Critical patent/JP5470894B2/en
Publication of JP2010191134A publication Critical patent/JP2010191134A/en
Application granted granted Critical
Publication of JP5470894B2 publication Critical patent/JP5470894B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

本発明は、例えば液晶装置等の電気光学装置、及び該電気光学装置を備えた、例えば液晶プロジェクター等の電子機器の技術分野に関する。   The present invention relates to a technical field of an electro-optical device such as a liquid crystal device and an electronic apparatus such as a liquid crystal projector including the electro-optical device.

この種の電気光学装置として、例えば一対の基板間に液晶層を挟持してなる液晶装置がある。このような液晶装置では、一対の基板の液晶層に接する面に、電圧無印加時における液晶分子の配列を揃えるためのラビング処理が施された配向膜が設けられる。   As this type of electro-optical device, for example, there is a liquid crystal device in which a liquid crystal layer is sandwiched between a pair of substrates. In such a liquid crystal device, an alignment film subjected to a rubbing treatment for aligning liquid crystal molecules when no voltage is applied is provided on the surfaces of the pair of substrates that are in contact with the liquid crystal layer.

ラビング処理は、例えばラビングクロスを表面に備えるラビングローラーで、基板上に配置された配向膜の表面を擦ることによって施される。この際、基板上に段差が生じていると、配向膜に意図しないスジが発生したり、削りカスが発生したりする可能性が高くなる。このため、基板の表面付近に積層される絶縁膜は、CMP(Chemical Mechanical Polishing)処理等により平坦化される(例えば、特許文献1参照)。   The rubbing treatment is performed, for example, by rubbing the surface of the alignment film disposed on the substrate with a rubbing roller having a rubbing cloth on the surface. At this time, if there is a step on the substrate, there is a high possibility that unintended streaks or shavings will occur in the alignment film. For this reason, the insulating film laminated | stacked on the surface vicinity of a board | substrate is planarized by CMP (Chemical Mechanical Polishing) process etc. (for example, refer patent document 1).

特開2004−354966号公報JP 2004-354966 A

しかしながら、電気光学装置を他の回路基板等と接続するための外部回路接続端子等の部位では、例えば絶縁膜上より下層の導電層を露出させるような形態がとられるため、絶縁膜に平坦化処理を施したとしても、基板表面に比較的大きな段差が発生してしまう。即ち、上述した技術には、ラビング処理を好適に行えなくなってしまうおそれがあるという技術的問題点がある。また、仮に平坦化処理を施すことで基板表面の段差を小さくできたとしても、平坦化処理に対する精度が求められてしまう分、製造工程が複雑化してしまうという技術的問題点がある。   However, in the parts such as external circuit connection terminals for connecting the electro-optical device to other circuit boards, etc., for example, the conductive layer below the insulating film is exposed, so that the insulating film is flattened. Even if the treatment is performed, a relatively large step is generated on the substrate surface. That is, the above-described technique has a technical problem that the rubbing process may not be performed properly. In addition, even if the level difference on the substrate surface can be reduced by performing the planarization process, there is a technical problem that the manufacturing process becomes complicated because the accuracy for the planarization process is required.

本発明は、例えば上述した問題点に鑑みなされたものであり、好適なラビング処理を行えるようにすることで、高品質な画像を表示可能な電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and provides an electro-optical device and an electronic apparatus capable of displaying a high-quality image by performing a suitable rubbing process. To do.

本発明の電気光学装置は上記課題を解決するために、基板と、前記基板上の画素領域に設けられた画素部と、前記画素部に設けられた透明導電膜、該透明導電膜の上層に形成された誘電体膜、及び該誘電体膜の上層に形成された透明な画素電極からなる蓄積容量と、前記基板上の前記画素領域の周辺に位置する周辺領域に設けられており、前記透明導電膜及び前記画素電極と同一膜からなる第1導電膜が、互いに電気的に接続されるように積層されてなる接続端子とを備える。   In order to solve the above problems, an electro-optical device of the present invention includes a substrate, a pixel portion provided in a pixel region on the substrate, a transparent conductive film provided in the pixel portion, and an upper layer of the transparent conductive film. A storage capacitor comprising a formed dielectric film and a transparent pixel electrode formed on an upper layer of the dielectric film, and a peripheral region located around the pixel region on the substrate; A conductive film and a first conductive film made of the same film as the pixel electrode are provided with connection terminals stacked so as to be electrically connected to each other.

本発明の電気光学装置によれば、その動作時には、例えば基板上の画素領域に設けられた複数の画素部に対して、複数の走査線から走査信号が供給されると共に、複数のデータ線から画像信号が供給される。これにより各画素部が制御され、画素領域に様々な画像を表示することが可能となる。より具体的には、複数の画素部が制御されることによって、基板及び該基板と対向する対向基板間に挟持された液晶等の電気光学物質に対して画像信号に応じた電圧が印加され、各画素において表示される色調が制御される。   According to the electro-optical device of the invention, during the operation, for example, scanning signals are supplied from a plurality of scanning lines to a plurality of pixel portions provided in a pixel region on the substrate, and from a plurality of data lines. An image signal is supplied. Accordingly, each pixel unit is controlled, and various images can be displayed in the pixel region. More specifically, by controlling a plurality of pixel units, a voltage corresponding to an image signal is applied to an electro-optical material such as a liquid crystal sandwiched between a substrate and a counter substrate facing the substrate, The color tone displayed in each pixel is controlled.

本発明の電気光学装置は上記課題を解決するために、画素領域に設けられた画素部と、前記画素部に設けられた透明な容量電極と、該容量電極に誘電体膜を介して設けられた透明な画素電極とを有する蓄積容量と、前記画素領域の外側に、互いに電気的に接続された前記容量電極と同一層に形成された第1透明導電膜及び前記画素電極と同一層に形成された第2透明導電膜を有し、表示用の信号が供給される接続端子と、前記第1透明導電膜及び前記第2透明導電膜の各々と同一層に形成された透明導電膜を有し、前記信号が供給されないダミー端子とを備える。 In order to solve the above problems, an electro-optical device of the present invention includes a pixel portion provided in a pixel region, a transparent capacitive electrode provided in the pixel portion, and a capacitive film provided on the capacitive electrode. A storage capacitor having a transparent pixel electrode, a first transparent conductive film formed in the same layer as the capacitor electrode electrically connected to each other outside the pixel region, and formed in the same layer as the pixel electrode. It is to have a second transparent conductive film, perforated connection terminal to which a signal for display is supplied, the first transparent conductive film and the second transparent conductive film, respectively and a transparent conductive film formed in the same layer And a dummy terminal to which the signal is not supplied .

本発明に係る電気光学装置では、複数の画素部は、透明導電膜、透明導電膜の上層に形成された誘電体膜、及び誘電体膜の上層に形成された透明な画素電極が積層されることによって構成されている。そして、上述した透明導電膜、誘電体膜及び画素電極は蓄積容量を構成している。   In the electro-optical device according to the aspect of the invention, the plurality of pixel portions include a transparent conductive film, a dielectric film formed on the transparent conductive film, and a transparent pixel electrode formed on the dielectric film. Is made up of. The transparent conductive film, dielectric film and pixel electrode described above constitute a storage capacitor.

具体的には、透明導電膜は、例えばITO(Indium Tin Oxide)等の透明導電材料から構成されており、画素領域における光を透過する開口領域(即ち、表示に寄与する領域)に延びるように設けられている。   Specifically, the transparent conductive film is made of a transparent conductive material such as ITO (Indium Tin Oxide), for example, and extends to an opening region that transmits light in the pixel region (that is, a region that contributes to display). Is provided.

誘電体膜は、透明導電膜及び画素電極間に設けられた透明な膜であり、蓄積容量の容量値を大きくするためにも、誘電率が高い材料を用いて薄く形成されていることが望ましい。   The dielectric film is a transparent film provided between the transparent conductive film and the pixel electrode, and is desirably formed thinly using a material having a high dielectric constant in order to increase the capacitance value of the storage capacitor. .

画素電極は、透明導電膜と同様に、例えばITO等の透明導電材料から構成されており、開口領域に延びるように設けられている。画素電極は、典型的には、基板上の積層構造における最表面に位置しており、配向膜を介して電気光学物質と対向するように設けられている。   Similar to the transparent conductive film, the pixel electrode is made of a transparent conductive material such as ITO, and is provided so as to extend to the opening region. The pixel electrode is typically located on the outermost surface of the laminated structure on the substrate, and is provided so as to face the electro-optical material via the alignment film.

画像を表示するための画像信号は、例えば外部の回路基板等から、基板上の周辺領域に設けられた回路接続端子を介して供給される。尚、接続端子は、典型的には、フレキシブル基板を介して外部の回路基板と電気的に接続されている。   An image signal for displaying an image is supplied from, for example, an external circuit board or the like via a circuit connection terminal provided in a peripheral region on the board. Note that the connection terminal is typically electrically connected to an external circuit board via a flexible board.

本発明に係る電気光学装置では、接続端子は、複数の画素部を構成する透明導電膜及び画素電極と同一膜からなる第1導電膜が、互いに電気的に接続されるように積層されることで構成されている。尚、ここでの「同一膜」とは、同一の成膜工程によって形成される膜を意味しており、画素電極及び第1導電層が完全に同一の膜であることを意味するものではなく、同一の導電膜を同時にパターニングして形成された膜を意味する。即ち、画素電極及び第1導電層は、互いに電気的に接続されるようなものでなくともよく、厚さ等の各種条件が異なっていてもよい。   In the electro-optical device according to the present invention, the connection terminal is laminated so that the transparent conductive film constituting the plurality of pixel portions and the first conductive film made of the same film as the pixel electrode are electrically connected to each other. It consists of Here, the “same film” means a film formed by the same film forming process, and does not mean that the pixel electrode and the first conductive layer are completely the same film. Means a film formed by simultaneously patterning the same conductive film. That is, the pixel electrode and the first conductive layer do not have to be electrically connected to each other, and various conditions such as thickness may be different.

本発明では特に、接続端子が2つの透明な導電層(即ち、透明導電膜及び第1導電層)を含んで構成されている。よって、例えば接続端子が1つの導電層によって構成される場合と比較して、積層構造の表面における段差を小さくすることができる。具体的には、より多くの層が積層されることにより、表面の起伏がなだらかなものとされている。   Particularly in the present invention, the connection terminal includes two transparent conductive layers (that is, a transparent conductive film and a first conductive layer). Therefore, for example, a step on the surface of the stacked structure can be reduced as compared with a case where the connection terminal is formed of one conductive layer. Specifically, the undulation of the surface is made gentle by laminating more layers.

基板上には、上述したような積層構造が形成された後、電気光学物質の配向方向を揃えるための配向膜が配置され、ラビング処理が施される。この際、仮に基板上に段差が生じていると、配向膜に意図しないスジが発生したり、削りカスが発生したりする可能性が高くなる。   After the laminated structure as described above is formed on the substrate, an alignment film for aligning the alignment direction of the electro-optic material is disposed and subjected to a rubbing process. At this time, if there is a level difference on the substrate, there is a high possibility that unintended streaks or shavings will occur in the alignment film.

しかるに本発明では、接続端子が2つの透明な導電層を含んで構成されることで、表面における段差が小さくされている。よって、上述したラビング処理における様々な不都合を回避することが可能である。また本発明では、複数の画素部も2つの透明な導電層(即ち、透明導電膜及び画素電極)を含んで構成されている。このため、画素領域において複数の画素部を構成している透明な導電層を周辺領域まで延在させることにより、上述した接続端子の構成を容易に実現することができる。   However, in the present invention, since the connection terminal includes two transparent conductive layers, the step on the surface is reduced. Therefore, various inconveniences in the rubbing process described above can be avoided. In the present invention, the plurality of pixel portions are also configured to include two transparent conductive layers (that is, a transparent conductive film and a pixel electrode). For this reason, the structure of the connection terminal described above can be easily realized by extending the transparent conductive layer constituting the plurality of pixel portions in the pixel region to the peripheral region.

以上説明したように、本発明の電気光学装置によれば、ラビング処理を好適に行うことが可能となる。これにより、スジムラ等の表示不良を防止することができるため、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device of the present invention, it is possible to suitably perform the rubbing process. Accordingly, display defects such as stripes can be prevented, so that a high-quality image can be displayed.

本発明の電気光学装置の一態様では、前記誘電体膜は、前記周辺領域にまで設けられると共に、前記接続端子の各々に対応した複数の第1開口部を有しており、前記透明導電膜及び前記第1導電膜は、前記第1開口部を介して互いに電気的に接続される。   In one aspect of the electro-optical device of the present invention, the dielectric film is provided up to the peripheral region, and has a plurality of first openings corresponding to the connection terminals, and the transparent conductive film The first conductive film is electrically connected to each other through the first opening.

この態様によれば、画素領域だけでなく周辺領域にまで設けられている。誘電体膜には、接続端子の各々に対応した複数の第1開口部が形成されている。即ち、基板上で平面的に見て、接続端子に重なる箇所が、部分的に取り除かれたようになっている。   According to this aspect, it is provided not only in the pixel region but also in the peripheral region. A plurality of first openings corresponding to each of the connection terminals are formed in the dielectric film. That is, when viewed in plan on the substrate, the portion overlapping with the connection terminal is partially removed.

そして本態様では特に、透明導電膜及び第1導電膜は、誘電体膜に設けられた第1開口部を介して互いに電気的に接続されている。このように構成すれば、透明導電膜及び第1導電膜を、確実に電気的に接続することができる。従って、接続端子における積層構造を容易に形成することができる。   In this aspect, in particular, the transparent conductive film and the first conductive film are electrically connected to each other through a first opening provided in the dielectric film. If comprised in this way, a transparent conductive film and a 1st conductive film can be electrically connected reliably. Therefore, a laminated structure in the connection terminal can be easily formed.

本発明の電気光学装置の他の態様では、前記透明導電膜の下層側に設けられると共に、平坦化処理の施された第1層間絶縁膜と、前記第1層間絶縁膜の上層に設けられたデータ線とを更に備え、前記画素電極は、前記データ線と電気的に接続されており、前記接続端子は、前記データ線と同一膜からなる第2導電膜と電気的に接続されている。   In another aspect of the electro-optical device of the present invention, the electro-optical device is provided on the lower layer side of the transparent conductive film, and is provided on the first interlayer insulating film subjected to planarization and on the upper layer of the first interlayer insulating film. The pixel electrode is electrically connected to the data line, and the connection terminal is electrically connected to a second conductive film made of the same film as the data line.

この態様によれば、透明導電膜の下層側(即ち、より基板に近い側)に、平坦化処理の施された第1層間絶縁膜が設けられている。更に、第1層間絶縁膜の上層には、画像信号を供給するデータ線が設けられている。尚、データ線は、典型的には遮光性を有する導電層(例えば、アルミニウム等)によって構成されており、画素領域における光を透過しない非開口領域に設けられる。   According to this aspect, the first interlayer insulating film subjected to the planarization process is provided on the lower layer side (that is, the side closer to the substrate) of the transparent conductive film. Further, a data line for supplying an image signal is provided above the first interlayer insulating film. The data line is typically formed of a light-shielding conductive layer (for example, aluminum) and is provided in a non-opening region that does not transmit light in the pixel region.

本態様では、複数の画素部における画素電極の各々は、例えばコンタクトホール等を介してデータ線と電気的に接続されている。このため、画素電極に対して、確実に画像信号を供給することが可能となる。また、接続端子も同様に、データ線と同一膜からなる第2導電膜と電気的に接続されている。このため、接続端子から入力された各種信号を、第2導電膜を介して、確実にデータ線駆動回路や走査線駆動回路等の周辺回路に伝達することが可能となる。   In this aspect, each of the pixel electrodes in the plurality of pixel portions is electrically connected to the data line through, for example, a contact hole. For this reason, it is possible to reliably supply an image signal to the pixel electrode. Similarly, the connection terminal is electrically connected to the second conductive film made of the same film as the data line. For this reason, various signals input from the connection terminal can be reliably transmitted to the peripheral circuits such as the data line driving circuit and the scanning line driving circuit via the second conductive film.

更に本態様では、第1層間絶縁膜に平坦化処理が施されているため、基板表面に生じてしまう段差を極めて小さいものとすることができる。従って、より好適にラビング処理を行うことが可能である。   Furthermore, in this embodiment, since the first interlayer insulating film is subjected to the planarization process, the step generated on the substrate surface can be made extremely small. Therefore, it is possible to perform the rubbing process more suitably.

上述した第1層間絶縁膜及びデータ線を備える態様では、前記周辺領域において、前記透明導電膜及び前記第1導電膜を含むように設けられており、前記第2導電膜と電気的に接続されないダミー端子を更に備えるように構成してもよい。   In the aspect including the first interlayer insulating film and the data line described above, the peripheral region is provided so as to include the transparent conductive film and the first conductive film, and is not electrically connected to the second conductive film. You may comprise so that a dummy terminal may be further provided.

この場合には、周辺領域に透明導電膜及び第1導電膜を含むダミー端子が設けられる。ダミー端子は、概ね接続端子と同様の構成とされるが、第2導電膜とは電気的に接続されない。よって、ダミー端子による信号の入出力は行われない。   In this case, a dummy terminal including a transparent conductive film and a first conductive film is provided in the peripheral region. The dummy terminal has a configuration substantially similar to that of the connection terminal, but is not electrically connected to the second conductive film. Therefore, signal input / output by the dummy terminal is not performed.

ダミー端子は、上述したように、第2導電膜とは電気的にされないため、接続端子とは部分的に構成が異なる。具体的には、ダミー端子は、接続端子が有している一部の層やコンタクトホール等を有さないように構成される場合がある。このため、仮に何らの対策も施さなければ、接続端子における表面とダミー端子における表面とで段差が生じてしまう場合がある。   As described above, since the dummy terminal is not electrically connected to the second conductive film, the configuration of the dummy terminal is partially different from that of the connection terminal. Specifically, the dummy terminal may be configured not to have a part of layers and contact holes that the connection terminal has. For this reason, if no measures are taken, there may be a step between the surface of the connection terminal and the surface of the dummy terminal.

しかるに上述した構成によれば、ダミー端子が透明導電膜及び第1導電膜を含むように構成されているため、接続端子とダミー端子との間に生じる段差を小さくすることができる。よって、基板表面をよりなだらかなものとすることができる。従って、より好適にラビング処理を行うことが可能である。   However, according to the above-described configuration, since the dummy terminal is configured to include the transparent conductive film and the first conductive film, a step generated between the connection terminal and the dummy terminal can be reduced. Therefore, the substrate surface can be made gentler. Therefore, it is possible to perform the rubbing process more suitably.

或いは第1層間絶縁膜及びデータ線を備える態様では、前記透明導電膜及びデータ線間に設けられた第2層間絶縁膜を更に備え、前記接続端子は、前記透明導電膜及び前記第1導電膜が、前記第2層間絶縁膜に開口された第2開口部に沿うように設けられることで、前記第2導電膜と電気的に接続されるように構成してもよい。   Alternatively, in an aspect including the first interlayer insulating film and the data line, the semiconductor device further includes a second interlayer insulating film provided between the transparent conductive film and the data line, and the connection terminal includes the transparent conductive film and the first conductive film. However, it may be configured to be electrically connected to the second conductive film by being provided along the second opening portion opened in the second interlayer insulating film.

この場合には、透明導電膜及びデータ線間に、第2層間絶縁膜が設けられる。即ち、透明導電膜と、データ線と同一膜からなる第2導電膜との間に、第2層間絶縁膜が設けられる。第2層間絶縁膜には、接続端子の各々に対応するように、第2開口部が形成されている。即ち、基板上で平面的に見て、接続端子に重なる箇所が、部分的に取り除かれたようになっている。   In this case, a second interlayer insulating film is provided between the transparent conductive film and the data line. That is, the second interlayer insulating film is provided between the transparent conductive film and the second conductive film made of the same film as the data line. A second opening is formed in the second interlayer insulating film so as to correspond to each of the connection terminals. That is, when viewed in plan on the substrate, the portion overlapping with the connection terminal is partially removed.

このように構成すれば、透明導電膜及び第1導電膜が、上述した第2開口部に沿って設けられることによって、第2導電膜と電気的に接続されることとなる。具体的には、第2層間絶縁膜の上層に設けられている透明導電膜及び第1導電膜が、第2開口部を介して、第2導電膜まで延在するように設けられることにより、接続端子と第2導電膜とが互いに電気的に接続されている。上述した構成によれば、接続端子及び第2導電膜を、容易且つ確実に電気的に接続することができる。   If comprised in this way, a transparent conductive film and a 1st conductive film will be electrically connected with a 2nd conductive film by providing along the 2nd opening part mentioned above. Specifically, the transparent conductive film and the first conductive film provided in the upper layer of the second interlayer insulating film are provided so as to extend to the second conductive film through the second opening, The connection terminal and the second conductive film are electrically connected to each other. According to the configuration described above, the connection terminal and the second conductive film can be easily and reliably electrically connected.

或いは第1層間絶縁膜及びデータ線を備える態様では、前記第1層間絶縁膜の下層側に設けられた半導体層と、前記半導体層及び前記データ線間に設けられた遮光性を有する第3導電膜とを更に備えるように構成してもよい。   Alternatively, in an aspect including the first interlayer insulating film and the data line, a semiconductor layer provided on a lower layer side of the first interlayer insulating film, and a third conductive material having a light shielding property provided between the semiconductor layer and the data line. You may comprise so that a film | membrane may be further provided.

この場合、第1層間絶縁膜の下層側には、例えば複数の画素部においてスイッチング制御を行うトランジスターの一部をなす半導体層が設けられる。また、半導体層及びデータ線間には、例えばアルミニウム等を含んでなる遮光性を有する第3導電膜が設けられる。   In this case, on the lower layer side of the first interlayer insulating film, for example, a semiconductor layer that forms part of a transistor that performs switching control in a plurality of pixel portions is provided. In addition, a third conductive film having a light shielding property including, for example, aluminum is provided between the semiconductor layer and the data line.

このような構成によれば、半導体層に上層側から入射しようとする光が、第3導電膜によって遮光される。よって、半導体層に光が入射することによってリーク電流が発生してしまうことを防止することができる。従って、リーク電流に起因する装置の不具合を低減することが可能である。また、第3導電膜が周辺領域にまで延びるように設けられていれば、周辺領域についても遮光能力を向上させることが可能である。   According to such a configuration, light that is about to enter the semiconductor layer from the upper layer side is shielded by the third conductive film. Accordingly, it is possible to prevent leakage current from being generated due to light entering the semiconductor layer. Therefore, it is possible to reduce the malfunction of the apparatus due to the leakage current. Further, if the third conductive film is provided so as to extend to the peripheral region, it is possible to improve the light shielding ability also in the peripheral region.

更に半導体層及び第3導電膜を備えるでは、前記半導体層の下層側に設けられた遮光膜を更に備えるように構成してもよい。   Further, when the semiconductor layer and the third conductive film are provided, a light shielding film provided on the lower layer side of the semiconductor layer may be further provided.

このように構成すれば、半導体層の下層側に遮光膜が設けられるため、半導体層に対して基板側から入射しようとする光を遮光することができる。よって、半導体層に光が入射することによってリーク電流が発生してしまうことを効果的に防止することができる。従って、リーク電流に起因する装置の不具合を低減することが可能である。また、第遮光膜が周辺領域にまで延びるように設けられていれば、周辺領域についても遮光能力を向上させることが可能である。   According to this structure, since the light shielding film is provided on the lower layer side of the semiconductor layer, it is possible to shield light that is about to enter the semiconductor layer from the substrate side. Therefore, it is possible to effectively prevent a leak current from being generated due to light entering the semiconductor layer. Therefore, it is possible to reduce the malfunction of the apparatus due to the leakage current. Further, if the first light shielding film is provided so as to extend to the peripheral region, it is possible to improve the light shielding ability for the peripheral region.

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置(但し、その各種態様も含む)を備える。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention (including various aspects thereof).

本発明の電子機器によれば、上述した本発明に係る電気光学装置を具備してなるので、高品質な表示を行うことが可能な、投射型表示装置、テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニタ直視型のビデオテープレコーダー、ワークステーション、テレビ電話、POS端末、タッチパネルなどの各種電子機器を実現できる。また、本発明の電子機器として、例えば電子ペーパーなどの電気泳動装置等も実現することも可能である。   According to the electronic apparatus of the present invention, since the electro-optical device according to the present invention described above is included, a projection display device, a television set, a mobile phone, an electronic notebook, a word processor capable of performing high-quality display. Various electronic devices such as a viewfinder type or a monitor direct view type video tape recorder, a workstation, a videophone, a POS terminal, and a touch panel can be realized. In addition, as an electronic apparatus of the present invention, for example, an electrophoretic device such as electronic paper can be realized.

本発明の作用及び他の利得は次に説明する発明を実施するための形態から明らかにされる。   The effect | action and other gain of this invention are clarified from the form for implementing invention demonstrated below.

実施形態に係る電気光学装置の全体構成を示す平面図である。1 is a plan view illustrating an overall configuration of an electro-optical device according to an embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。FIG. 6 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix that forms an image display region of the electro-optical device according to the embodiment. 本実施形態に係る電気光学装置の画像表示領域における電極及び配線等の位置関係を図式的に示した平面図である。FIG. 3 is a plan view schematically showing the positional relationship between electrodes and wirings in an image display area of the electro-optical device according to the embodiment. 画像表示領域の一部の構成を詳細に示した平面図(その1)である。It is the top view which showed the structure of a part of image display area in detail (the 1). 画像表示領域の一部の構成を詳細に示した平面図(その2)である。It is the top view (the 2) which showed the structure of a part of image display area in detail. 図4から図6の各々におけるA−A´線断面図である。である。It is the sectional view on the AA 'line in each of Drawing 4-Drawing 6. It is. 外部回路接続端子及びダミー端子の構成を示す平面図である。It is a top view which shows the structure of an external circuit connection terminal and a dummy terminal. 外部回路接続端子の具体的な構成を示す平面図である。It is a top view which shows the specific structure of an external circuit connection terminal. 図9のB−B´線断面図である。FIG. 10 is a sectional view taken along line BB ′ of FIG. 9. ダミー端子の具体的な構成を示す平面図である。It is a top view which shows the specific structure of a dummy terminal. 図11のB−B´線断面図である。It is BB 'sectional view taken on the line of FIG. 電気光学装置を適用した電子機器の一例たるプロジェクターの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

以下では、本発明の実施形態について図を参照しつつ説明する。   Hereinafter, embodiments of the present invention will be described with reference to the drawings.

<電気光学装置>
本実施形態に係る電気光学装置について、図1から図12を参照して説明する。尚、以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFT(Thin Film Transistor)アクティブマトリクス駆動方式の液晶装置を例にとる。
<Electro-optical device>
The electro-optical device according to this embodiment will be described with reference to FIGS. In the following embodiments, a TFT (Thin Film Transistor) active matrix driving type liquid crystal device with a built-in driving circuit, which is an example of the electro-optical device of the present invention, is taken as an example.

先ず、本実施形態に係る電気光学装置の全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る電気光学装置の全体構成を示す平面図であり、図2は、図1のH−H´線断面図である。   First, the overall configuration of the electro-optical device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the overall configuration of the electro-optical device according to this embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、本実施形態に係る電気光学装置では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10は、例えば石英基板、ガラス基板等の透明基板や、シリコン基板等である。対向基板20は、例えば石英基板、ガラス基板等の透明基板である。TFTアレイ基板10と対向基板20との間には、液晶層50が封入されている。液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、一対の配向膜間で所定の配向状態をとる。   1 and 2, in the electro-optical device according to the present embodiment, a TFT array substrate 10 and a counter substrate 20 are disposed to face each other. The TFT array substrate 10 is, for example, a transparent substrate such as a quartz substrate or a glass substrate, a silicon substrate, or the like. The counter substrate 20 is a transparent substrate such as a quartz substrate or a glass substrate. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20. The liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between a pair of alignment films.

TFTアレイ基板10と対向基板20とは、複数の画素電極9が設けられた画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により、相互に接着されている。尚、ここでの画像表示領域は、本発明の「画素領域」の一例である。   The TFT array substrate 10 and the counter substrate 20 are bonded to each other by a sealing material 52 provided in a sealing region located around the image display region 10a in which the plurality of pixel electrodes 9 are provided. The image display area here is an example of the “pixel area” in the present invention.

シール材52は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてTFTアレイ基板10上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材52中には、TFTアレイ基板10と対向基板20との間隔(即ち、基板間ギャップ)を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材が散布されている。尚、ギャップ材を、シール材52に混入されるものに加えて若しくは代えて、画像表示領域10a又は画像表示領域10aの周辺に位置する周辺領域に、配置するようにしてもよい。   The sealing material 52 is made of, for example, an ultraviolet curable resin, a thermosetting resin, or the like for bonding the two substrates, and is applied on the TFT array substrate 10 in the manufacturing process and then cured by ultraviolet irradiation, heating, or the like. It is. In the sealing material 52, a gap material such as glass fiber or glass beads for dispersing the distance between the TFT array substrate 10 and the counter substrate 20 (that is, the inter-substrate gap) to a predetermined value is dispersed. Note that the gap material may be arranged in the image display region 10a or a peripheral region located around the image display region 10a in addition to or instead of the material mixed in the seal material 52.

シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。尚、このような額縁遮光膜53の一部又は全部は、TFTアレイ基板10側に内蔵遮光膜として設けられてもよい。   A light-shielding frame light-shielding film 53 that defines the frame area of the image display area 10a is provided on the counter substrate 20 side in parallel with the inside of the seal area where the sealing material 52 is disposed. A part or all of the frame light shielding film 53 may be provided as a built-in light shielding film on the TFT array substrate 10 side.

周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び本発明の「接続端子」の一例である外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。尚、ここでは説明の便宜上、後述するダミー端子の図示を省略している。走査線駆動回路104は、この一辺に隣接する2辺に沿い、且つ、額縁遮光膜53に覆われるようにして設けられている。更に、このように画像表示領域10aの両側に設けられた二つの走査線駆動回路104間をつなぐため、TFTアレイ基板10の残る一辺に沿い、且つ、額縁遮光膜53に覆われるようにして複数の配線105が設けられている。   In the peripheral region, the data line driving circuit 101 and the external circuit connection terminal 102 as an example of the “connection terminal” of the present invention are disposed in the TFT array substrate 10 in a region located outside the seal region where the seal material 52 is disposed. It is provided along one side. Here, for convenience of explanation, illustration of dummy terminals described later is omitted. The scanning line driving circuit 104 is provided along two sides adjacent to the one side so as to be covered with the frame light shielding film 53. Further, in order to connect the two scanning line driving circuits 104 provided on both sides of the image display region 10 a in this way, a plurality of the pixel lines are covered along the remaining side of the TFT array substrate 10 and covered with the frame light shielding film 53. Wiring 105 is provided.

TFTアレイ基板10上における対向基板20の4つのコーナー部に対向する領域には、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In regions facing the four corners of the counter substrate 20 on the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are disposed. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFTや走査線、データ線等の配線が作り込まれた積層構造が形成される。この積層構造の詳細な構成については図2では図示を省略してあるが、この積層構造の上に、ITO等の透明材料からなる画素電極9が、画素毎に所定のパターンで島状に形成されている。TFTアレイ基板10上の積層構造については、後に詳述する。   In FIG. 2, on the TFT array substrate 10, a laminated structure in which pixel switching TFTs as drive elements, wiring lines such as scanning lines and data lines are formed is formed. Although the detailed structure of this laminated structure is not shown in FIG. 2, pixel electrodes 9 made of a transparent material such as ITO are formed in an island shape in a predetermined pattern on each of the laminated structures. Has been. The laminated structure on the TFT array substrate 10 will be described in detail later.

画素電極9は、対向電極21に対向するように、TFTアレイ基板10上の画像表示領域10aに形成されている。TFTアレイ基板10における液晶層50の面する側の表面、即ち画素電極9上には、配向膜16が画素電極9を覆うように形成されている。   The pixel electrode 9 is formed in the image display area 10 a on the TFT array substrate 10 so as to face the counter electrode 21. On the surface of the TFT array substrate 10 facing the liquid crystal layer 50, that is, on the pixel electrode 9, an alignment film 16 is formed so as to cover the pixel electrode 9.

対向基板20におけるTFTアレイ基板10との対向面上には、遮光膜23が形成されている。遮光膜23は、例えば対向基板20における対向面上に平面的に見て、格子状に形成されている。対向基板20において、遮光膜23によって非開口領域が規定され、遮光膜23によって区切られた領域が、例えばプロジェクター用のランプや直視用のバックライトから出射された光を透過させる開口領域となる。尚、遮光膜23をストライプ状に形成し、該遮光膜23と、TFTアレイ基板10側に設けられたデータ線等の各種構成要素とによって、非開口領域を規定するようにしてもよい。   A light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. For example, the light shielding film 23 is formed in a lattice shape when viewed in plan on the facing surface of the facing substrate 20. In the counter substrate 20, a non-opening area is defined by the light shielding film 23, and an area partitioned by the light shielding film 23 is an opening area through which light emitted from, for example, a projector lamp or a direct viewing backlight is transmitted. The light shielding film 23 may be formed in a stripe shape, and the non-opening region may be defined by the light shielding film 23 and various components such as data lines provided on the TFT array substrate 10 side.

遮光膜23上には、ITO等の透明材料からなる対向電極21が複数の画素電極9と対向するように形成されている。また遮光膜23上には、画像表示領域10aにおいてカラー表示を行うために、開口領域及び非開口領域の一部を含む領域に、図2には図示しないカラーフィルターが形成されるようにしてもよい。対向基板20の対向面上における、対向電極21上には、配向膜22が形成されている。   On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed so as to face the plurality of pixel electrodes 9. Further, in order to perform color display in the image display area 10a, a color filter (not shown in FIG. 2) may be formed on the light shielding film 23 in an area including a part of the opening area and the non-opening area. Good. An alignment film 22 is formed on the counter electrode 21 on the counter surface of the counter substrate 20.

尚、図1及び図2に示したTFTアレイ基板10上には、上述したデータ線駆動回路101、走査線駆動回路104等の駆動回路に加えて、画像信号線上の画像信号をサンプリングしてデータ線に供給するサンプリング回路、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。   In addition to the above-described drive circuits such as the data line drive circuit 101 and the scanning line drive circuit 104, the image signal on the image signal line is sampled on the TFT array substrate 10 shown in FIGS. Sampling circuit that supplies lines, precharge circuit that supplies pre-charge signals of a predetermined voltage level to multiple data lines in advance of image signals, inspection of quality, defects, etc. of the electro-optical device during production or shipment An inspection circuit or the like may be formed.

次に、本実施形態に係る電気光学装置の画素部の電気的な構成について、図3を参照して説明する。ここに図3は、本実施形態に係る電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路図である。   Next, an electrical configuration of the pixel portion of the electro-optical device according to the present embodiment will be described with reference to FIG. FIG. 3 is an equivalent circuit diagram of various elements, wirings, and the like in a plurality of pixels formed in a matrix forming the image display area of the electro-optical device according to this embodiment.

図3において、画像表示領域10aを構成するマトリクス状に形成された複数の画素部の各々には、画素電極9及びTFT30が夫々形成されている。TFT30は、画素電極9に電気的に接続されており、本実施形態に係る電気光学装置の動作時に画素電極9をスイッチング制御する。画像信号が供給されるデータ線6は、TFT30のソースに電気的に接続されている。データ線6に書き込む画像信号S1、S2、・・・、Snは、この順に供給しても構わないし、相隣接する複数のデータ線6同士に対して、グループ毎に供給するようにしてもよい。   In FIG. 3, a pixel electrode 9 and a TFT 30 are respectively formed in each of a plurality of pixel portions formed in a matrix form constituting the image display region 10a. The TFT 30 is electrically connected to the pixel electrode 9, and performs switching control of the pixel electrode 9 during operation of the electro-optical device according to the present embodiment. The data line 6 to which the image signal is supplied is electrically connected to the source of the TFT 30. The image signals S1, S2,..., Sn written to the data lines 6 may be supplied in this order, or may be supplied for each of a plurality of adjacent data lines 6. .

TFT30のゲートには、走査線11が電気的に接続されており、本実施形態に係る電気光学装置は、所定のタイミングで、走査線11にパルス的に走査信号G1、G2、・・・、Gmを、この順に線順次で印加するように構成されている。画素電極9は、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6から供給される画像信号S1、S2、・・・、Snが所定のタイミングで書き込まれる。画素電極9を介して電気光学物質の一例としての液晶に書き込まれた所定レベルの画像信号S1、S2、・・・、Snは、対向基板に形成された対向電極との間で一定期間保持される。   The scanning line 11 is electrically connected to the gate of the TFT 30, and the electro-optical device according to the present embodiment pulses the scanning signals G 1, G 2,. Gm is applied in this order in a line sequential manner. The pixel electrode 9 is electrically connected to the drain of the TFT 30, and the image signal S1, S2,... Supplied from the data line 6 is closed by closing the switch of the TFT 30 serving as a switching element for a certain period. Sn is written at a predetermined timing. A predetermined level of image signals S1, S2,..., Sn written in a liquid crystal as an example of an electro-optic material via the pixel electrode 9 is held for a certain period with the counter electrode formed on the counter substrate. The

液晶層50(図2参照)を構成する液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。例えば、ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として電気光学装置からは画像信号に応じたコントラストをもつ光が出射される。   The liquid crystal constituting the liquid crystal layer 50 (see FIG. 2) modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. For example, in the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel. In the normally black mode, the transmittance is applied in units of each pixel. As a result, the transmittance for incident light is increased, and light having a contrast corresponding to an image signal is emitted from the electro-optical device as a whole.

ここで保持された画像信号がリークすることを防ぐために、画素電極9と対向電極21(図2参照)との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70は、画像信号の供給に応じて各画素電極9の電位を一時的に保持する保持容量として機能する容量素子である。蓄積容量70の構成については、後に詳述する。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9 and the counter electrode 21 (see FIG. 2). The storage capacitor 70 is a capacitive element that functions as a storage capacitor that temporarily holds the potential of each pixel electrode 9 in response to supply of an image signal. The configuration of the storage capacitor 70 will be described in detail later.

次に、上述の動作を実現する画素部の具体的な構成について、図4及び図5を参照して説明する。ここに図4は、本実施形態に係る電気光学装置の画像表示領域における、電気光学動作を行うために配置された電極及び配線等の位置関係を図式的に示した平面図である。図5及び図6は夫々、画像表示領域の一部の構成を詳細に示した平面図である。尚、図5及び図6は夫々、TFTアレイ基板10上において互いに異なる層を実線で示しており、図4より若干広い領域における平面構造を示している。図7は、図4から図6の各々におけるA−A´線断面図である。尚、図4から図7では、各層・各部材を図面上で認識可能な程度の大きさとするため、該各層・各部材ごとに縮尺を異ならしめてある。   Next, a specific configuration of the pixel portion that realizes the above-described operation will be described with reference to FIGS. FIG. 4 is a plan view schematically showing the positional relationship between electrodes and wirings arranged for performing an electro-optical operation in the image display area of the electro-optical device according to the present embodiment. 5 and 6 are plan views showing in detail the configuration of a part of the image display area. 5 and 6 respectively show different layers on the TFT array substrate 10 by solid lines, and show a planar structure in a slightly wider region than FIG. FIG. 7 is a cross-sectional view taken along line AA ′ in each of FIGS. 4 to 6. In FIGS. 4 to 7, the scales of the respective layers and members are made different in order to make each layer and each member recognizable on the drawing.

図4において、TFTアレイ基板10上には、走査線11と、データ線6とが、X方向及びY方向の夫々に沿って延びている。データ線6及び走査線11の交差付近において、走査線11に重なるようにTFT30(即ち、半導体層30a及びゲート電極30b)が形成されている。   In FIG. 4, on the TFT array substrate 10, scanning lines 11 and data lines 6 extend along the X direction and the Y direction, respectively. In the vicinity of the intersection of the data line 6 and the scanning line 11, the TFT 30 (that is, the semiconductor layer 30 a and the gate electrode 30 b) is formed so as to overlap the scanning line 11.

走査線11は、例えばTi(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)、Pd(パラジウム)等の高融点金属を含む、金属単体、合金、金属シリサイド、ポリシリサイド、或いはこれらを積層したもの等の遮光性材料から形成されている。また走査線11は、TFT30の半導体層30aより幅広に形成されている。ここで、後述するように、走査線11は半導体層30aより下層側に配置されているので、このように走査線11をTFT30の半導体層30aよりも幅広に形成することによって、TFTアレイ基板10における裏面反射や、複板式のプロジェクター等で他の電気光学装置から発せられ合成光学系を突き抜けてくる光などの、戻り光に対してTFT30のチャネル領域30bを殆ど或いは完全に遮光できる。その結果、電気光学装置の動作時に、TFT30における光リーク電流が低減され、コントラスト比を向上させることができ、高品位の画像表示が可能となる。即ち、走査線11は、本発明の「遮光膜」の一例である。   The scanning line 11 includes, for example, a simple metal, an alloy, and a metal silicide containing a refractory metal such as Ti (titanium), Cr (chromium), W (tungsten), Ta (tantalum), Mo (molybdenum), and Pd (palladium). , Polysilicide, or a light shielding material such as a laminate of these. The scanning line 11 is formed wider than the semiconductor layer 30 a of the TFT 30. Here, as will be described later, since the scanning line 11 is arranged on the lower layer side than the semiconductor layer 30 a, the TFT array substrate 10 is formed by forming the scanning line 11 wider than the semiconductor layer 30 a of the TFT 30 in this way. The channel region 30b of the TFT 30 can be shielded almost or completely from the return light such as the back surface reflection in the light source, the light emitted from other electro-optical devices by a double plate projector or the like and penetrating the composite optical system. As a result, the light leakage current in the TFT 30 is reduced during the operation of the electro-optical device, the contrast ratio can be improved, and high-quality image display is possible. That is, the scanning line 11 is an example of the “light-shielding film” in the present invention.

走査線11は、遮光性を有しているため、データ線6と共に、画像表示領域10aにおける非開口領域を規定している。但し、走査線11及びデータ線6の各々は、走査線11及びデータ線6の夫々の縁が非開口領域を規定していなくともよい。言い換えれば、走査線11及びデータ線6の各々は、TFTアレイ基板10上に形成された他の遮光性の膜等によって規定された非開口領域に形成されていればよい。   Since the scanning line 11 has a light shielding property, it defines a non-opening area in the image display area 10 a together with the data line 6. However, each of the scanning line 11 and the data line 6 does not have to define the non-opening region by the respective edges of the scanning line 11 and the data line 6. In other words, each of the scanning lines 11 and the data lines 6 may be formed in a non-opening region defined by another light-shielding film or the like formed on the TFT array substrate 10.

TFT30は、半導体層30aと、ゲート電極30bとを有して構成されている。半導体層30aは、ソース領域30a1、チャネル領域30a2、ドレイン領域30a3含んで形成されている。ここで、チャネル領域30a2とソース領域30a1、又は、チャネル領域30a2とドレイン領域30a3との界面にはLDD(Lightly Doped Drain)領域が形成されていてもよい。即ち、TFT30はLDD構造とされてもよい。   The TFT 30 includes a semiconductor layer 30a and a gate electrode 30b. The semiconductor layer 30a is formed including a source region 30a1, a channel region 30a2, and a drain region 30a3. Here, an LDD (Lightly Doped Drain) region may be formed at the interface between the channel region 30a2 and the source region 30a1, or between the channel region 30a2 and the drain region 30a3. That is, the TFT 30 may have an LDD structure.

ゲート電極30bは、TFTアレイ基板10上で平面的に見て、半導体層30aのチャネル領域と重なる領域にゲート絶縁膜を介して形成されている。ゲート電極30bは、下層側に配置された走査線11にコンタクトホール34を介して電気的に接続されており、走査信号が印加されることによってTFT30をオン/オフ制御している。   The gate electrode 30b is formed through a gate insulating film in a region overlapping the channel region of the semiconductor layer 30a when viewed in plan on the TFT array substrate 10. The gate electrode 30b is electrically connected to the scanning line 11 disposed on the lower layer side via the contact hole 34, and the TFT 30 is on / off controlled by applying a scanning signal.

データ線6は、例えば、Al−Si−Cu、Al−Cu等のAl(アルミニウム)含有材料、又はAl単体、若しくはAl層とTiN層等との多層膜からなる。データ線6は、TFT30上においてTFT30に重なっているため、TFT30をその上側から遮光可能である。   The data line 6 is made of, for example, an Al (aluminum) -containing material such as Al—Si—Cu or Al—Cu, Al alone, or a multilayer film including an Al layer and a TiN layer. Since the data line 6 overlaps the TFT 30 on the TFT 30, the TFT 30 can be shielded from the upper side.

図5において、本発明の「透明導電膜」の一例である容量電極71は、例えば、ITO等の透明導電材料から構成されており、画素電極9と共に、蓄積容量70における一対の容量電極を構成している。容量電極71は、画像表示領域10aの略全体に重なっており、光が透過可能な開口領域においてデータ線6の上層側に延びている。   In FIG. 5, the capacitor electrode 71 which is an example of the “transparent conductive film” of the present invention is made of a transparent conductive material such as ITO, and forms a pair of capacitor electrodes in the storage capacitor 70 together with the pixel electrode 9. doing. The capacitive electrode 71 overlaps substantially the entire image display area 10a, and extends to the upper layer side of the data line 6 in the opening area through which light can pass.

容量電極71は、画素電極9(図5において図示省略)より下層側に形成されており、画素毎に開口部5aを有している。開口部5aの内側には、画素電極9及びドレイン領域30a3(図7参照)間を電気的に接続するコンタクトホール33が、図中上下方向、即ち、TFTアレイ基板10の厚み方向に沿って形成されている。従って、コンタクトホール33によれば、画素電極9の下層側に形成された容量電極71に電気的に短絡することなく、画素電極9にドレイン領域30a3から出力される画像信号電位を供給可能である。その結果、画素電極9の下層側に容量電極71を設けつつ、画素電極9をオン/オフ駆動することができるので、極めて効率的な配線レイアウトを有する電気光学装置を実現することができる。   The capacitor electrode 71 is formed on the lower layer side than the pixel electrode 9 (not shown in FIG. 5), and has an opening 5a for each pixel. Inside the opening 5a, a contact hole 33 for electrically connecting the pixel electrode 9 and the drain region 30a3 (see FIG. 7) is formed in the vertical direction in the drawing, that is, in the thickness direction of the TFT array substrate 10. Has been. Therefore, according to the contact hole 33, the image signal potential output from the drain region 30a3 can be supplied to the pixel electrode 9 without being electrically short-circuited to the capacitor electrode 71 formed on the lower layer side of the pixel electrode 9. . As a result, since the pixel electrode 9 can be driven on / off while providing the capacitor electrode 71 on the lower layer side of the pixel electrode 9, an electro-optical device having an extremely efficient wiring layout can be realized.

図6において、画素電極9は、画素毎に島状に形成されている。本実施形態では、各画素はデータ線6及び走査線11によってマトリクス状に区分けされている。そして、図4において点線のライン9bで示したように、画素電極9は各画素において、その端部がTFTアレイ基板10上で平面的に見たときに、データ線6及び走査線11に部分的に重なるように形成されている。蓄積容量70は、容量電極71及び画素電極9が相互に重なる領域に形成されている。   In FIG. 6, the pixel electrode 9 is formed in an island shape for each pixel. In the present embodiment, each pixel is divided into a matrix by the data lines 6 and the scanning lines 11. As shown by the dotted line 9 b in FIG. 4, the pixel electrode 9 is part of the data line 6 and the scanning line 11 when the end of the pixel electrode 9 is viewed on the TFT array substrate 10 in each pixel. Are formed so as to overlap each other. The storage capacitor 70 is formed in a region where the capacitor electrode 71 and the pixel electrode 9 overlap each other.

図7において、上述した各導電層は、図に示すように層間絶縁膜12、13、14、15及び17、並びに誘電体膜72と共に積層されている。   In FIG. 7, each conductive layer described above is laminated together with interlayer insulating films 12, 13, 14, 15 and 17 and a dielectric film 72 as shown in the figure.

具体的には、先ずTFTアレイ基板10上に走査線11が積層され、その上に層間絶縁膜12が積層されている。層間絶縁膜12は、走査線11とTFT30とを互いに絶縁する機能の他、TFTアレイ基板10の全面に形成されることにより、TFTアレイ基板10の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用TFT30の特性の劣化を防止する機能を有する。   Specifically, first, the scanning line 11 is laminated on the TFT array substrate 10, and the interlayer insulating film 12 is laminated thereon. In addition to the function of insulating the scanning lines 11 and the TFTs 30 from each other, the interlayer insulating film 12 is formed on the entire surface of the TFT array substrate 10 so that the surface of the TFT array substrate 10 is roughened during polishing or remains after cleaning. For example, the pixel switching TFT 30 has a function of preventing deterioration of characteristics.

層間絶縁膜12の上層には、半導体層30aとゲート電極30bが層間絶縁膜13を介して対向するように積層されている。即ち、層間絶縁膜13は、TFT30におけるゲート絶縁膜として機能する。   A semiconductor layer 30 a and a gate electrode 30 b are stacked on the interlayer insulating film 12 so as to face each other with the interlayer insulating film 13 therebetween. That is, the interlayer insulating film 13 functions as a gate insulating film in the TFT 30.

層間絶縁膜12の上層には、下層側から順に、層間絶縁膜14、中継層7、層間絶縁膜17、データ線6、層間絶縁膜15が積層されている。データ線6は、コンタクトホール34、中継層7及びコンタクトホール31を介して、TFT30のソース領域30a1に電気的に接続されている。一方、TFT30のドレイン領域30a3は、コンタクトホール32、中継層7、及びコンタクトホール33、35、36を介して画素電極9に電気的に接続されている。中継層7は、データ線6及びTFT30間を電気的に接続するという機能の他に、TFT30に対して上層側から入射しようとする光を遮光するという機能も有している。   In the upper layer of the interlayer insulating film 12, an interlayer insulating film 14, a relay layer 7, an interlayer insulating film 17, a data line 6, and an interlayer insulating film 15 are stacked in that order from the lower layer side. The data line 6 is electrically connected to the source region 30 a 1 of the TFT 30 through the contact hole 34, the relay layer 7 and the contact hole 31. On the other hand, the drain region 30a3 of the TFT 30 is electrically connected to the pixel electrode 9 through the contact hole 32, the relay layer 7, and the contact holes 33, 35, and 36. In addition to the function of electrically connecting the data line 6 and the TFT 30, the relay layer 7 also has a function of blocking light that is about to enter the TFT 30 from the upper layer side.

層間絶縁膜15の上層には、容量電極71、誘電体膜72及び画素電極9が順に積層され、蓄積容量70を構成している。誘電体膜72は、光が透過可能な開口領域において、容量電極71上に形成された透明な膜である。蓄積容量70は、各々が透明な容量電極71、誘電体膜72及び画素電極9によって構成されているため、開口領域を狭めることもなく、画素のうち開口領域が占める割合である開口率を低下させることもない。加えて、このような蓄積容量70によれば、非開口領域と比べて非常に大きい領域である開口領域に容量を形成可能であるため、非開口領域にのみに蓄積容量を形成する場合に比べて、その容量値を効果的に増大させることが可能である。   A capacitor electrode 71, a dielectric film 72, and a pixel electrode 9 are sequentially stacked on the interlayer insulating film 15 to constitute a storage capacitor 70. The dielectric film 72 is a transparent film formed on the capacitor electrode 71 in the opening region where light can be transmitted. Since each storage capacitor 70 is composed of a transparent capacitor electrode 71, dielectric film 72, and pixel electrode 9, the aperture ratio, which is the ratio of the pixel to the opening area, is reduced without narrowing the opening area. I will not let you. In addition, according to such a storage capacitor 70, a capacitor can be formed in an opening region which is a very large region compared to the non-opening region, and therefore, compared with the case where the storage capacitor is formed only in the non-opening region. Thus, the capacitance value can be effectively increased.

尚、ここでの図示は省略しているが、画素電極9の上側表面には、ラビング処理が施された配向膜16(図2参照)が設けられている。以上に説明した画素部の構成は、図4等に示すように、各画素部に共通である。画像表示領域10a(図1参照)には、かかる画素部が周期的に形成されている。   Although illustration is omitted here, an alignment film 16 (see FIG. 2) subjected to rubbing treatment is provided on the upper surface of the pixel electrode 9. The configuration of the pixel portion described above is common to each pixel portion as shown in FIG. Such pixel portions are periodically formed in the image display area 10a (see FIG. 1).

次に、周辺領域に形成される外部回路接続端子102の構成について、図8から図12を参照して詳細に説明する。ここに図8は、外部回路接続端子及びダミー端子の構成を示す平面図である。また図9は、外部回路接続端子の具体的な構成を示す平面図であり、図10は、図9のB−B´線断面図である。更に図11は、ダミー端子の具体的な構成を示す平面図であり、図12は、図11のB−B´線断面図である。尚、図9から図12では、説明の便宜上、図7に示した各層のうち必要なもののみを図示しており、その他の層を省略している。   Next, the configuration of the external circuit connection terminal 102 formed in the peripheral region will be described in detail with reference to FIGS. FIG. 8 is a plan view showing the configuration of the external circuit connection terminals and the dummy terminals. 9 is a plan view showing a specific configuration of the external circuit connection terminal, and FIG. 10 is a cross-sectional view taken along the line BB ′ of FIG. Further, FIG. 11 is a plan view showing a specific configuration of the dummy terminal, and FIG. 12 is a cross-sectional view taken along the line BB ′ of FIG. 9 to 12, for convenience of explanation, only necessary ones of the layers shown in FIG. 7 are shown, and the other layers are omitted.

図8において、外部回路接続端子102は、配線200を介して、夫々データ線駆動回路101及び走査線駆動回路104等の周辺回路に電気的に接続されている。また、本実施形態に係る電気光学装置では、外部回路接続端子102を模擬するように構成されたダミー端子102dが設けられている。ダミー端子102dは、外部回路接続端子102とは異なり、配線200を介して周辺回路と電気的に接続されていない。このため、ダミー端子102dでは、電気光学装置の動作時において、各種信号の入出力が行われない。   In FIG. 8, the external circuit connection terminal 102 is electrically connected to peripheral circuits such as the data line driving circuit 101 and the scanning line driving circuit 104 via the wiring 200. In the electro-optical device according to the present embodiment, a dummy terminal 102 d configured to simulate the external circuit connection terminal 102 is provided. Unlike the external circuit connection terminal 102, the dummy terminal 102 d is not electrically connected to the peripheral circuit via the wiring 200. For this reason, the dummy terminal 102d does not input / output various signals during the operation of the electro-optical device.

ダミー端子102dは、例えば製造工程の途中において検査用配線(図示せず)と電気的に接続され、検査用の信号を入出力するのに用いられる。検査用配線は、典型的には検査終了後に切断される。このため、製品としての電気光学装置では、ダミー端子102dには検査用配線は電気的に接続されていない状態となる。   The dummy terminal 102d is electrically connected to an inspection wiring (not shown), for example, during the manufacturing process, and is used to input / output an inspection signal. The inspection wiring is typically cut after the inspection is completed. For this reason, in the electro-optical device as a product, the inspection wiring is not electrically connected to the dummy terminal 102d.

図9及び図10において、外部回路接続端子102は、半導体層30cと、中継層7aと、第1中継層7aと、第2中継層6aと、第1透明導電膜71aと、第2透明導電膜9aとが積層されることによって形成されている。   9 and 10, the external circuit connection terminal 102 includes a semiconductor layer 30c, a relay layer 7a, a first relay layer 7a, a second relay layer 6a, a first transparent conductive film 71a, and a second transparent conductive material. It is formed by laminating the film 9a.

半導体層30cは、画素部におけるTFT30を構成する層と同一膜で構成されており、コンタクトホール81を介して、第1中継層7aと電気的に接続されている。   The semiconductor layer 30 c is made of the same film as the layer constituting the TFT 30 in the pixel portion, and is electrically connected to the first relay layer 7 a through the contact hole 81.

第1中継層7aは、半導体層30cの上層に、層間絶縁膜14を介して積層されている。第1中継層7aは、画素部における中継層7と同一膜で構成されている。ここでの、第1中継層7aは、本発明の「第3導電膜」の一例である。   The first relay layer 7a is stacked above the semiconductor layer 30c with the interlayer insulating film 14 interposed therebetween. The first relay layer 7a is made of the same film as the relay layer 7 in the pixel portion. The first relay layer 7a is an example of the “third conductive film” in the present invention.

第2中継層は、第1中継層7aの上層に、絶縁膜17を介して積層されている。第2中継層6aは、画素部におけるデータ線6と同一膜で構成されており、コンタクトホール82によって、第1中継層7aと電気的に接続されている。コンタクトホール82は、図9に示すように、端子部の外周を囲うように複数設けられている。また、層間絶縁膜17には、成膜後に平坦化処理が施されている。ここでの、第2中継層6aは、本発明の「第2導電層」の一例であり、層間絶縁膜17は、本発明の「第1層間絶縁膜」の一例である。   The second relay layer is laminated on the first relay layer 7a with an insulating film 17 interposed therebetween. The second relay layer 6a is formed of the same film as the data line 6 in the pixel portion, and is electrically connected to the first relay layer 7a through the contact hole 82. As shown in FIG. 9, a plurality of contact holes 82 are provided so as to surround the outer periphery of the terminal portion. Further, the interlayer insulating film 17 is subjected to a planarization process after the film formation. Here, the second relay layer 6a is an example of the “second conductive layer” in the present invention, and the interlayer insulating film 17 is an example of the “first interlayer insulating film” in the present invention.

第2中継層6aの上層には、層間絶縁膜15を介して、第1透明導電膜71aが設けられている。第1透明導電膜71aは、画素部における容量電極71と同一膜で構成されており、コンタクトホール83を介して、第2中継層6aと電気的に接続されている。ここでの層間絶縁膜15は、本発明の「第2層間絶縁膜」の一例であり、コンタクトホール83は、本発明の「第2開口部」の一例である。   A first transparent conductive film 71a is provided on the second relay layer 6a with an interlayer insulating film 15 interposed therebetween. The first transparent conductive film 71 a is made of the same film as the capacitor electrode 71 in the pixel portion, and is electrically connected to the second relay layer 6 a through the contact hole 83. The interlayer insulating film 15 here is an example of the “second interlayer insulating film” in the present invention, and the contact hole 83 is an example of the “second opening” in the present invention.

第1透明導電膜71aの上層には、誘電体膜72aを介して、第2透明導電膜9aが設けられている。第2透明導電膜9aは、画素部における画素電極9と同一膜で構成されており、コンタクトホール84を介して、第1透明導電膜71aと電気的に接続されている。ここでの第2透明導電膜9aは、本発明の「第1導電膜」の一例であり、コンタクトホール84は、本発明の「第1開口部」の一例である。   On the upper layer of the first transparent conductive film 71a, a second transparent conductive film 9a is provided via a dielectric film 72a. The second transparent conductive film 9 a is made of the same film as the pixel electrode 9 in the pixel portion, and is electrically connected to the first transparent conductive film 71 a through the contact hole 84. Here, the second transparent conductive film 9a is an example of the “first conductive film” in the present invention, and the contact hole 84 is an example of the “first opening” in the present invention.

上述したように、本実施形態に係る電気光学装置では、外部回路接続端子102が2つの透明な導電層(即ち、第1透明導電膜71a及び第2透明導電膜9a)を含んで構成されている。よって、例えば外部回路接続端子102が1つの導電層によって構成される場合と比較して、TFTアレイ基板10表面における段差を小さくすることができる。具体的には、より多くの層が積層されることにより表面の起伏がなだらかなものとされている。   As described above, in the electro-optical device according to the present embodiment, the external circuit connection terminal 102 includes two transparent conductive layers (that is, the first transparent conductive film 71a and the second transparent conductive film 9a). Yes. Therefore, for example, the step on the surface of the TFT array substrate 10 can be reduced as compared with the case where the external circuit connection terminal 102 is formed of one conductive layer. Specifically, the undulation of the surface is made gentle by laminating more layers.

TFTアレイ基板10上には、上述したような積層構造が形成された後、液晶層50の配向方向を揃えるための配向膜16(図2参照)が配置され、ラビング処理が施される。この際、仮にTFTアレイ基板10上に段差が生じていると、配向膜16に意図しないスジが発生したり、削りカスが発生したりする可能性が高くなる。   After the laminated structure as described above is formed on the TFT array substrate 10, an alignment film 16 (see FIG. 2) for aligning the alignment direction of the liquid crystal layer 50 is disposed and subjected to a rubbing process. At this time, if a step is generated on the TFT array substrate 10, there is a high possibility that unintended streaks or shavings are generated in the alignment film 16.

これに対し、本実施形態に係る電気光学装置では、外部回路接続端子102が2つの透明な導電層を含んで構成されることで、表面における段差が小さくされている。よって、上述したラビング処理における様々な不都合を回避することが可能である。   On the other hand, in the electro-optical device according to this embodiment, the external circuit connection terminal 102 includes two transparent conductive layers, so that the step on the surface is reduced. Therefore, various inconveniences in the rubbing process described above can be avoided.

また本実施形態に係る電気光学装置では、上述したように、各画素部も2つの透明な導電層(即ち、容量電極71及び画素電極9)を含んで構成されている。このため、画像表示領域10aにおいて画素部を構成している透明な導電層を周辺領域まで延在させることにより、上述した外部回路接続端子102の構成を容易に実現することができる。   In the electro-optical device according to this embodiment, as described above, each pixel unit is also configured to include two transparent conductive layers (that is, the capacitor electrode 71 and the pixel electrode 9). Therefore, the configuration of the external circuit connection terminal 102 described above can be easily realized by extending the transparent conductive layer constituting the pixel portion in the image display area 10a to the peripheral area.

図11及び図12において、ダミー端子102dは、外部回路接続端子102と同様に、半導体層30cと、中継層7aと、第1中継層7aと、第2中継層6aと、第1透明導電膜71aと、第2透明導電膜9aとが積層されることによって形成されている。但し、ダミー端子102dでは、外部回路接続端子102のように、半導体層30cと第1中継層7aとを電気的に接続するコンタクトホール81、及び第1中継層7aと第2中継層6aとを電気的に接続するコンタクトホール82が形成されていない。   In FIG. 11 and FIG. 12, the dummy terminal 102d is similar to the external circuit connection terminal 102 in that the semiconductor layer 30c, the relay layer 7a, the first relay layer 7a, the second relay layer 6a, and the first transparent conductive film. It is formed by laminating 71a and the second transparent conductive film 9a. However, in the dummy terminal 102d, like the external circuit connection terminal 102, the contact hole 81 that electrically connects the semiconductor layer 30c and the first relay layer 7a, and the first relay layer 7a and the second relay layer 6a are provided. A contact hole 82 for electrical connection is not formed.

ダミー端子102dは、上述したように、TFTアレイ基板10の表面に位置する端子部分(即ち、第2透明導電膜9a)が、第1中継層7a及び半導体層30cとは電気的にされないため、その分が積層構造の起伏の差となって、外部回路接続端子102との間に段差が生じてしまう場合がある。   As described above, the dummy terminal 102d is not electrically connected to the first relay layer 7a and the semiconductor layer 30c at the terminal portion (that is, the second transparent conductive film 9a) located on the surface of the TFT array substrate 10. The difference may be a difference in the undulation of the laminated structure, and a step may be generated between the external circuit connection terminals 102.

これに対し本実施形態に係る電気光学装置では、ダミー端子102dが第1透明導電膜71aと、第2透明導電膜9aを含むように構成されているため、外部回路接続端子102とダミー端子102dとの間に生じる段差を小さくすることができる。よって、TFTアレイ基板10表面をよりなだらかなものとすることができる。従って、より好適にラビング処理を行うことが可能である。   On the other hand, in the electro-optical device according to the present embodiment, the dummy terminal 102d is configured to include the first transparent conductive film 71a and the second transparent conductive film 9a, and thus the external circuit connection terminal 102 and the dummy terminal 102d. Can be reduced. Therefore, the surface of the TFT array substrate 10 can be made gentler. Therefore, it is possible to perform the rubbing process more suitably.

尚、ここでは、外部回路接続端子102とダミー端子102dとの相違点を、コンタクトホール81及び82の有無として説明したが、例えば外部回路接続端子102における一部の層が、ダミー端子102dには設けられないような場合であっても、上述した効果は同様に得られる。   Here, the difference between the external circuit connection terminal 102 and the dummy terminal 102d has been described as the presence / absence of the contact holes 81 and 82. However, for example, some layers in the external circuit connection terminal 102 may be included in the dummy terminal 102d. Even if it is not provided, the above-described effects can be obtained in the same manner.

以上説明したように、本実施形態に係る電気光学装置によれば、TFTアレイ基板10上の段差を小さくすることができるため、ラビング処理を好適に行うことが可能となる。これにより、スジムラ等の表示不良を防止することができるため、高品質な画像を表示することが可能である。   As described above, according to the electro-optical device according to the present embodiment, the step on the TFT array substrate 10 can be reduced, so that the rubbing process can be suitably performed. Accordingly, display defects such as stripes can be prevented, so that a high-quality image can be displayed.

<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。ここに図13は、プロジェクターの構成例を示す平面図である。以下では、この液晶装置をライトバルブとして用いたプロジェクターについて説明する。
<Electronic equipment>
Next, the case where the liquid crystal device which is the above-described electro-optical device is applied to various electronic devices will be described. FIG. 13 is a plan view showing a configuration example of the projector. Hereinafter, a projector using the liquid crystal device as a light valve will be described.

図13に示されるように、プロジェクター1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 13, a lamp unit 1102 including a white light source such as a halogen lamp is provided inside the projector 1100. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、画像信号処理回路から供給されるR、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configurations of the liquid crystal panels 1110R, 1110B, and 1110G are the same as those of the liquid crystal device described above, and are driven by R, G, and B primary color signals supplied from the image signal processing circuit. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

ここで、各液晶パネル1110R、1110B及び1110Gによる表示像について着目すると、液晶パネル1110Gによる表示像は、液晶パネル1110R、1110Bによる表示像に対して左右反転することが必要となる。   Here, paying attention to the display images by the liquid crystal panels 1110R, 1110B, and 1110G, the display image by the liquid crystal panel 1110G needs to be horizontally reversed with respect to the display images by the liquid crystal panels 1110R and 1110B.

尚、液晶パネル1110R、1110B及び1110Gには、ダイクロイックミラー1108によって、R、G、Bの各原色に対応する光が入射するので、カラーフィルターを設ける必要はない。   Since light corresponding to the primary colors R, G, and B is incident on the liquid crystal panels 1110R, 1110B, and 1110G by the dichroic mirror 1108, it is not necessary to provide a color filter.

尚、図13を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータや、携帯電話、液晶テレビや、ビューファインダー型、モニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 13, a mobile personal computer, a mobile phone, an LCD TV, a viewfinder type, a monitor direct-view type video tape recorder, a car navigation device, a pager, an electronic device Examples include notebooks, calculators, word processors, workstations, videophones, POS terminals, and devices with touch panels. Needless to say, the present invention can be applied to these various electronic devices.

また、本発明は上述の各実施形態で説明した液晶装置以外にも反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal devices described in the above embodiments, the present invention includes a reflective liquid crystal device (LCOS), a plasma display (PDP), a field emission display (FED, SED), an organic EL display, and a digital micromirror device. (DMD), electrophoresis apparatus and the like are also applicable.

本発明は、上述した実施形態に限られるものではなく、特許請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及び該電気光学装置を備えた電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the spirit or idea of the invention that can be read from the claims and the entire specification, and an electro-optical device with such a change. In addition, an electronic apparatus including the electro-optical device is also included in the technical scope of the present invention.

6…データ線、6a…第2中継層、7…中継層、7a…第1中継層、9…画素電極、9a…第2透明導電膜、10…TFTアレイ基板、10a…画像表示領域、11…走査線、12,13,14,15,17…層間絶縁膜、20…対向基板、30…TFT、30a、30c…半導体層、30b…ゲート電極、50…液晶層、70…蓄積容量、71…容量電極、71a…第1透明導電膜、72a…誘電体膜、81,82,83,84…コンタクトホール、101…データ線駆動回路、102…外部回路接続端子、102d…ダミー端子、104…走査線駆動回路   6 ... data line, 6a ... second relay layer, 7 ... relay layer, 7a ... first relay layer, 9 ... pixel electrode, 9a ... second transparent conductive film, 10 ... TFT array substrate, 10a ... image display area, 11 Scan lines 12, 13, 14, 15, 17 ... Interlayer insulating film, 20 ... Counter substrate, 30 ... TFT, 30a, 30c ... Semiconductor layer, 30b ... Gate electrode, 50 ... Liquid crystal layer, 70 ... Storage capacitor, 71 ... Capacitance electrode, 71a ... First transparent conductive film, 72a ... Dielectric film, 81, 82, 83, 84 ... Contact hole, 101 ... Data line driving circuit, 102 ... External circuit connection terminal, 102d ... Dummy terminal, 104 ... Scan line drive circuit

Claims (8)

画素領域に設けられた画素部と、
前記画素部に設けられた透明な容量電極と、該容量電極に誘電体膜を介して設けられた透明な画素電極とを有する蓄積容量と、
前記画素領域の外側に、互いに電気的に接続された前記容量電極と同一層に形成された第1透明導電膜及び前記画素電極と同一層に形成された第2透明導電膜を有し、表示用の信号が供給される接続端子と、
前記第1透明導電膜及び前記第2透明導電膜の各々と同一層に形成された透明導電膜を有し、前記信号が供給されないダミー端子と
を備えることを特徴とする電気光学装置。
A pixel portion provided in the pixel region;
A storage capacitor having a transparent capacitive electrode provided in the pixel portion and a transparent pixel electrode provided on the capacitive electrode via a dielectric film;
The outside of the pixel region, have a second transparent conductive film formed on the first transparent conductive film and the pixel electrode in the same layer formed on the capacitor electrode and the same layer which are electrically connected to each other, the display A connection terminal to which a signal is supplied ,
The first have a transparent conductive film and the second transparent conductive film, respectively and a transparent conductive film formed in the same layer, the electro-optical device, characterized in that it comprises a dummy terminal to which the signal is not supplied.
前記誘電体膜は、前記接続端子に対応して設けられた第1開口部を有しており、
前記第1透明導電膜及び前記第2透明導電膜は、前記第1開口部を介して互いに電気的に接続される
ことを特徴とする請求項1に記載の電気光学装置。
The dielectric film has a first opening provided corresponding to the connection terminal,
The electro-optical device according to claim 1, wherein the first transparent conductive film and the second transparent conductive film are electrically connected to each other through the first opening.
前記容量電極の下層側に設けられると共に、平坦化処理の施された第1層間絶縁膜と、
前記第1層間絶縁膜の上層に設けられたデータ線と
を備え、
前記画素電極は、スイッチング素子に対応して設けられ、前記スイッチング素子は、前記データ線と電気的に接続されており、
前記接続端子は、前記データ線と同一層に形成された導電膜と電気的に接続されている
ことを特徴とする請求項1又は2に記載の電気光学装置。
A first interlayer insulating film provided on a lower layer side of the capacitive electrode and subjected to planarization;
A data line provided on an upper layer of the first interlayer insulating film,
The pixel electrode is provided corresponding to a switching element, and the switching element is electrically connected to the data line,
The electro-optical device according to claim 1, wherein the connection terminal is electrically connected to a conductive film formed in the same layer as the data line.
前記ダミー端子は、前記導電膜と電気的に接続されていないことを特徴とする請求項3に記載の電気光学装置。   The electro-optical device according to claim 3, wherein the dummy terminal is not electrically connected to the conductive film. 前記容量電極及びデータ線間に設けられた第2層間絶縁膜を備え、
前記接続端子は、前記第1透明導電膜及び前記第2透明導電膜が、前記第2層間絶縁膜に開口された第2開口部に沿うように設けられることで、前記導電膜と電気的に接続されている
ことを特徴とする請求項3又は4に記載の電気光学装置。
A second interlayer insulating film provided between the capacitor electrode and the data line;
The connection terminal is electrically connected to the conductive film by providing the first transparent conductive film and the second transparent conductive film along a second opening opened in the second interlayer insulating film. The electro-optical device according to claim 3, wherein the electro-optical device is connected.
前記第1層間絶縁膜の下層側に設けられた前記スイッチング素子の半導体層と、
前記半導体層及び前記データ線間に設けられた遮光性を有する他の導電膜と
を備えることを特徴とする請求項3から5のいずれか一項に記載の電気光学装置。
A semiconductor layer of the switching element provided on a lower layer side of the first interlayer insulating film;
The electro-optical device according to claim 3, further comprising: a light-shielding conductive film provided between the semiconductor layer and the data line.
前記半導体層の下層側に設けられた遮光膜を備えることを特徴とする請求項6に記載の電気光学装置。   The electro-optical device according to claim 6, further comprising a light shielding film provided on a lower layer side of the semiconductor layer. 請求項1から7のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 1.
JP2009034897A 2009-02-18 2009-02-18 Electro-optical device and electronic apparatus Expired - Fee Related JP5470894B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009034897A JP5470894B2 (en) 2009-02-18 2009-02-18 Electro-optical device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009034897A JP5470894B2 (en) 2009-02-18 2009-02-18 Electro-optical device and electronic apparatus

Publications (2)

Publication Number Publication Date
JP2010191134A JP2010191134A (en) 2010-09-02
JP5470894B2 true JP5470894B2 (en) 2014-04-16

Family

ID=42817243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009034897A Expired - Fee Related JP5470894B2 (en) 2009-02-18 2009-02-18 Electro-optical device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP5470894B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6026433B2 (en) * 2012-01-11 2016-11-16 シャープ株式会社 Semiconductor device, display device, and method of manufacturing semiconductor device
KR102533660B1 (en) 2018-07-04 2023-05-17 삼성디스플레이 주식회사 Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094020A (en) * 2002-09-02 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display
JP2004247533A (en) * 2003-02-14 2004-09-02 Casio Comput Co Ltd Active matrix panel
JP4821183B2 (en) * 2005-06-24 2011-11-24 セイコーエプソン株式会社 ELECTRO-OPTICAL DEVICE AND ELECTRONIC DEVICE HAVING THE SAME
JP2009015193A (en) * 2007-07-09 2009-01-22 Epson Imaging Devices Corp Liquid crystal display panel, its manufacturing method and electronic apparatus
JP5154298B2 (en) * 2007-08-01 2013-02-27 株式会社ジャパンディスプレイウェスト Liquid crystal display panel and manufacturing method thereof
JP2010079075A (en) * 2008-09-26 2010-04-08 Hitachi Displays Ltd Transparent type liquid crystal display apparatus
JP5175155B2 (en) * 2008-09-30 2013-04-03 株式会社ジャパンディスプレイウェスト Liquid crystal display device and electronic device

Also Published As

Publication number Publication date
JP2010191134A (en) 2010-09-02

Similar Documents

Publication Publication Date Title
JP5589359B2 (en) Electro-optical device and electronic apparatus
JP5217752B2 (en) Electro-optical device and electronic apparatus
JP5782676B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP5423548B2 (en) Electro-optical device and electronic apparatus
JP5724531B2 (en) Electro-optical device and electronic apparatus
JP5396905B2 (en) Electro-optical device and electronic apparatus
JP5909919B2 (en) Electro-optical device and electronic apparatus
JP2011158556A (en) Electrooptical device and electronic apparatus
JP5233618B2 (en) Electro-optical device and electronic apparatus
JP5470894B2 (en) Electro-optical device and electronic apparatus
JP5195455B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP6409894B2 (en) Electro-optical device and electronic apparatus
JP5182116B2 (en) Electro-optical device and electronic apparatus
JP6146441B2 (en) Electro-optical device and electronic apparatus
JP2010160308A (en) Electrooptical apparatus and electronic device
JP5804113B2 (en) Electro-optical device and electronic apparatus
JP2011180524A (en) Electro-optical device and electronic equipment
JP2010039209A (en) Electrooptical device and method for manufacturing the same, and electronic equipment
JP2011075773A (en) Electro-optical apparatus and electric apparatus
JP2010186118A (en) Electro-optical device and electronic apparatus
JP5176852B2 (en) Electro-optical device and electronic apparatus
JP5145944B2 (en) Electro-optical device and electronic apparatus
JP5169849B2 (en) Electro-optical device and electronic apparatus
JP2011180550A (en) Electro-optical device and electronic apparatus
JP5482279B2 (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

R150 Certificate of patent or registration of utility model

Ref document number: 5470894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees