JP2004247533A

JP2004247533A - Active matrix panel

Info

Publication number: JP2004247533A
Application number: JP2003036123A
Authority: JP
Inventors: Eiichi Onaka; 栄一尾中
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2003-02-14
Filing date: 2003-02-14
Publication date: 2004-09-02

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a lead wire exposed on the end face of a glass substrate from corroding in a liquid crystal display device provided with a thin film transistor. <P>SOLUTION: The glass substrate 1 of a size for a plurality of liquid crystal display devices is finally cut along a cut line 2 shown by a dot dash line and divided into each unit. For instance, the right end of a gate line 8 connected to the gate electrode of a thin film transistor 7 is connected to a common line 5 for the static electricity countermeasure arranged outside the cut line 2 through a wiring line 10, a connection pad 12 in a gate drive loading area 11 and a lead wire 13. The lead wire 13 is simultaneously made of the same material as a pixel electrode 6 consisting of ITO. Since the ITO is not easily corroded, the lead wire 13 exposed on the end face of the glass substrate 1 after cutting the glass substrate 1 can be prevented from corroding. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【０００１】
【発明の属する技術分野】
この発明はアクティブマトリックスパネルに関し、例えば、アクティブ素子として薄膜トランジスタを備えたアクティブマトリックスパネルに関する。
【０００２】
【従来の技術】
アクティブ素子として薄膜トランジスタを備えたアクティブマトリックスパネルでは、基板上に互いに交差して設けられたそれぞれ複数ずつのゲートラインとドレインラインとの各交点近傍に薄膜トランジスタが両ラインに接続されて設けられている。ところで、このようなアクティブマトリックスパネルを製造するとき、製造工程中の静電気に起因して両ライン間に電位差が生じると、薄膜トランジスタの特性が変化したり破壊したりするおそれがあるため、静電気対策を施している。
【０００３】
従来のこのようなアクティブマトリックスパネルには、薄膜トランジスタ等が設けられた本来の基板に連続して設けられた外部基板上に共通ラインを設け、この共通ラインにゲートラインおよびドレインラインをドライバ搭載用接続パッドおよび該接続パッドから引き出された引き出し線を介して接続し、静電気を帯びたとき、共通ラインを介してすべてのゲートラインおよびドレインラインが同電位となることにより、両ライン間に電位差が生じるのを防止し、そして最終的には本来の基板と外部基板との間で切断するようにしたものがある（例えば、特許文献１参照）。この場合、ドライバ搭載用接続パッドおよび引き出し線は、加工性や低抵抗値の要請から、これらに接続されたゲートラインまたはドレインラインと同一の材料例えばアルミニウムやアルミニウム合金からなるアルミニウム系金属あるいはクロムやモリブデン等の高融点金属によって形成されている。
【０００４】
【特許文献１】
特開平６−２０２１５２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、本来の基板と外部基板との間で切断すると、本来の基板上に残存する引き出し線が絶縁膜で覆われていても、腐食しやすい上記金属材料からなる引き出し線の端面が本来の基板の端面から露出されるため、この露出部分の汚染等に起因して、当該露出部分が腐食するおそれがある。そして、引き出し線の露出側からドライバ搭載用接続パッド側への腐食が進行し、ついにはドライバ搭載用接続パッドが腐食すると、ドライバとの電気的接続が断たれ、故障してしまう。
そこで、この発明は、基板の端面に露出された引き出し線の腐食を防止することができるアクティブマトリックスパネルを提供することを目的とする。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、基板上に、該基板上にマトリックス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、該配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブマトリックスパネルにおいて、前記引き出し線の少なくともその端面側は腐食しにくい導電材料によって形成されていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記引き出し線は酸化物系透明導電材料によって形成されていることを特徴とするものである。
請求項３に記載の発明は、請求項１に記載の発明において、前記引き出し線はＩＴＯによって形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるドレインラインであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッドに接続されていることを特徴とするものである。
請求項７に記載の発明は、請求項６に記載の発明において、前記接続パッドは、前記配線に連続して設けられた第１のパッド部と、該第１のパッド部上に前記引き出し線に連続して設けられた第２のパッド部とを少なくとも有することを特徴とするものである。
請求項８に記載の発明は、請求項６に記載の発明において、前記引き出し線は、前記接続パッドに連続して設けられた第１の引き出し線と、該第１の引き出し線に接続された腐食しにくい導電材料からなる第２の引き出し線とを有することを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記配線はドライバが搭載される接続パッドに接続され、前記引き出し線は該接続パッド側とは反対側の前記配線に接続されていることを特徴とするものである。
請求項１０に記載の発明は、請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするものである。
請求項１１に記載の発明は、請求項１０に記載の発明において、前記薄膜トランジスタに画素電極が接続されていることを特徴とするものである。
請求項１２に記載の発明は、請求項１１に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記画素電極と同一の材料によって形成されていることを特徴とするものである。
請求項１３に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするものである。
請求項１４に記載の発明は、請求項１３に記載の発明において、前記薄膜トランジスタは、光源側に配置された遮光性材料からなる第１のゲート電極と、光源側とは反対側に配置された透光性材料からなる第２のゲート電極との２つのゲート電極を備えていることを特徴とするものである。
請求項１５に記載の発明は、請求項１４に記載の発明において、前記引き出し線の少なくともその端面側は同一の平面上に設けられた前記第２のゲート電極と同一の材料によって形成されていることを特徴とするものである。
そして、この発明によれば、引き出し線の少なくともその端面側を腐食しにくい導電材料によって形成しているので、基板の端面に露出された引き出し線の腐食を防止することができる。
【０００７】
【発明の実施の形態】
（第１実施形態）
図１はこの発明の第１実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子（アクティブ素子）としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【０００８】
液晶表示装置複数個分に対応する大きさのガラス基板１は、最終的には一点鎖線で示すカットライン２に沿って切断されることにより、カットライン２で囲まれた単体形成領域３からなる各単体に分断されるようになっている。単体形成領域３において二点鎖線で囲まれた領域は表示領域４となっている。ガラス基板１上の各単体形成領域３の右辺外側、下辺外側、左辺内側および上辺内側には共通ライン５が格子状に設けられている。
【０００９】
表示領域４には、マトリックス状に配置された複数の画素電極６と、これらの画素電極６にそれぞれ接続されたスイッチング素子としての複数の薄膜トランジスタ７と、行方向に配置され、薄膜トランジスタ７にゲート信号を供給する複数のゲートライン８と、列方向に配置され、薄膜トランジスタ７にドレイン信号を供給する複数のドレインライン９とが設けられている。
【００１０】
各ゲートライン８の右端部は、ガラス基板１上において表示領域４の右側に設けられた引き回し線１０、その右側の点線で示すゲートドライバ搭載領域１１内に設けられた出力側の接続パッド１２およびその右側に設けられた引き出し線１３を介して、その右側の共通ライン５に接続されている。
【００１１】
各ドレインライン９の下端部は、ガラス基板１上において表示領域４の下側に設けられた引き回し線１４、その下側の点線で示すドレインドライバ搭載領域１５内に設けられた出力側の接続パッド１６およびその下側に設けられた引き出し線１７を介して、その下側の共通ライン５に接続されている。
【００１２】
各ドライバ搭載領域１１、１５内にそれぞれ設けられた入力側の接続パッド１８、１９は、ガラス基板１上においてドレインドライバ搭載領域１５の右下側の各所定の箇所に設けられた外部接続端子２０に引き回し線２１を介して接続されている。各外部接続端子２０は、その下側に設けられた引き出し線２２を介して、その下側の共通ライン５に接続されている。
【００１３】
次に、図１に示す液晶表示装置の一部の具体的な構造の一例について、図２を参照して説明する。この場合、図２は薄膜トランジスタ７の部分および各出力側の接続パッド１２、１６の部分の断面図を示す。
【００１４】
まず、薄膜トランジスタ７の部分について説明する。ガラス基板１の上面の所定の箇所にはアルミニウム系金属、クロム系金属、モリブデン系金属等（以下、クロム等という。）からなるゲート電極２３が設けられている。ゲート電極２３を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜２４が設けられている。ゲート電極２３上におけるゲート絶縁膜２４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜２５が設けられている。
【００１５】
半導体薄膜２５の上面の所定の箇所には窒化シリコンからなるチャネル保護膜２６が設けられている。チャネル保護膜２６の上面両側およびその両側における半導体薄膜２５の上面にはｎ型アモルファスシリコンからなるコンタクト層２７、２８が設けられている。各コンタクト層２７、２８の上面にはクロム等からなるドレイン電極２９およびソース電極３０が設けられている。
【００１６】
そして、ゲート電極２３、ゲート絶縁膜２４、半導体薄膜２５、チャネル保護膜２６、コンタクト層２７、２８、ドレイン電極２９およびソース電極により、薄膜トランジスタ７が構成されている。
【００１７】
ドレイン電極２９およびソース電極３０等を含むゲート絶縁膜２４の上面には窒化シリコンからなるオーバーコート膜３１が設けられている。オーバーコート膜３１の上面の所定の箇所にはＩＴＯ（酸化物系透明導電材料）からなる画素電極６が設けられている。画素電極６は、オーバーコート膜３１に設けられた開口部３２を介してソース電極３０に接続されている。
【００１８】
次に、ゲートドライバ搭載領域１１内の出力側の接続パッド１２について説明する。接続パッド１２は、ガラス基板１の上面の所定の箇所に設けられたクロム等からなる第１のパッド部１２ａと、その上のオーバーコート膜３１の上面に設けられたＩＴＯからなる第２のパッド部１２ｂとからなっている。この場合、第２のパッド部１２ｂは、オーバーコート膜３１およびゲート絶縁膜２４に設けられた開口部３３を介して第１のパッド部１２ａに接続されている。
【００１９】
次に、ドレインドライバ搭載領域１５内の出力側の接続パッド１６について説明する。接続パッド１６は、ゲート絶縁膜２４の上面の所定の箇所に設けられたクロム等からなる第１のパッド部１６ａと、その上のオーバーコート膜３１の上面に設けられたＩＴＯからなる第２のパッド部１６ｂとからなっている。この場合、第２のパッド部１６ｂは、オーバーコート膜３１に設けられた開口部３４を介して第１のパッド部１６ａに接続されている。
【００２０】
次に、代表として、ゲートドライバ搭載領域１１内の出力側の接続パッド１２およびその近傍の共通ライン５の部分について、図３および図４を参照して説明する。この場合、図３は接続パッド１２およびその近傍の共通ライン５の部分の平面図を示し、図４はそのＩＶ−ＩＶ線に沿う断面図を示す。
【００２１】
引き回し線１０は、ガラス基板１の上面にゲートライン８に連続して設けられたクロム等からなり、その右端部は方形状の接続パッド１２のクロム等からなる第１のパッド部１２ａの左辺中央部に連続されている。引き出し線１３は、オーバーコート膜３１の上面に設けられたＩＴＯからなり、その左端部は方形状の接続パッド１２のＩＴＯからなる第２のパッド部１２ｂの右辺中央部に連続され、その右端部は、その右側におけるオーバーコート膜３１の上面に設けられたＩＴＯからなる共通ライン５に連続されている。この場合、共通ライン５の全体は、オーバーコート膜３１の上面に設けられたＩＴＯのみからなっている。
【００２２】
そして、図３および図４において、ガラス基板１をカットライン２に沿って切断すると、引き出し線１３の切断面がガラス基板１の切断面から露出される。しかし、引き出し線１３は、腐食しにくいＩＴＯ（酸化物系透明導電材料）からなるため、切断面のみならず、全体が露出していても、腐食することはない。したがって、接続パッド１２のＩＴＯからなる第２のパッド部１２ｂも腐食することはない。また、接続パッド１２のクロム等からなる第１のパッド部１２ａも、その上の第２のパッド部１２ｂによって覆われているので腐食することはない。
【００２３】
このように、出力側の接続パッド１２が腐食することはないので、その上に搭載されるゲートドライバとの電気的接続を長期間に亘って安定良く維持することができる。このようなことは、図２に示すドレインドライバ搭載領域１５内の出力側の接続パッド１６についても同様である。また、図１に示す外部接続端子２０は、出力側の接続パッド１２、１６のいずれかと同様の構造にすると、腐食しにくいようにすることができる。
【００２４】
ここで、ゲートドライバ搭載領域１１内の出力側の接続パッド１２の第１のパッド部１２ａは、ガラス基板１の上面にゲート電極２３を含むゲートライン８および引き回し線１０をクロム等によって形成するとき、同時に形成する。ドレインドライバ搭載領域１５内の出力側の接続パッド１６の第１のパッド部１６ａは、ゲート絶縁膜２４の上面にドレイン電極２９およびソース電極３０を含むドレインライン９および引き回し線１４をクロム等によって形成するとき、同時に形成する。
【００２５】
また、ゲートドライバ搭載領域１１内の出力側の接続パッド１２の第２のパッド部１２ｂ、引き出し線１３、ドレインドライバ搭載領域１５内の出力側の接続パッド１６の第２のパッド部１６ｂ、引き出し線１７および共通ライン５は、オーバーコート膜３１の上面に画素電極６をＩＴＯによって形成するとき、同時に形成する。したがって、工程数が増加することはない。
【００２６】
なお、上記実施形態では、図４に示すように、接続パッド１２をクロム等からなる第１のパッド部１２ａ上にＩＴＯからなる第２のパッド部１２ｂを設けた２層構造とした場合について説明したが、これに限定されるものではない。例えば、図５に示す第１の変形例のように、接続パッド１２をクロム等、例えばクロム系金属からなる第１のパッド部１２ａ上にクロム等、例えばアルミニウム系金属からなる第２のパッド部１２ｂおよびＩＴＯからなる第３のパッド部１２ｃを設けた３層構造としてもよい。この場合、第２のパッド部１２ｂは、ドレインライン９等をクロム等、例えばアルミニウム系金属によって形成するとき、同時に形成する。また、接続パッド１６および外部接続端子２０も上記のような３層構造としてもよい。
【００２７】
また、上記実施形態では、図４に示すように、共通ライン５をＩＴＯのみからなる単層構造とした場合について説明したが、これに限定されるものではない。例えば、図６に示す第２の変形例のように、共通ライン５をクロム等、例えばクロム軽金属からなる第１のライン層５ａ、クロム等、例えばアルミニウム系金属からなる第２のライン層５ｂおよびＩＴＯからなる第３のライン層５ｃの３層構造としてもよい。また、共通ライン５を第１のライン層５ａおよび第３のライン層５ｃの２層構造としてもよく、また第２のライン層５ｂおよび第３のライン層５ｃの２層構造としてもよい。
【００２８】
また、共通ライン５をＩＴＯからなるライン層を有しない構造としてもよい。例えば、図７に示す第３の変形例のように、共通ライン５を、図６に示すクロム等、例えばクロム系金属からなる第１のライン層５ａおよびクロム等、例えばアルミニウム系金属からなる第２のライン層５ｂの２層構造とし、ＩＴＯからなる引き出し線１３の右端部１３ａをオーバーコート膜３１に設けられた開口部３５を介して共通ライン５（第２のライン層５ｂ）に接続するようにしてもよい。上記において、共通ライン５を第２のライン層５ｂのみとし、これに引き出し線１３の右端部１３ａをオーバーコート膜３１に設けられた開口部３５を介して接続するようにしてもよい。また、共通ライン５を第１のライン層５ａのみとし、これに引き出し線１３の右端部１３ａをオーバーコート膜３１およびゲート絶縁膜２４に設けられた開口部３５を介して接続するようにしてもよい。
【００２９】
（第２実施形態）
図８はこの発明の第２実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図を示し、図９はそのうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の断面図を示したものである。
【００３０】
この液晶表示装置において、図１および図４に示す場合と異なる点は、出力側の接続パッド１２がドライバ搭載用パッド部１２ｄおよび引き出し線接続用パッド部１２ｅを有する長さとした点である。つまり、オーバーコート膜３１およびゲート絶縁膜２４に、クロム等の単層からなる接続パッド１２を露出する開口部３３および３６を設け、該接続パッド１２の開口部３３から露出する部分をドライバチップの電極にボンディングされるドライバ搭載用パッド部１２ｄとし、接続パッド１２の開口部３６から露出する部分を引き出し線接続用パッド部１２ｅとしている。この場合、該引き出し線接続用パッド部１２ｅは、開口部３６を介してオーバーコート膜３１上に設けられた引き出し線１３に接続される。上記において、ドライバ搭載用パッド部１２ｄおよび引き出し線接続用パッド部１２ｅを離間せずに連続して設け、オーバーコート膜３１およびゲート絶縁膜２４に形成する開口部を１つとすることも可能である。すなわち、開口部から露出される接続パッド１２の一部に引き出し線１３を接続し、該接続パッド１２の残部をドライバチップのボンディング用パッド部とすることができる。
【００３１】
この場合、出力側の接続パッド１６および外部接続端子２０も同様な構造とすることができる。すなわち、図８に図示されるように、接続パッド１６にドライバ搭載用パッド部１６ｄおよび引き出し線接続用パッド部１６ｅを設け、ＩＴＯからなる引き出し線１７を開口部３７を介して引き出し線接続用パッド部１６ｅに接続する。また、外部接続端子２０に、ドライバ搭載用パッド部２０ｄおよび引き出し線接続用パッド部２０ｅを設け、ＩＴＯからなる引き出し線２２を開口部３８を介して引き出し線接続用パッド部２０ｅに接続する。
【００３２】
このようにした場合には、図９を参照して説明すると、接続パッド１２がクロム等、例えばクロム系金属からなる単層構造であるため、図４に示す場合と比較して、クロム等からなる第１のパッド部１２ａとＩＴＯからなる第２のパッド部１２ｂとの間のコンタクト抵抗が存在しない。この結果、ドライバチップをボンディングする際、表面抵抗を小さくすることができるので、高速駆動に対応することが可能となる。
【００３３】
（第３実施形態）
図８および図９に示す場合には、接続パッド１２、１６を含むドライバ搭載領域１１、１５とカットライン２との間に開口部３６、３７等を設けるため、額縁の幅が図１および図４に示す場合よりも大きくなってしまう。そこで、図１０に示すこの発明の第３実施形態としての液晶表示装置のように、ゲートライン８のドライバ搭載領域１１の対向側である左側に開口部３６を含む引き出し線１３を設け、この引き出し線１３の左端部をその左側の共通ライン５に接続し、またドレインライン９のドライバ搭載領域１５の対向側である上側に開口部３７を含む引き出し線１７を設け、この引き出し線１７の上端部をその上側の共通ライン５に接続すると、額縁の幅を小さくすることができる。
【００３４】
この場合、表示領域４の周囲にはシール部があり、このシール部およびシール部の内側の数ｍｍの範囲は配向不良領域となって非表示領域とされるため、ドライバ搭載領域１１、１５の対向側にＩＴＯからなる引き出し線１３、１７を設ければ、該引き出し線１３、１７をこのような非表示領域の全体或いは一部の領域に配置することが可能となるので、この非表示領域に配置された引き出し線１３、１７の長さ分だけ液晶表示装置の額縁の幅を小さくすることができる。なお、外部接続端子２０の場合には、その配置領域にある程度の余裕があるため、その近傍に開口部３８等を設けても、額縁の幅が大きくなることはない。
【００３５】
（第４実施形態）
図１に示す液晶表示装置では、製造工程中の静電気対策について効果があるが、カットライン２で各単体に切断した後では、静電気対策について効果がない。そこで、次に、カットライン２で各単体に切断した後でも静電気対策について効果があるこの発明の第４実施形態としての液晶表示装置について、図１同様の等価回路的平面図である図１１を参照して説明する。
【００３６】
この液晶表示装置において、図１に示す場合と異なる点は、ガラス基板１上の表示領域４の外側にリング状の短絡ライン４１を設け、短絡ライン４１の右辺とゲートドライバ搭載領域１１との間に複数の静電保護素子４２を短絡ライン４１の右辺およびゲートライン８の引き回し線１０に接続されて設け、短絡ライン４１の下辺とドレインドライバ搭載領域１５との間に複数の静電保護素子４３を短絡ライン４１の下辺およびドレインライン９の引き回し線１４に接続されて設けたことである。
【００３７】
この液晶表示装置では、静電保護素子４２、４３を備えているため、カットライン２で各単体に切断した後でも静電気対策について効果がある。次に、この場合の静電気対策について簡単に説明する。例えば、カットライン２で各単体に切断した後のガラス基板１の右端面あるいは下端面に外部から静電気が帯電すると、静電保護素子４２、４３が導通し、短絡ライン４１、全てのゲートライン８および全てのドレインライン９が同電位となり、これにより薄膜トランジスタ７の特性が変化したり破壊したりしないようにすることができる。
【００３８】
ここで、図１１に示す液晶表示装置では、短絡ライン４１の右辺がゲートライン８の引き回し線１０と交差し、短絡ライン４１の下辺がドレインライン９の引き回し線１４と交差する。そこで、短絡ライン４１の左辺、上辺、下辺はゲートライン８および引き回し線１０等と同時に形成し、短絡ライン４１の右辺はドレインライン９および引き回し線１４等と同時に形成する。
【００３９】
（第５実施形態）
図２および図４に示す液晶表示装置では、画素電極６、引き出し線１３および共通ライン５をオーバーコート膜３１の上面に設けているが、これに限定されるものではない。例えば、図１２および図１３に示すこの発明の第５実施形態としての液晶表示装置のように、ゲート絶縁膜２４の上面に画素電極６、引き出し線１３および共通ライン５を設けるようにしてもよい。この場合、画素電極６の一部はソース電極３０の上面の所定の箇所に設けられている。また、接続パッド１２の第２のパッド部１２ｂは、ゲート絶縁膜２４の上面にゲート絶縁膜２４に設けられた開口部３３ａを介して第１のパッド部１２ａに接続されて設けられている。さらに、接続パッド１６の第２のパッド部１６ｂは第１のパッド部１６ａの上面に設けられている。
【００４０】
なお、上記各実施形態において、ゲートライン８とドレインライン９とのうちのいずれか一方のみを共通ライン５に接続するようにしてもよい。また、ガラス基板１上にドライバ搭載領域１１、１５等を設けずに、ＴＣＰ（テープキャリアパッケージ）やＣＯＦ（チップオンフィルム）等と呼ばれる半導体装置を用いるようにしてもよい。
【００４１】
（第６実施形態）
この発明は、液晶表示装置に限らず、他の装置、例えば図１４に示すような指紋読取装置にも適用することができる。すなわち、図１４はこの発明の第６実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子（アクティブ素子）としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【００４２】
この場合の光電変換素子としての薄膜トランジスタは、後で詳述するが、光源側に配置された遮光性材料からなる第１のゲート電極と、光源側とは反対側に配置された透光性材料からなる第２のゲート電極との２つのゲート電極を備えている。
【００４３】
さて、図１４に示すように、指紋読取装置複数個分に対応する大きさのガラス基板５１は、最終的には一点鎖線で示す格子状のカットライン５２に沿って切断されることにより、カットライン５２で囲まれた単体形成領域５３からなる各単体に分断されるようになっている。ガラス基板５１上において、行方向に延びるカットライン５２の下側には第１の共通ライン５４が設けられ、列方向に延びるカットライン５２の左側および右側には第２および第３の共通ライン５５、５６が設けられている。
【００４４】
単体形成領域５３のほぼ中央部には光電変換素子としての複数の薄膜トランジスタ５７がマトリックス状に配置されている。薄膜トランジスタ５７は、その具体的な構造については後で説明するが、トップゲート電極５８、ボトムゲート電極５９、ドレイン電極６０およびソース電極６１を備えている。
【００４５】
単体形成領域５３のほぼ中央部には、行方向に配置され、薄膜トランジスタ５７のトップゲート電極５８に接続された複数のトップゲートライン６２と、行方向に配置され、薄膜トランジスタ５７のボトムゲート電極５９に接続された複数のボトムゲートライン６３と、列方向に配置され、薄膜トランジスタ５７のドレイン電極６０に接続された複数のドレインライン６４と、列方向に配置され、薄膜トランジスタ５７のソース電極６１に接続された複数のソースライン６５とが設けられている。
【００４６】
薄膜トランジスタ５７、トップゲートライン６２、ボトムゲートライン６３、ドレインライン６４およびソースライン６５が配置された指搭載領域の最上層には透明導電層６６（図１５参照）が設けられている。透明導電層６６は、この上に指紋読み取りのために接触された指が静電気を帯びているとき、この静電気を逃がすためのものである。
【００４７】
各トップゲートライン６２の左端部は、ガラス基板５１上において透明導電層６６の左側に設けられた引き回し線６７、その左側の点線で示すトップゲートドライバ搭載領域６８内に設けられた出力側の接続パッド６９およびその左側に設けられた引き出し線７０を介して、その左側のカットライン５２の外側の第２の共通ライン５５に接続されている。
【００４８】
各ボトムゲートライン６３の右端部は、ガラス基板５１上において透明導電層６６の右側に設けられた引き回し線７１、その右側の点線で示すボトムゲートドライバ搭載領域７２内に設けられた出力側の接続パッド７３およびその右側に設けられた引き出し線７４を介して、その左側のカットライン５２の外側の第３の共通ライン５６に接続されている。
【００４９】
各ドレインライン６４の下端部は、ガラス基板５１上において透明導電層６６の下側に設けられた引き回し線７５、その下側の点線で示すドレインドライバ搭載領域７６内に設けられた出力側の接続パッド７７およびその下側に設けられた引き出し線７８を介して、その下側のカットライン５２の外側の第１の共通ライン５４に接続されている。
【００５０】
各ドライバ搭載領域６８、７２、７６内にそれぞれ設けられた入力側の接続パッド７９、８０、８１は、ガラス基板５１上においてドレインドライバ搭載領域７６の下側の各所定の箇所に設けられた外部接続端子８２に引き回し線８３を介して接続されている。各ソースライン６５は、共通引き回し線８４を介して１つの外部接続端子８２に接続されている。
【００５１】
透明導電層６６の所定の２箇所は、引き回し線８５を介して２つの外部接続端子８２に接続されている。各外部接続端子８２は、その下側に設けられた引き出し線８６を介して、その下側のカットライン５２の外側の第１の共通ライン５４に接続されている。
【００５２】
次に、図１４に示す指紋読取装置の一部の具体的な構造の一例について、図１５を参照して説明する。この場合、図１５は薄膜トランジスタ５７の部分および各出力側の接続パッド６９、７３、７７の部分の断面図を示す。
【００５３】
まず、薄膜トランジスタ５７の部分について説明する。ガラス基板５１の上面の所定の箇所にはクロム等からなるボトムゲート電極５９が設けられている。ボトムゲート電極５９を含むガラス基板５１の上面には窒化シリコンからなるボトムゲート絶縁膜８７が設けられている。ボトムゲート電極５９上におけるボトムゲート絶縁膜８７の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜８８が設けられている。
【００５４】
半導体薄膜８８の上面の所定の箇所には窒化シリコンからなるチャネル保護膜８９が設けられている。チャネル保護膜８９の上面両側およびその両側における半導体薄膜８８の上面にはｎ型アモルファスシリコンからなるコンタクト層９０、９１が設けられている。各コンタクト層９０、９１の上面にはクロム等からなるドレイン電極６０およびソース電極６１が設けられている。
【００５５】
ドレイン電極６０およびソース電極６１等を含むボトムゲート絶縁膜８７の上面には窒化シリコンからなるトップゲート絶縁膜９２が設けられている。半導体薄膜８８上におけるトップゲート絶縁膜９２の上面の所定の箇所にはＩＴＯ（酸化物系透明導電材料）からなるトップゲート電極５８が設けられている。トップゲート電極５８を含むトップゲート絶縁膜９２の上面には窒化シリコンからなるオーバーコート膜９３が設けられている。オーバーコート膜９３の上面の所定の箇所にはＩＴＯからなる透明導電層６６が設けられている。
【００５６】
そして、ボトムゲート電極５９、ボトムゲート絶縁膜８７、半導体薄膜８８、チャネル保護膜８９、コンタクト層９０、９１、ドレイン電極６０、ソース電極６１、トップゲート絶縁膜９２およびトップゲート電極５８により、薄膜トランジスタ５７が構成されている。
【００５７】
次に、トップゲートドライバ搭載領域６８内の出力側の接続パッド６９について説明する。接続パッド６９は、トップゲート絶縁膜９２の上面の所定の箇所に設けられたＩＴＯからなる第１のパッド部６９ａと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第２のパッド部６９ｂとからなっている。この場合、第２のパッド部６９ｂは、オーバーコート膜９３に設けられた開口部９４を介して第１のパッド部６９ａに接続されている。
【００５８】
次に、ボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３について説明する。接続パッド７３は、ガラス基板５１の上面の所定の箇所に設けられたクロム等からなる第１のパッド部７３ａと、その上のボトムゲート絶縁膜８７の上面に設けられたクロム等からなる第２のパッド部７３ｂと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第３のパッド部７３ｃと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第４のパッド部７３ｄとからなっている。
【００５９】
この場合、第２のパッド部７３ｂは、ボトムゲート絶縁膜８７に設けられた開口部９５を介して第１のパッド部７３ａに接続されている。第３のパッド部７３ｃは、トップゲート絶縁膜９２に設けられた開口部９６を介して第２のパッド部７３ｂに接続されている。第４のパッド部７３ｄは、オーバーコート膜９３に設けられた開口部９７を介して第３のパッド部７３ｃに接続されている。
【００６０】
次に、ドレインドライバ搭載領域７６内の出力側の接続パッド７７について説明する。接続パッド７７は、ボトムゲート絶縁膜８７の上面の所定の箇所に設けられたクロム等からなる第１のパッド部７７ａと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第２のパッド部７７ｂと、その上のオーバーコート膜９３の上面に設けられたＩＴＯからなる第３のパッド部７７ｃとからなっている。
【００６１】
この場合、第２のパッド部７７ｂは、トップゲート絶縁膜９２に設けられた開口部９８を介して第１のパッド部７７ａに接続されている。第３のパッド部７７ｃは、オーバーコート膜９３に設けられた開口部９９を介して第２のパッド部７７ｂに接続されている。
【００６２】
次に、代表として、ボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３およびその近傍の第２、第３の共通ライン５５、５６の部分について、図１６および図１７を参照して説明する。この場合、図１６は接続パッド７３およびその近傍の第２、第３の共通ライン５５、５６の部分の平面図を示し、図１７はそのＡ−Ａ線に沿う断面図を示す。
【００６３】
引き回し線７１は、ガラス基板１の上面に設けられたクロム等からなり、その右端部は方形状の接続パッド７３のクロム等からなる第１のパッド部７３ａの左辺中央部に連続されている。引き出し線７４は、オーバーコート膜９３の上面に設けられたＩＴＯからなり、その左端部は方形状の接続パッド７３のＩＴＯからなる第４のパッド部７３ｄの右辺中央部に接続され、その右端部は、オーバーコート膜９３の上面に設けられたＩＴＯからなる第３の共通ライン５６に連続されている。第１の共通ライン５６は、オーバーコート膜９３の上面に設けられたＩＴＯからなっている。
【００６４】
第２の共通ライン５５は、ガラス基板５１の上面の所定の箇所に設けられたクロム等からなる第１のライン層５５ａと、ボトムゲート絶縁膜８７の上面に設けられたクロム等からなる第２のライン層５５ｂと、その上のトップゲート絶縁膜９２の上面に設けられたＩＴＯからなる第３のライン層５５ｃとからなっている。
【００６５】
この場合、第２のライン層５５ｂは、ボトムゲート絶縁膜８７に設けられた開口部１００を介して第１のライン層５５ａに接続されている。第３のライン層５５ｃは、トップゲート絶縁膜９２に設けられた開口部１０１を介して第２のライン層５５ｂに接続されている。なお、第２の共通ライン５５は、第１〜第３のライン層５５ａ、５５ｂ、５５ｃのうちのいずれかの１層または２層によって構成するようにしてもよい。
【００６６】
ここで、図１４に示すように、第２の共通ライン５５と引き出し線７４とは互いに交差しているが、図１７に示すように、その間にオーバーコート膜９３が介在するため、短絡することはない。一方、図１４に示すように、第３の共通ライン５６と引き出し線７０とは互いに交差しているが、引き出し線７０を第２の共通ライン５５と同じ積層構造とすると、短絡することはない。
【００６７】
そして、図１６および図１７において、ガラス基板５１をカットライン５２に沿って切断すると、引き出し線７４の切断面がガラス基板５１の切断面から露出される。しかし、引き出し線７４は、腐食しにくいＩＴＯ（酸化物系透明導電材料）からなるため、切断面のみならず、全体が露出していても、腐食することはない。したがって、接続パッド７３のＩＴＯからなる第４のパッド部７３ｄおよび第３のパッド部７３ｃも腐食することはない。また、接続パッド７３のクロム等からなる第１のパッド部７３ａおよび第２のパッド部７３ｂも、その上の第３、第４のパッド部７３ｃ、７３ｄによって覆われているので腐食することはない。
【００６８】
このように、出力側の接続パッド７３が腐食することはないので、その上に搭載されるボトムゲートドライバとの電気的接続を長期間に亘って安定良く維持することができる。このようなことは、図１４に示すトッブゲートドライバ搭載領域６８内の出力側の接続パッド６９およびドレインドライバ搭載領域７６内の出力側の接続パッド７７についても同様である。また、図１４に示す外部接続端子８２は、例えばボトムゲートドライバ搭載領域７２内の出力側の接続パッド７３と同様の構造にすると、腐食しにくいようにすることができる。
【００６９】
ここで、図１５および図１６を参照して簡単に説明すると、パッド部７３ａおよびライン層５５ａは、ボトムゲート電極５９および引き回し線７１等をクロム等によって形成するとき、同時に形成する。パッド部７３ｂ、７７ａおよびライン層５５ｂは、ドレイン電極６０およびソース電極６１等をクロム等によって形成するとき、同時に形成する。パッド部６９ａ、７３ｃ、７７ｂおよびライン層５５ｃは、トップゲート電極５８等をＩＴＯによって形成するとき、同時に形成する。パッド部６９ｂ、７３ｄ、７７ｃ、引き出し線７４および第３の共通ライン５６は、透明導電層６６等をＩＴＯによって形成するとき、同時に形成する。したがって、工程数が増加することはない。
【００７０】
さらに、この発明は、アクティブマトリクス型の有機ＥＬにも適用することが可能である。アクティブマトリクス型の有機ＥＬの場合、各画素は、有機ＥＬと、アドレスラインおよびデータラインに接続され有機ＥＬに対して画像データ取込および遮断のスイッチング機能をなす薄膜トランジスタと、画像データ書き込み用、有機ＥＬ駆動用等の数個の薄膜トランジスタにより形成されるが、これらの薄膜トランジスタに接続されるアドレスライン、データライン、有機ＥＬ駆動用の電源ライン、制御信号用ライン等に接続される引き出し線をＩＴＯによって形成する構成とすることができる。
【００７１】
【発明の効果】
以上説明したように、この発明によれば、引き出し線の少なくともその端面側を腐食しにくい導電材料によって形成しているので、基板の端面に露出された引き出し線の腐食を防止することができる。
【図面の簡単な説明】
【図１】この発明の第１実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図２】図１に示す液晶表示装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図３】図１に示す液晶表示装置のうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の平面図。
【図４】図３のＩＶ−ＩＶ線に沿う断面図。
【図５】第１の変形例を説明するために示す図４同様の断面図。
【図６】第２の変形例を説明するために示す図４同様の断面図。
【図７】第３の変形例を説明するために示す図３同様の平面図。
【図８】この発明の第２実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図９】図８に示す液晶表示装置のうちのゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の共通ラインの部分の断面図。
【図１０】この発明の第３実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図１１】この発明の第４実施形態としての液晶表示装置を説明するために示す図１同様の等価回路的平面図。
【図１２】この発明の第５実施形態としての液晶表示装置を説明するために示す図２同様の断面図。
【図１３】同第５実施形態としての液晶表示装置を説明するために示す図４同様の断面図。
【図１４】この発明の第６実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図１５】図１４に示す指紋読取装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図１６】図１４に示す指紋読取装置のうちのボトムゲートドライバ搭載領域内の出力側の接続パッドおよびその近傍の第２、第３の共通ラインの部分の平面図。
【図１７】図１６のＡ−Ａ線に沿う断面図。
【符号の説明】
１ガラス基板
２カットライン
３単体形成領域
４表示領域
５共通ライン
６画素電極
７薄膜トランジスタ
８ゲートライン
９ドレインライン
１０引き回し線
１１ゲートドライバ搭載領域
１３出力側の接続パッド
１４引き出し線
１５ドレインドライバ搭載領域
１６出力側の接続パッド
１７引き出し線
１８、１９入力側の接続パッド
２０外部接続端子
２１引き回し線
２２引き出し線[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an active matrix panel, for example, to an active matrix panel having a thin film transistor as an active element.
[0002]
[Prior art]
In an active matrix panel including a thin film transistor as an active element, a thin film transistor is provided near both intersections of a plurality of gate lines and a plurality of drain lines provided on a substrate so as to cross each other and connected to both lines. By the way, when manufacturing such an active matrix panel, if a potential difference occurs between both lines due to static electricity during the manufacturing process, the characteristics of the thin film transistor may be changed or destroyed. I am giving it.
[0003]
In such a conventional active matrix panel, a common line is provided on an external substrate continuously provided on an original substrate provided with a thin film transistor or the like, and a gate line and a drain line are connected to the common line for mounting a driver. When a connection is made via a pad and a lead-out line drawn from the connection pad and static electricity is applied, all gate lines and drain lines have the same potential via a common line, so that a potential difference occurs between the two lines. And finally cut between the original substrate and the external substrate (for example, see Patent Document 1). In this case, the connection pad for mounting the driver and the lead line are made of the same material as the gate line or the drain line connected thereto, for example, an aluminum-based metal or chromium, It is formed of a high melting point metal such as molybdenum.
[0004]
[Patent Document 1]
JP-A-6-202152
[0005]
[Problems to be solved by the invention]
However, when cutting between the original substrate and the external substrate, even if the lead lines remaining on the original substrate are covered with an insulating film, the end faces of the lead lines made of the above-mentioned metal material which are easily corroded may be damaged. The exposed portion may be corroded due to contamination or the like of the exposed portion. Then, corrosion progresses from the exposed side of the lead wire to the connection pad for driver mounting, and eventually the connection pad for driver mounting is corroded, so that the electrical connection with the driver is cut off and a failure occurs.
Therefore, an object of the present invention is to provide an active matrix panel that can prevent corrosion of a lead wire exposed on an end face of a substrate.
[0006]
[Means for Solving the Problems]
The invention according to claim 1, wherein a wiring is provided on the substrate, the wiring being at least partially connected to the plurality of active elements arranged in a matrix on the substrate, and an end face of a lead drawn from the wiring. In the active matrix panel exposed from the end face of the substrate, at least the end face side of the lead wire is formed of a conductive material which is hardly corroded.
According to a second aspect of the present invention, in the first aspect, the lead line is formed of an oxide-based transparent conductive material.
According to a third aspect of the present invention, in the first aspect of the present invention, the lead line is formed of ITO.
According to a fourth aspect of the present invention, in the first aspect of the present invention, the active element is a thin film transistor, and the wiring is a gate line connected to the thin film transistor.
According to a fifth aspect of the present invention, in the first aspect, the active element is a thin film transistor, and the wiring is a drain line connected to the thin film transistor.
According to a sixth aspect of the present invention, in the first aspect of the present invention, the wiring is connected to a connection pad on which a driver is mounted, and the lead wire is connected to the connection pad. It is.
According to a seventh aspect of the present invention, in the first aspect of the present invention, the connection pad includes a first pad portion provided continuously with the wiring, and the lead line provided on the first pad portion. And at least a second pad portion provided continuously.
In the invention described in claim 8, in the invention described in claim 6, the lead line is connected to a first lead line provided continuously to the connection pad and the first lead line. A second lead wire made of a conductive material that is not easily corroded.
According to a ninth aspect of the present invention, in the first aspect, the wiring is connected to a connection pad on which a driver is mounted, and the lead wire is connected to the wiring on a side opposite to the connection pad side. It is characterized by having.
According to a tenth aspect of the present invention, in the first aspect of the invention, the active element is a thin film transistor as a switching element.
An eleventh aspect of the present invention is the liquid crystal display device according to the tenth aspect, wherein a pixel electrode is connected to the thin film transistor.
According to a twelfth aspect of the present invention, in the invention of the eleventh aspect, at least the end face side of the lead line is formed of the same material as the pixel electrode provided on the same plane. It is assumed that.
According to a thirteenth aspect, in the first aspect, the active element is a thin film transistor as a photoelectric conversion element.
According to a fourteenth aspect, in the thirteenth aspect, the thin film transistor is disposed on a first gate electrode made of a light-shielding material disposed on a light source side, and on a side opposite to the light source side. It is characterized by including two gate electrodes including a second gate electrode made of a light-transmitting material.
According to a fifteenth aspect of the present invention, in the invention according to the fourteenth aspect, at least the end face side of the lead line is formed of the same material as the second gate electrode provided on the same plane. It is characterized by the following.
According to the present invention, at least the end face side of the lead wire is formed of a conductive material which is hardly corroded, so that corrosion of the lead wire exposed on the end face of the substrate can be prevented.
[0007]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
FIG. 1 shows a liquid crystal display device according to a first embodiment of the present invention, in which a thin film transistor or the like as a switching element (active element) is provided on a glass substrate having a size corresponding to a plurality of liquid crystal display devices. FIG. 2 is a plan view of an equivalent circuit in a state where is formed.
[0008]
A glass substrate 1 having a size corresponding to a plurality of liquid crystal display devices is finally cut along a cut line 2 indicated by a dashed line, and thus is composed of a single-piece formation region 3 surrounded by the cut line 2. It is designed to be divided into individual units. A region surrounded by a two-dot chain line in the simplex region 3 is a display region 4. A common line 5 is provided in a grid pattern outside the right side, outside the lower side, inside the left side, and inside the upper side of each of the unit forming regions 3 on the glass substrate 1.
[0009]
The display area 4 includes a plurality of pixel electrodes 6 arranged in a matrix, a plurality of thin film transistors 7 as switching elements connected to the pixel electrodes 6, a plurality of thin film transistors 7 arranged in a row direction, and a gate signal. And a plurality of drain lines 9 arranged in the column direction and supplying a drain signal to the thin film transistor 7.
[0010]
The right end of each gate line 8 has a routing line 10 provided on the right side of the display area 4 on the glass substrate 1, an output connection pad 12 provided in a gate driver mounting area 11 indicated by a dotted line on the right side, and It is connected to a common line 5 on the right side through a lead line 13 provided on the right side.
[0011]
The lower end of each drain line 9 is connected to a lead-out line 14 provided below the display area 4 on the glass substrate 1 and an output-side connection pad provided in a drain driver mounting area 15 shown by a dotted line below the display line 4. It is connected to the lower common line 5 via a lead 16 and a lead 17 provided below the same.
[0012]
The input-side connection pads 18 and 19 provided in each of the driver mounting regions 11 and 15 are connected to external connection terminals 20 provided at predetermined positions on the lower right side of the drain driver mounting region 15 on the glass substrate 1. Are connected via a lead wire 21. Each external connection terminal 20 is connected to the lower common line 5 via a lead wire 22 provided on the lower side.
[0013]
Next, an example of a specific structure of part of the liquid crystal display device shown in FIG. 1 will be described with reference to FIG. In this case, FIG. 2 is a cross-sectional view of a portion of the thin film transistor 7 and portions of the connection pads 12 and 16 on each output side.
[0014]
First, the portion of the thin film transistor 7 will be described. A gate electrode 23 made of an aluminum-based metal, a chromium-based metal, a molybdenum-based metal, or the like (hereinafter, referred to as chromium, etc.) is provided at a predetermined location on the upper surface of the glass substrate 1. A gate insulating film 24 made of silicon nitride is provided on the upper surface of the glass substrate 1 including the gate electrode 23. A semiconductor thin film 25 made of intrinsic amorphous silicon is provided at a predetermined location on the upper surface of the gate insulating film 24 on the gate electrode 23.
[0015]
At a predetermined position on the upper surface of the semiconductor thin film 25, a channel protective film 26 made of silicon nitride is provided. Contact layers 27 and 28 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 26 and on the upper surface of the semiconductor thin film 25 on both sides thereof. On the upper surface of each of the contact layers 27 and 28, a drain electrode 29 and a source electrode 30 made of chromium or the like are provided.
[0016]
The gate electrode 23, the gate insulating film 24, the semiconductor thin film 25, the channel protective film 26, the contact layers 27 and 28, the drain electrode 29, and the source electrode constitute the thin film transistor 7.
[0017]
An overcoat film 31 made of silicon nitride is provided on the upper surface of the gate insulating film 24 including the drain electrode 29, the source electrode 30, and the like. A pixel electrode 6 made of ITO (oxide-based transparent conductive material) is provided at a predetermined position on the upper surface of the overcoat film 31. The pixel electrode 6 is connected to the source electrode 30 via an opening 32 provided in the overcoat film 31.
[0018]
Next, the output side connection pads 12 in the gate driver mounting area 11 will be described. The connection pad 12 includes a first pad portion 12a made of chromium or the like provided at a predetermined position on the upper surface of the glass substrate 1 and a second pad made of ITO provided on the upper surface of the overcoat film 31 thereon. And a part 12b. In this case, the second pad portion 12b is connected to the first pad portion 12a via an opening 33 provided in the overcoat film 31 and the gate insulating film 24.
[0019]
Next, the output side connection pad 16 in the drain driver mounting area 15 will be described. The connection pad 16 includes a first pad portion 16 a made of chromium or the like provided at a predetermined position on the upper surface of the gate insulating film 24 and a second pad made of ITO provided on the upper surface of the overcoat film 31 thereon. And a pad portion 16b. In this case, the second pad section 16b is connected to the first pad section 16a via an opening 34 provided in the overcoat film 31.
[0020]
Next, as a representative, the connection pad 12 on the output side in the gate driver mounting area 11 and the portion of the common line 5 in the vicinity thereof will be described with reference to FIGS. In this case, FIG. 3 shows a plan view of the connection pad 12 and the portion of the common line 5 in the vicinity thereof, and FIG. 4 shows a cross-sectional view along the line IV-IV.
[0021]
The lead-out line 10 is made of chrome or the like provided on the upper surface of the glass substrate 1 so as to be continuous with the gate line 8, and the right end thereof is the center of the left side of the first pad portion 12 a made of chrome or the like of the rectangular connection pad 12. The part is continuous. The lead line 13 is made of ITO provided on the upper surface of the overcoat film 31, and the left end thereof is connected to the center of the right side of the second pad portion 12 b made of ITO of the rectangular connection pad 12, and the right end thereof Are connected to a common line 5 made of ITO provided on the upper surface of the overcoat film 31 on the right side thereof. In this case, the entire common line 5 is formed only of ITO provided on the upper surface of the overcoat film 31.
[0022]
3 and 4, when the glass substrate 1 is cut along the cut line 2, the cut surface of the lead line 13 is exposed from the cut surface of the glass substrate 1. However, since the lead line 13 is made of ITO (oxide-based transparent conductive material) which is hard to corrode, it does not corrode even if the whole is exposed, not only the cut surface. Therefore, the second pad portion 12b made of ITO of the connection pad 12 does not corrode. Also, the first pad portion 12a made of chrome or the like of the connection pad 12 is not corroded because it is covered by the second pad portion 12b thereon.
[0023]
As described above, since the output-side connection pad 12 does not corrode, the electrical connection with the gate driver mounted thereon can be stably maintained over a long period of time. The same applies to the connection pad 16 on the output side in the drain driver mounting area 15 shown in FIG. Further, if the external connection terminal 20 shown in FIG. 1 has the same structure as any one of the connection pads 12 and 16 on the output side, it is possible to prevent corrosion.
[0024]
Here, the first pad portion 12a of the output-side connection pad 12 in the gate driver mounting area 11 is used when the gate line 8 including the gate electrode 23 and the lead-out line 10 are formed on the upper surface of the glass substrate 1 by chrome or the like. , Formed simultaneously. The first pad portion 16a of the output-side connection pad 16 in the drain driver mounting area 15 forms the drain line 9 including the drain electrode 29 and the source electrode 30 and the lead line 14 on the upper surface of the gate insulating film 24 using chromium or the like. When forming, it is formed at the same time.
[0025]
Also, the second pad portion 12b of the output-side connection pad 12 in the gate driver mounting region 11, the lead line 13, the second pad portion 16b of the output-side connection pad 16 in the drain driver mounting region 15, the lead line 17 and the common line 5 are formed simultaneously when the pixel electrode 6 is formed on the upper surface of the overcoat film 31 by using ITO. Therefore, the number of steps does not increase.
[0026]
In the above embodiment, as shown in FIG. 4, a description will be given of a case where the connection pad 12 has a two-layer structure in which a second pad portion 12b made of ITO is provided on a first pad portion 12a made of chromium or the like. However, the present invention is not limited to this. For example, as shown in a first modified example shown in FIG. 5, a connection pad 12 is formed on a first pad portion 12a made of chromium or the like, for example, a chromium-based metal on a second pad portion made of chrome or the like, for example, an aluminum-based metal. It may have a three-layer structure in which a third pad portion 12c made of ITO and 12b is provided. In this case, the second pad portion 12b is formed simultaneously when the drain line 9 and the like are formed of chromium or the like, for example, an aluminum-based metal. Further, the connection pads 16 and the external connection terminals 20 may also have a three-layer structure as described above.
[0027]
Further, in the above embodiment, as shown in FIG. 4, the case where the common line 5 has a single-layer structure composed of only ITO has been described, but the present invention is not limited to this. For example, as shown in a second modification shown in FIG. 6, the common line 5 is made up of a first line layer 5a made of chromium or the like, for example, a chromium light metal, a second line layer 5b made of chrome or the like, for example, an aluminum-based metal, and the like. The third line layer 5c made of ITO may have a three-layer structure. Further, the common line 5 may have a two-layer structure of a first line layer 5a and a third line layer 5c, or may have a two-layer structure of a second line layer 5b and a third line layer 5c.
[0028]
Further, the common line 5 may have a structure without a line layer made of ITO. For example, as in a third modification shown in FIG. 7, the common line 5 is formed by forming a first line layer 5a made of chromium or the like, for example, chromium-based metal shown in FIG. It has a two-layer structure of two line layers 5b, and the right end 13a of the lead line 13 made of ITO is connected to the common line 5 (second line layer 5b) through an opening 35 provided in the overcoat film 31. You may do so. In the above, the common line 5 may include only the second line layer 5b, and the right end 13a of the lead line 13 may be connected to the common line 5 through the opening 35 provided in the overcoat film 31. Further, the common line 5 may include only the first line layer 5a, and the right end 13a of the lead line 13 may be connected to the common line 5 via the opening 35 provided in the overcoat film 31 and the gate insulating film 24. Good.
[0029]
(2nd Embodiment)
FIG. 8 is a plan view similar to FIG. 1 for explaining a liquid crystal display device according to a second embodiment of the present invention, and FIG. 9 is a plan view showing an output side connection pad and a gate driver mounting region thereof. FIG. 3 is a cross-sectional view of a portion of a common line in the vicinity thereof.
[0030]
This liquid crystal display device is different from the case shown in FIGS. 1 and 4 in that the connection pad 12 on the output side has a length including a driver mounting pad portion 12d and a lead line connecting pad portion 12e. That is, the overcoat film 31 and the gate insulating film 24 are provided with openings 33 and 36 for exposing the connection pad 12 made of a single layer of chromium or the like, and the portion of the connection pad 12 exposed from the opening 33 is provided for the driver chip. A driver mounting pad portion 12d to be bonded to the electrode is provided, and a portion exposed from the opening 36 of the connection pad 12 is provided as a lead line connection pad portion 12e. In this case, the lead line connecting pad portion 12 e is connected to the lead line 13 provided on the overcoat film 31 via the opening 36. In the above description, it is also possible to provide the driver mounting pad portion 12d and the lead line connecting pad portion 12e continuously without being separated from each other, so that the overcoat film 31 and the gate insulating film 24 have one opening. . That is, the lead wire 13 is connected to a part of the connection pad 12 exposed from the opening, and the remaining part of the connection pad 12 can be used as a bonding pad part of the driver chip.
[0031]
In this case, the output side connection pad 16 and the external connection terminal 20 can have the same structure. That is, as shown in FIG. 8, the connection pad 16 is provided with a driver mounting pad portion 16d and a lead line connecting pad portion 16e, and the lead line 17 made of ITO is connected to the lead line connecting pad 16 through the opening 37. Unit 16e. The external connection terminal 20 is provided with a driver mounting pad portion 20d and a lead line connection pad portion 20e, and the lead line 22 made of ITO is connected to the lead line connection pad portion 20e via the opening 38.
[0032]
In such a case, referring to FIG. 9, the connection pad 12 has a single-layer structure made of chromium or the like, for example, a chromium-based metal. Therefore, compared to the case shown in FIG. There is no contact resistance between the first pad portion 12a formed from the first pad portion 12a and the second pad portion 12b formed from the ITO. As a result, when bonding the driver chip, the surface resistance can be reduced, so that it is possible to cope with high-speed driving.
[0033]
(Third embodiment)
In the case shown in FIGS. 8 and 9, the openings 36 and 37 are provided between the driver mounting areas 11 and 15 including the connection pads 12 and 16 and the cut line 2. 4 becomes larger than the case shown in FIG. Therefore, as in the liquid crystal display device according to the third embodiment of the present invention shown in FIG. 10, a lead line 13 including an opening 36 is provided on the left side of the gate line 8 opposite to the driver mounting area 11, and the lead line 13 is provided. The left end of the line 13 is connected to the common line 5 on the left side thereof, and a lead line 17 including an opening 37 is provided on the upper side of the drain line 9 opposite to the driver mounting area 15, and the upper end of the lead line 17 is provided. Is connected to the upper common line 5, the width of the frame can be reduced.
[0034]
In this case, a seal portion is provided around the display region 4, and a range of several mm inside the seal portion and the seal portion is a poor alignment region and is a non-display region. If the lead lines 13 and 17 made of ITO are provided on the opposite side, the lead lines 13 and 17 can be arranged in the whole or a part of such a non-display area. The width of the frame of the liquid crystal display device can be reduced by the length of the lead lines 13 and 17 disposed in the liquid crystal display device. In the case of the external connection terminals 20, since there is a certain margin in the arrangement area, even if the opening 38 and the like are provided in the vicinity thereof, the width of the frame does not increase.
[0035]
(Fourth embodiment)
Although the liquid crystal display device shown in FIG. 1 is effective for preventing static electricity during the manufacturing process, it is ineffective for preventing static electricity after cutting each unit at the cut line 2. Therefore, next, FIG. 11 which is an equivalent circuit plan view similar to FIG. 1 will be described for a liquid crystal display device according to a fourth embodiment of the present invention which is effective against static electricity even after being cut into individual pieces by the cut line 2. It will be described with reference to FIG.
[0036]
This liquid crystal display device is different from the case shown in FIG. 1 in that a ring-shaped short-circuit line 41 is provided outside the display region 4 on the glass substrate 1, and the right-hand side of the short-circuit line 41 and the gate driver mounting region 11 are provided. A plurality of electrostatic protection elements 43 connected to the right side of the short-circuit line 41 and the routing line 10 of the gate line 8, and a plurality of electrostatic protection elements 43 between the lower side of the short-circuit line 41 and the drain driver mounting area 15. Is connected to the lower side of the short-circuit line 41 and the routing line 14 of the drain line 9.
[0037]
Since this liquid crystal display device has the electrostatic protection elements 42 and 43, it is effective in preventing static electricity even after each of the liquid crystal display devices is cut into single pieces at the cut line 2. Next, the countermeasures against static electricity in this case will be briefly described. For example, when static electricity is externally charged on the right end face or the lower end face of the glass substrate 1 after being cut into single pieces by the cut line 2, the electrostatic protection elements 42 and 43 conduct, the short circuit line 41 and all the gate lines 8 Further, all the drain lines 9 have the same potential, so that the characteristics of the thin film transistor 7 can be prevented from being changed or destroyed.
[0038]
Here, in the liquid crystal display device shown in FIG. 11, the right side of the short-circuit line 41 intersects with the routing line 10 of the gate line 8, and the lower side of the short-circuit line 41 intersects with the routing line 14 of the drain line 9. Therefore, the left side, the upper side, and the lower side of the short-circuit line 41 are formed simultaneously with the gate line 8 and the routing line 10 and the like, and the right side of the short-circuit line 41 is formed simultaneously with the drain line 9 and the routing line 14 and the like.
[0039]
(Fifth embodiment)
In the liquid crystal display device shown in FIGS. 2 and 4, the pixel electrode 6, the lead line 13, and the common line 5 are provided on the upper surface of the overcoat film 31, but the invention is not limited to this. For example, the pixel electrode 6, the lead line 13, and the common line 5 may be provided on the upper surface of the gate insulating film 24 as in the liquid crystal display device according to the fifth embodiment of the present invention shown in FIGS. . In this case, a part of the pixel electrode 6 is provided at a predetermined position on the upper surface of the source electrode 30. The second pad portion 12b of the connection pad 12 is provided on the upper surface of the gate insulating film 24 so as to be connected to the first pad portion 12a via an opening 33a provided in the gate insulating film 24. Further, the second pad portion 16b of the connection pad 16 is provided on the upper surface of the first pad portion 16a.
[0040]
In each of the above embodiments, only one of the gate line 8 and the drain line 9 may be connected to the common line 5. Alternatively, a semiconductor device called TCP (tape carrier package) or COF (chip-on-film) may be used without providing the driver mounting areas 11 and 15 on the glass substrate 1.
[0041]
(Sixth embodiment)
The present invention can be applied not only to a liquid crystal display device but also to other devices, for example, a fingerprint reading device as shown in FIG. That is, FIG. 14 illustrates a fingerprint reader according to a sixth embodiment of the present invention, in which a photoelectric conversion element (active element) is formed on a glass substrate having a size corresponding to a plurality of fingerprint readers. FIG. 3 is a plan view of an equivalent circuit in a state where the thin film transistor and the like are formed.
[0042]
In this case, a thin film transistor as a photoelectric conversion element will be described in detail later. A first gate electrode made of a light-shielding material disposed on the light source side and a light-transmitting material disposed on the opposite side to the light source side And a second gate electrode made of
[0043]
Now, as shown in FIG. 14, a glass substrate 51 having a size corresponding to a plurality of fingerprint readers is finally cut along a grid-shaped cut line 52 indicated by a dashed line. It is divided into each simple substance consisting of a simple substance forming area 53 surrounded by a line 52. On the glass substrate 51, a first common line 54 is provided below the cut line 52 extending in the row direction, and second and third common lines 55 are provided on the left and right sides of the cut line 52 extending in the column direction. , 56 are provided.
[0044]
A plurality of thin film transistors 57 as photoelectric conversion elements are arranged in a matrix at a substantially central portion of the single-piece formation region 53. Although a specific structure of the thin film transistor 57 will be described later, the thin film transistor 57 includes a top gate electrode 58, a bottom gate electrode 59, a drain electrode 60, and a source electrode 61.
[0045]
A plurality of top gate lines 62 arranged in the row direction and connected to the top gate electrode 58 of the thin film transistor 57 and a bottom gate electrode 59 of the thin film transistor 57 are arranged in the row direction substantially at the center of the simple substance formation region 53. A plurality of connected bottom gate lines 63, a plurality of drain lines 64 arranged in the column direction and connected to the drain electrode 60 of the thin film transistor 57, and a plurality of bottom gate lines 63 arranged in the column direction and connected to the source electrode 61 of the thin film transistor 57 A plurality of source lines 65 are provided.
[0046]
A transparent conductive layer 66 (see FIG. 15) is provided on the uppermost layer of the finger mounting area where the thin film transistor 57, the top gate line 62, the bottom gate line 63, the drain line 64, and the source line 65 are arranged. The transparent conductive layer 66 is for releasing the static electricity when the finger contacted for fingerprint reading has the static electricity thereon.
[0047]
The left end of each top gate line 62 is connected to a routing line 67 provided on the left side of the transparent conductive layer 66 on the glass substrate 51 and an output side connection provided in a top gate driver mounting area 68 indicated by a dotted line on the left side thereof. The pad 69 is connected to the second common line 55 outside the cut line 52 on the left side of the pad 69 via a lead line 70 provided on the left side of the pad 69.
[0048]
The right end of each bottom gate line 63 is connected to a leading line 71 provided on the right side of the transparent conductive layer 66 on the glass substrate 51 and an output side connection provided in a bottom gate driver mounting area 72 indicated by a dotted line on the right side. The pad 73 is connected to a third common line 56 outside the cut line 52 on the left side via a lead line 74 provided on the right side of the pad 73.
[0049]
A lower end of each drain line 64 is connected to a leading line 75 provided below the transparent conductive layer 66 on the glass substrate 51 and an output side connection provided in a drain driver mounting area 76 indicated by a dotted line below the leading line 75. The pad 77 is connected to the first common line 54 outside the lower cut line 52 via a lead line 78 provided below the pad 77.
[0050]
The input-side connection pads 79, 80, and 81 provided in the respective driver mounting areas 68, 72, and 76 are provided on the glass substrate 51 at respective predetermined locations below the drain driver mounting area 76 at predetermined positions. It is connected to a connection terminal 82 via a routing line 83. Each source line 65 is connected to one external connection terminal 82 via a common routing line 84.
[0051]
Predetermined two portions of the transparent conductive layer 66 are connected to two external connection terminals 82 via a lead wire 85. Each external connection terminal 82 is connected to a first common line 54 outside the lower cut line 52 through a lead line 86 provided below the external connection terminal 82.
[0052]
Next, an example of a specific structure of a part of the fingerprint reader shown in FIG. 14 will be described with reference to FIG. In this case, FIG. 15 is a cross-sectional view of a portion of the thin film transistor 57 and portions of connection pads 69, 73, and 77 on each output side.
[0053]
First, the portion of the thin film transistor 57 will be described. At a predetermined location on the upper surface of the glass substrate 51, a bottom gate electrode 59 made of chrome or the like is provided. On the upper surface of the glass substrate 51 including the bottom gate electrode 59, a bottom gate insulating film 87 made of silicon nitride is provided. A semiconductor thin film 88 made of intrinsic amorphous silicon is provided at a predetermined location on the bottom gate insulating film 87 on the bottom gate electrode 59.
[0054]
At a predetermined position on the upper surface of the semiconductor thin film 88, a channel protective film 89 made of silicon nitride is provided. Contact layers 90 and 91 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 89 and on the upper surface of the semiconductor thin film 88 on both sides thereof. On the upper surface of each of the contact layers 90 and 91, a drain electrode 60 and a source electrode 61 made of chromium or the like are provided.
[0055]
A top gate insulating film 92 made of silicon nitride is provided on the upper surface of the bottom gate insulating film 87 including the drain electrode 60 and the source electrode 61 and the like. At a predetermined position on the top surface of the top gate insulating film 92 on the semiconductor thin film 88, a top gate electrode 58 made of ITO (oxide-based transparent conductive material) is provided. An overcoat film 93 made of silicon nitride is provided on the top surface of the top gate insulating film 92 including the top gate electrode 58. A transparent conductive layer 66 made of ITO is provided at a predetermined position on the upper surface of the overcoat film 93.
[0056]
The bottom gate electrode 59, the bottom gate insulating film 87, the semiconductor thin film 88, the channel protective film 89, the contact layers 90 and 91, the drain electrode 60, the source electrode 61, the top gate insulating film 92, and the top gate electrode 58 form a thin film transistor 57. Is configured.
[0057]
Next, the connection pad 69 on the output side in the top gate driver mounting area 68 will be described. The connection pad 69 includes a first pad portion 69 a made of ITO provided at a predetermined position on the upper surface of the top gate insulating film 92 and a second pad made of ITO provided on the upper surface of the overcoat film 93 thereon. And a pad portion 69b. In this case, the second pad portion 69b is connected to the first pad portion 69a via an opening 94 provided in the overcoat film 93.
[0058]
Next, the output side connection pad 73 in the bottom gate driver mounting area 72 will be described. The connection pad 73 includes a first pad portion 73a made of chromium or the like provided at a predetermined location on the upper surface of the glass substrate 51 and a second pad portion made of chrome or the like provided on the upper surface of the bottom gate insulating film 87 thereon. Pad portion 73b, a third pad portion 73c made of ITO provided on the upper surface of the top gate insulating film 92 thereon, and a fourth pad portion made of ITO provided on the upper surface of the overcoat film 93 thereon. And a pad 73d.
[0059]
In this case, the second pad portion 73b is connected to the first pad portion 73a via an opening 95 provided in the bottom gate insulating film 87. The third pad portion 73c is connected to the second pad portion 73b via an opening 96 provided in the top gate insulating film 92. The fourth pad portion 73d is connected to the third pad portion 73c through an opening 97 provided in the overcoat film 93.
[0060]
Next, the connection pad 77 on the output side in the drain driver mounting area 76 will be described. The connection pad 77 includes a first pad portion 77a made of chromium or the like provided at a predetermined position on the upper surface of the bottom gate insulating film 87 and a first pad portion 77a made of ITO provided on the upper surface of the top gate insulating film 92 thereon. The second pad portion 77b and the third pad portion 77c made of ITO provided on the upper surface of the overcoat film 93 thereon.
[0061]
In this case, the second pad portion 77b is connected to the first pad portion 77a via an opening 98 provided in the top gate insulating film 92. The third pad 77c is connected to the second pad 77b via an opening 99 provided in the overcoat film 93.
[0062]
Next, as a representative, the connection pad 73 on the output side in the bottom gate driver mounting area 72 and the second and third common lines 55 and 56 in the vicinity thereof will be described with reference to FIGS. 16 and 17. . In this case, FIG. 16 shows a plan view of the connection pad 73 and the portions of the second and third common lines 55 and 56 in the vicinity thereof, and FIG. 17 shows a cross-sectional view along the line AA.
[0063]
The routing line 71 is made of chrome or the like provided on the upper surface of the glass substrate 1, and the right end thereof is continuous with the center of the left side of the first pad portion 73 a made of chrome or the like of the rectangular connection pad 73. The lead wire 74 is made of ITO provided on the upper surface of the overcoat film 93, and the left end is connected to the center of the right side of the fourth pad portion 73d made of ITO of the square connection pad 73, and the right end thereof Are connected to a third common line 56 made of ITO provided on the upper surface of the overcoat film 93. The first common line 56 is made of ITO provided on the upper surface of the overcoat film 93.
[0064]
The second common line 55 includes a first line layer 55a made of chromium or the like provided at a predetermined position on the upper surface of the glass substrate 51 and a second line made of chrome or the like provided on the upper surface of the bottom gate insulating film 87. And a third line layer 55c made of ITO provided on the upper surface of the top gate insulating film 92 thereon.
[0065]
In this case, the second line layer 55b is connected to the first line layer 55a via the opening 100 provided in the bottom gate insulating film 87. The third line layer 55c is connected to the second line layer 55b via an opening 101 provided in the top gate insulating film 92. Note that the second common line 55 may be configured by one or two of any of the first to third line layers 55a, 55b, and 55c.
[0066]
Here, as shown in FIG. 14, the second common line 55 and the lead line 74 intersect each other. However, as shown in FIG. 17, since the overcoat film 93 is interposed therebetween, a short circuit occurs. There is no. On the other hand, as shown in FIG. 14, the third common line 56 and the lead line 70 intersect each other. However, if the lead line 70 has the same laminated structure as the second common line 55, no short circuit occurs. .
[0067]
16 and 17, when the glass substrate 51 is cut along the cut line 52, the cut surface of the lead wire 74 is exposed from the cut surface of the glass substrate 51. However, since the lead wire 74 is made of ITO (oxide-based transparent conductive material) which is hard to corrode, it does not corrode even if the whole is exposed, not only the cut surface. Therefore, the fourth pad portion 73d and the third pad portion 73c made of ITO of the connection pad 73 do not corrode. Further, the first pad portion 73a and the second pad portion 73b made of chrome or the like of the connection pad 73 are not corroded because they are covered by the third and fourth pad portions 73c and 73d thereon. .
[0068]
As described above, since the output-side connection pad 73 does not corrode, the electrical connection with the bottom gate driver mounted thereon can be stably maintained for a long period of time. The same applies to the connection pad 69 on the output side in the tob gate driver mounting area 68 and the connection pad 77 on the output side in the drain driver mounting area 76 shown in FIG. Further, if the external connection terminal 82 shown in FIG. 14 has the same structure as the output side connection pad 73 in the bottom gate driver mounting area 72, for example, it can be made hard to corrode.
[0069]
Here, briefly referring to FIGS. 15 and 16, the pad portion 73a and the line layer 55a are formed at the same time when the bottom gate electrode 59, the lead-out line 71 and the like are formed of chromium or the like. The pad portions 73b and 77a and the line layer 55b are formed simultaneously when the drain electrode 60, the source electrode 61, and the like are formed of chromium or the like. The pad portions 69a, 73c, 77b and the line layer 55c are formed simultaneously when the top gate electrode 58 and the like are formed by ITO. The pad portions 69b, 73d, 77c, the lead line 74, and the third common line 56 are formed simultaneously when the transparent conductive layer 66 and the like are formed by ITO. Therefore, the number of steps does not increase.
[0070]
Further, the present invention can be applied to an active matrix type organic EL. In the case of an active matrix type organic EL, each pixel is composed of an organic EL, a thin film transistor connected to an address line and a data line and performing a switching function of taking in and shutting off image data with respect to the organic EL, and an organic EL for image data writing. It is formed by several thin film transistors for EL driving and the like, and the lead lines connected to the address lines, data lines, power supply lines for organic EL driving, control signal lines, etc. connected to these thin film transistors are formed by ITO. It can be configured to be formed.
[0071]
【The invention's effect】
As described above, according to the present invention, at least the end face side of the lead wire is formed of a conductive material which is hardly corroded, so that the corrosion of the lead wire exposed on the end face of the substrate can be prevented.
[Brief description of the drawings]
FIG. 1 illustrates a liquid crystal display device according to a first embodiment of the present invention, in which a thin film transistor or the like as a switching element is formed on a glass substrate having a size corresponding to a plurality of liquid crystal display devices. FIG. 3 is an equivalent circuit plan view in a folded state.
FIG. 2 is a cross-sectional view of a thin film transistor portion and a connection pad portion on each output side in the liquid crystal display device shown in FIG.
FIG. 3 is a plan view of an output-side connection pad in a gate driver mounting area of the liquid crystal display device shown in FIG. 1 and a portion of a common line near the connection pad.
FIG. 4 is a sectional view taken along the line IV-IV in FIG. 3;
FIG. 5 is a cross-sectional view similar to FIG. 4 for explaining a first modification;
FIG. 6 is a cross-sectional view similar to FIG. 4 for explaining a second modification;
FIG. 7 is a plan view similar to FIG. 3, illustrating a third modification;
FIG. 8 is an equivalent circuit plan view similar to FIG. 1 for explaining a liquid crystal display device as a second embodiment of the present invention.
9 is a cross-sectional view of an output-side connection pad in a gate driver mounting area of the liquid crystal display device shown in FIG. 8 and a portion of a common line near the connection pad.
FIG. 10 is an equivalent circuit plan view similar to FIG. 1 for explaining a liquid crystal display device as a third embodiment of the present invention.
FIG. 11 is an equivalent circuit plan view similar to FIG. 1 for explaining a liquid crystal display device as a fourth embodiment of the present invention.
FIG. 12 is a cross-sectional view similar to FIG. 2, illustrating a liquid crystal display device according to a fifth embodiment of the present invention.
FIG. 13 is a sectional view similar to FIG. 4, illustrating the liquid crystal display device according to the fifth embodiment;
FIG. 14 illustrates a fingerprint reader according to a sixth embodiment of the present invention, in which a thin film transistor or the like as a photoelectric conversion element is formed on a glass substrate having a size corresponding to a plurality of fingerprint readers. The equivalent circuit top view in the state performed.
FIG. 15 is a cross-sectional view of a portion of a thin film transistor and a portion of a connection pad on each output side in the fingerprint reader shown in FIG. 14;
16 is a plan view of an output-side connection pad in a bottom gate driver mounting area of the fingerprint reader shown in FIG. 14 and second and third common lines near the connection pad.
FIG. 17 is a sectional view taken along the line AA in FIG. 16;
[Explanation of symbols]
1 Glass substrate
2 Cut line
3 Single area
4 Display area
5 common lines
6 Pixel electrode
7 Thin film transistor
8 Gate line
9 Drain line
10 Leading line
11 Gate driver mounting area
13 Output side connection pad
14 Leader lines
15 Drain driver mounting area
16 Output side connection pad
17 Leader lines
18, 19 Input side connection pad
20 External connection terminal
21 Leading line
22 Leader lines

Claims

A wiring is provided on the substrate, the wiring being at least partially connected to the plurality of active elements arranged in a matrix on the substrate, and an end face of a lead line drawn from the wiring is exposed from an end face of the substrate. An active matrix panel according to claim 1, wherein at least an end face side of said lead wire is formed of a conductive material which is hardly corroded.

2. The active matrix panel according to claim 1, wherein the lead lines are formed of an oxide-based transparent conductive material.

2. The active matrix panel according to claim 1, wherein said lead lines are formed of ITO.

2. The active matrix panel according to claim 1, wherein the active element is a thin film transistor, and the wiring is a gate line connected to the thin film transistor.

2. The active matrix panel according to claim 1, wherein the active element is a thin film transistor, and the wiring is a drain line connected to the thin film transistor.

2. The active matrix panel according to claim 1, wherein the wiring is connected to a connection pad on which a driver is mounted, and the lead line is connected to the connection pad.

7. The connection pad according to claim 6, wherein the connection pad includes a first pad portion provided continuously with the wiring and a second pad portion provided on the first pad portion so as to be continuous with the lead line. An active matrix panel having at least a pad portion of:

7. The invention according to claim 6, wherein the lead line is a first lead line provided continuously to the connection pad, and a second lead line made of a non-corrosive conductive material connected to the first lead line. An active matrix panel comprising:

2. The active matrix according to claim 1, wherein the wiring is connected to a connection pad on which a driver is mounted, and the lead wire is connected to the wiring on a side opposite to the connection pad side. panel.

2. The active matrix panel according to claim 1, wherein the active element is a thin film transistor as a switching element.

11. The active matrix panel according to claim 10, wherein a pixel electrode is connected to the thin film transistor.

12. The active matrix panel according to claim 11, wherein at least the end face side of the lead line is formed of the same material as the pixel electrode provided on the same plane.

2. The active matrix panel according to claim 1, wherein the active element is a thin film transistor as a photoelectric conversion element.

In the invention according to claim 13, the thin-film transistor has a first gate electrode made of a light-shielding material disposed on a light source side and a second gate electrode made of a light-transmitting material disposed on a side opposite to the light source side. An active matrix panel comprising two gate electrodes, a gate electrode and a gate electrode.

15. The active matrix panel according to claim 14, wherein at least an end face side of the lead line is formed of the same material as the second gate electrode provided on the same plane.