JP4310969B2

JP4310969B2 - Wiring structure of active substrate and fingerprint reader

Info

Publication number: JP4310969B2
Application number: JP2002172492A
Authority: JP
Inventors: 剛豊島
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2002-06-13
Filing date: 2002-06-13
Publication date: 2009-08-12
Anticipated expiration: 2022-06-13
Also published as: JP2004022635A

Description

【０００１】
【発明の属する技術分野】
この発明はアクティブ基板の配線構造及び指紋読取装置に関する。
【０００２】
【従来の技術】
例えば指紋読取装置には、光源上にマトリクスに配置された複数の光電変換素子（フォトセンサ素子）を、光源側に遮光性を有する材料からなる第１ゲート電極が配置され、光源側とは反対側に透光性を有する材料からなる第２ゲート電極が配置された薄膜トランジスタによって構成したものがある。
【０００３】
従来のこのような指紋読取装置を製造する場合、生産性の向上を図るために、指紋読取装置のベースとなるガラス基板として、指紋読取装置複数個分に対応する大きさのものを用意し、そして所定の工程までは複数個分を一括して製造し、その後各単体に分断して製造する。
【０００４】
この場合、各単体に分断する前に、例えばガラス基板を作業台上から引き剥がすとき、ガラス基板の下面に静電気が発生することがある。このような場合には、薄膜トランジスタに接続されたゲートラインやドレインライン等の配線ごとに帯電する電荷量が異なると、配線間で電位差が発生し、この結果隣接する配線間で放電が生じ、配線に断線が生じることがある。
【０００５】
そこで、従来では、各単体に分断する前のガラス基板上の各単体形成領域の周囲に共通ラインを格子状に設け、この共通ラインに各単体形成領域内の配線から引き出された引き出し線を接続し、単体形成領域内の配線ごとに帯電する電荷量が異なっても、共通ラインを介して電荷が速やかに移動することにより、すべての配線が同電位となり、これにより配線の断線を防止するようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、ガラス基板を各単体に分断すると、例えば図１０（Ａ）、（Ｂ）に示すように、配線のうちの引き回し線１に接続された接続端子２から引き出された引き出し線３が絶縁膜４で覆われていても、その端面３ａがガラス基板５の端面５ａから露出されるため、この露出部分の汚染等に起因して、当該露出部分が腐食するおそれがある。このような場合、引き出し線３の幅は引き回し１の幅とほぼ同じで極めて小さいため、引き出し線３の露出側から接続端子２側への腐食の進行が速くなってしまう。
そこで、この発明は、基板の端面に露出された引き出し線の腐食の進行を抑制することができるアクティブ基板の配線構造及び指紋読取装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、基板上に、該基板上にマトリクス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、所定の接続パッドを介在させて前記配線から引き出された引き出し線の端面が前記基板の端面から露出されているアクティブ基板の配線構造において、前記引き出し線は、前記配線と同一の層として形成された金属層と、前記接続パッドから前記端面にわたって前記金属層の上層側に形成されたＩＴＯ層とを有し、該引き出し線の幅が前記配線の幅よりも大きくなっていることを特徴とするものである。
請求項２に記載の発明は、請求項１に記載の発明において、前記引き出し線は、前記接続パッドから前記端面までの間が絶縁膜で覆われていることを特徴とするものである。
請求項３に記載の発明は、請求項１または２に記載の発明において、前記金属層はモリブデンにより形成されていることを特徴とするものである。
請求項４に記載の発明は、請求項１から３の何れかに記載の発明において、前記接続パッドは、前記アクティブ素子を駆動するドライバ搭載領域に形成されていることを特徴とするものである。
請求項５に記載の発明は、請求項１に記載の発明において、前記引き出し線の幅は３０〜５５μｍであることを特徴とするものである。
請求項６に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるゲートラインであることを特徴とするものである。
請求項７に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は薄膜トランジスタであり、前記配線は該薄膜トランジスタに接続されるソースラインであることを特徴とするものである。
請求項８に記載の発明は、請求項１に記載の発明において、前記アクティブ素子は光電変換素子としての薄膜トランジスタであることを特徴とするものである。
請求項９に記載の発明は、請求項１に記載の発明において、前記アクティブ素子はスイッチング素子としての薄膜トランジスタであることを特徴とするものである。
請求項１０に記載の発明は、基板上に、該基板上にマトリクス状に配置された複数のアクティブ素子に少なくとも一部が接続された配線が設けられ、所定の接続パッドを介在させて前記配線から引き出された引き出し線の端面が前記基板の端面から露出されている指紋読取装置において、前記引き出し線は、前記配線と同一の層として形成された金属層と、前記接続パッドから前記端面にわたって前記金属層の上層側に形成されたＩＴＯ層とを有し、該引き出し線の幅が前記配線の幅よりも大きく、且つ、該引き出し線の表面が前記接続パッドに対応する領域に開口を有したオーバーコート膜で覆われていることを特徴とするものである。
そして、この発明によれば、基板の端面に露出された引き出し線の幅を配線のうちの引き回し線の幅よりも大きくしているので、基板の端面に露出された引き出し線の腐食の進行を抑制することができる。
【０００８】
【発明の実施の形態】
図１はこの発明の一実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【０００９】
指紋読取装置複数個分に対応する大きさのガラス基板１１は、最終的には一点鎖線で示す格子状のカットライン１２に沿って切断されることにより、カットライン１２で囲まれた単体形成領域１３からなる各単体に分断されるようになっている。ガラス基板１１上の各単体形成領域１３内の周辺部およびその周囲には第１および第２の共通ライン１４、１５がそれぞれ格子状に設けられている。なお、図面の明確化のため、第１の共通ライン１４を第２の共通ライン１５よりも太い実線で記載しているが、これは、実際のラインの幅寸法とは関係がない。
【００１０】
単体形成領域１３内の中央部には光電変換素子（アクティブ素子）としての複数の薄膜トランジスタ１６がマトリクス状に配置されている。薄膜トランジスタ１６は、その具体的な構造については後で説明するが、トップゲート電極１７、ボトムゲート電極１８、ドレイン電極１９およびソース電極２０を備えている。
【００１１】
単体形成領域１３内の中央部には、行方向に配置され、薄膜トランジスタ１６のトップゲート電極１７に接続された複数のトップゲートライン２１と、行方向に配置され、薄膜トランジスタ１６のボトムゲート電極１８に接続された複数のボトムゲートライン２２と、列方向に配置され、薄膜トランジスタ１６のドレイン電極１９に接続された複数のドレインライン２３と、列方向に配置され、薄膜トランジスタ１６のソース電極２０に接続された複数のソースライン２４とが設けられている。
【００１２】
薄膜トランジスタ１６、トップゲートライン２１、ボトムゲートライン２２、ドレインライン２３およびソースライン２４が配置された指搭載領域の最上層には透明導電層２５（図２参照）が設けられている。透明導電層２５は、この上に指紋読み取りのために接触された指が静電気を帯びているとき、この静電気を逃がすためのものである。
【００１３】
各トップゲートライン２１の左端部は、ガラス基板１１上において透明導電層２５の左側に設けられた引き回し線２６、その左側の点線で示すトップゲートドライバ搭載領域２７内に設けられた出力側の接続パッド２８およびその左側に設けられた引き出し線２９を介して、その左側のカットライン１２の外側の第１の共通ライン１４に接続されている。
【００１４】
各ボトムゲートライン２２の右端部は、ガラス基板１１上において透明導電層２５の右側に設けられた引き回し線３１、その右側の点線で示すボトムゲートドライバ搭載領域３２内に設けられた出力側の接続パッド３３およびその右側に設けられた引き出し線３４を介して、その左側のカットライン１２の外側の第２の共通ライン１５に接続されている。
【００１５】
各ドレインライン２３の下端部は、ガラス基板１１上において透明導電層２５の下側に設けられた引き回し線３５、その下側の点線で示すドレインドライバ搭載領域３６内に設けられた出力側の接続パッド３７に接続されている。各ドレインライン２３の上端部は、ガラス基板１１上において透明導電層２５の上側に設けられた引き出し線３８を介して、その上側のカットライン１２の外側の第２の共通ライン１５に接続されている。
【００１６】
各ドライバ搭載領域２７、３２、３６内にそれぞれ設けられた入力側の接続パッド４１、４２、４３は、ガラス基板１１上においてドレインドライバ搭載領域３６の下側の各所定の箇所に設けられた外部接続端子４４に引き回し線４５を介して接続されている。各ソースライン２４の上端部は、共通引き回し線４６を介して１つの外部接続端子４４ａに接続されている。
【００１７】
ここで、上述したドレインライン２３に接続された引き出し線３８は、その下方で共通引き回し線４６と交差するため、その交差部分１５ａを第２の共通ライン１５と、同材料により同層に、つまり、同時に形成し、スルホールＴｈを介して引き出し線３８およびドレインライン２３に接続される。
【００１８】
透明導電層２５の所定の２箇所は、引き回し線４７を介して２つの外部接続端子４４ｂに接続されている。各外部接続端子４４は、その下側に設けられた引き出し線４８を介して、その下側のカットライン１２の外側の第１の共通ライン１５に接続されている。各外部接続端子４４ｂは、ガラス基板１１をカットライン１２に沿って切断した後、接地される。
【００１９】
なお、図１において、各配線の交差箇所に付した●の中、参照符号Ｔｈを付したものだけがスルホールであり、Ｔｈが付されていない箇所は、第１の共通ライン１４または第２の共通ライン１５と一体に形成されていることを示すだけで、図面の明確化を目的とするものである。各スルーホールＴｈは、ドレインライン２３、ソースライン２２、共通引き回し線４６、引き回し線４７、第２の共通ライン１４を形成する際に同時に形成されるものである。
【００２０】
次に、図１に示す指紋読取装置の一部の具体的な構造の一例について、図２を参照して説明する。この場合、図２は薄膜トランジスタ１６の部分および各出力側の接続パッド２８、３３、３７の部分の断面図を示す。
【００２１】
まず、薄膜トランジスタ１６の部分について説明する。ガラス基板１１の上面の所定の箇所にはクロムまたはモリブデンからなるボトムゲート電極１８（膜厚は一例として１０００Å程度、以下同じ）が設けられている。ボトムゲート電極１８を含むガラス基板１１の上面には窒化シリコンからなるボトムゲート絶縁膜５１（膜厚４０００Å程度）が設けられている。ボトムゲート電極１８上におけるボトムゲート絶縁膜５１の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５２（膜厚５００Å程度）が設けられている。
【００２２】
半導体薄膜５２の上面の所定の箇所には窒化シリコンからなるチャネル保護膜５３（膜厚１０００Å程度）が設けられている。チャネル保護膜５３の上面両側およびその両側における半導体薄膜５２の上面にはｎ型アモルファスシリコンからなるコンタクト層５４、５５（膜厚２５０Å程度）が設けられている。各コンタクト層５４、５５の上面にはクロムまたはモリブデンからなるドレイン電極１９およびソース電極２０（膜厚５００Å程度）が設けられている。
【００２３】
ドレイン電極１９およびソース電極２０等を含むボトムゲート絶縁膜５１の上面には窒化シリコンからなるトップゲート絶縁膜５６（３０００Å程度）が設けられている。半導体薄膜５２上におけるトップゲート絶縁膜５６の上面の所定の箇所にはＩＴＯからなるトップゲート電極１７（膜厚５００Å程度）が設けられている。トップゲート電極１７を含むトップゲート絶縁膜５６の上面には窒化シリコンからなるオーバーコート膜５７（膜厚８０００Å程度）が設けられている。オーバーコート膜５７の上面の所定の箇所にはＩＴＯからなる透明導電層２５（膜厚１５００Å程度）が設けられている。
【００２４】
次に、トップゲートドライバ搭載領域２７内の出力側の接続パッド２８について説明する。接続パッド２８は、トップゲート絶縁膜５６の上面の所定の箇所に設けられたＩＴＯからなる第１のパッド層２８ａと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第２のパッド層２８ｂとからなっている。この場合、第２のパッド層２８ｂは、オーバーコート膜５７に設けられたコンタクトホール６１を介して第１のパッド層２８ａに接続されている。
【００２５】
次に、ボトムゲートドライバ搭載領域３２内の出力側の接続パッド３３について説明する。接続パッド３３は、ガラス基板１１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層３３ａと、その上のボトムゲート絶縁膜５１の上面に設けられたクロムまたはモリブデンからなる第２のパッド層３３ｂと、その上のトップゲート絶縁膜５６の上面に設けられたＩＴＯからなる第３のパッド層３３ｃと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第４のパッド層３３ｄとからなっている。
【００２６】
この場合、第２のパッド層３３ｂは、ボトムゲート絶縁膜５１に設けられたコンタクトホール６２を介して第１のパッド層３３ａに接続されている。第３のパッド層３３ｃは、トップゲート絶縁膜５６に設けられたコンタクトホール６３を介して第２のパッド層３３ｂに接続されている。第４のパッド層３３ｄは、オーバーコート膜５７に設けられたコンタクトホール６４を介して第３のパッド層３３ｃに接続されている。
【００２７】
次に、ドレインドライバ搭載領域３６内の出力側の接続パッド３７について説明する。接続パッド３７は、ボトムゲート絶縁膜５１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層３７ａと、その上のトップゲート絶縁膜５６の上面に設けられたＩＴＯからなる第２のパッド層３７ｂと、その上のオーバーコート膜５７の上面に設けられたＩＴＯからなる第３のパッド層３７ｃとからなっている。
【００２８】
この場合、第２のパッド層３７ｂは、トップゲート絶縁膜５６に設けられたコンタクトホール６５を介して第１のパッド層３７ａに接続されている。第３のパッド層３７ｃは、オーバーコート膜５７に設けられたコンタクトホール６６を介して第２のパッド層３７ｂに接続されている。
【００２９】
次に、代表として、ボトムゲートドライバ搭載領域３２内の出力側の接続パッド３３の部分について、図３（Ａ）、（Ｂ）を参照して説明する。この場合、図３（Ａ）は接続パッド３３の部分の平面図を示し、図３（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。
【００３０】
引き回し線３１は、ガラス基板１１の上面に設けられたクロムまたはモリブデン層からなり、長方形状の接続パッド３３のクロムまたはモリブデンからなる第１のパッド層３３ａの左辺中央部に接続されている。引き出し線３４は、ガラス基板１１の上面に設けられたクロムまたはモリブデン層からなり、第１のパッド層３３ａの右辺部に接続されている。接続パッド３３の配列ピッチは、例えば、６０μｍ程度とされているものであり、その場合、各接続パッド３３の幅は４０〜５５μｍ程度、引き回し線３１の幅は１０μｍ程度、引き出し線３４の幅は３０〜５５μｍ程度である。
【００３１】
ここで、接続パッド３３の配列ピッチが６０μｍ程度と比較的大きいのに対して、引き回し線３１の幅が１０μｍ程度と極めて小さいのは、図１において、ボトムゲートライン２２の右端部（例えば透明導電層２４の右辺）とボトムゲートドライバ搭載領域３２との間隔が全体の小型化を図るため狭く、この狭い領域に多数の引き回し線３１を適宜に傾斜させて且つ密集させて配置するためである。
【００３２】
つまり、指搭載領域の一辺の長さに比し、ボトムゲートドライバ搭載領域３２はその長さが短いので、引き回し線３１を指搭載領域側からボトムゲートドライバ搭載領域３２に向けて密集するように傾斜させて引き回す（図１では簡略のため平行に図示されている）ことが必要となり、しかも、指搭載領域側とボトムゲートドライバ搭載領域３２との間隔が大変狭いので、この引き回し線３１の傾斜角度が大変大きくなる。このため、ボトムゲートドライバ搭載領域３２近傍では、この引き回し線３１の傾斜された方向と直交する方向のピッチは、６０μｍより遙かに小さくなるため、引き回し線３１の幅を大きくすることができないのである。
【００３３】
一方、引き出し線３４の配列ピッチは接続パッド３３の配列ピッチ６０μｍ程度と同じとすることができる。この結果、引き出し線３４の幅は、その配列ピッチ６０μｍ程度に可及的に近づけることができ、フォトリソグラフィ工程を考慮すると、最大で５５μｍ程度とすることができる。そして、本発明では、上述の如く、各接続パッド３３の幅は４０〜５５μｍ程度とし、引き出し線３４の幅は３０〜５５μｍ程度としている。
【００３４】
なお、引き出し線３４の長さに関しては、最近、機器小型化のため、ドライバ搭載領域等を含む非読取領域の幅を小さくする傾向があるが、それでも、カットライン１２から接続パッド３３までの長さは、通常、１．０ｍｍ〜２．５ｍｍ程度であり、引き出し線３４の幅に対し、長さは十分に大きいのでこの方向の腐食が問題になることはない。
【００３５】
そして、図１において、ガラス基板１１をカットライン１２に沿って切断すると、引き出し線３４の切断面がガラス基板１１の切断面から露出されるが、引き出し線３４の幅が、引き回し線３１の幅１０μｍ程度よりも大きく、３０〜５５μｍ程度であるので、引き出し線３４の露出部分の汚染等に起因して、当該露出部分が腐食しても、引き出し線３４の露出側から接続パッド３３側への腐食の進行を抑制することができる。このようなことは、図１に示す、残りの引き出し線２９、３８、４８についても同様である。
【００３６】
なお、上記実施形態では、図３（Ｂ）に示すように、引き出し線３４をクロム層またはモリブデン層の単層構造とした場合について説明したが、これに限定されるものではない。例えば、図４に示すように、引き出し線３４をクロム層またはモリブデン層３４ａ、３４ｂの２層構造としてもよい。また、図５に示すように、引き出し線３４をクロム層またはモリブデン層３４ａ、３４ｂおよびＩＴＯ層３４ｃの３層構造としてもよい。このように、引き出し線３４を複数層構造とした場合には、引き出し線３４の露出側から接続パッド３３側への腐食の進行をより一層抑制することができる。
【００３７】
次に、図６はこの発明の他の実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図を示したものである。
【００３８】
液晶表示装置複数個分に対応する大きさのガラス基板７１は、最終的には一点鎖線で示すカットライン７２に沿って切断されることにより、カットライン７２で囲まれた単体形成領域７３からなる各単体に分断されるようになっている。ガラス基板７１上の各単体形成領域７３の周囲には共通ライン７４が格子状に設けられている。単体形成領域７３において二点鎖線で囲まれた領域は表示領域７５となっている。
【００３９】
表示領域７５には、マトリクス状に配置された複数の画素電極７６と、これらの画素電極７６にそれぞれ接続されたスイッチング素子（アクティブ素子）としての複数の薄膜トランジスタ７７と、行方向に配置され、薄膜トランジスタ７７に走査信号を供給する複数の走査ライン７８と、列方向に配置され、薄膜トランジスタ７７にデータ信号を供給する複数のデータライン７９とが設けられている。
【００４０】
各走査ライン７８の右端部は、ガラス基板７１上において表示領域７５の右側に設けられた引き回し線８１、その右側の点線で示す走査ドライバ搭載領域８２内に設けられた出力側の接続パッド８３およびおよびその右側に設けられた引き出し線８４を介して、その右側の共通ライン７４に接続されている。
【００４１】
各データライン７９の下端部は、ガラス基板７１上において表示領域７５の下側に設けられた引き回し線８５、その下側の点線で示すデータドライバ搭載領域８６内に設けられた出力側の接続パッド８７およびその下側に設けられた引き出し線８８を介して、その下側の共通ライン７４に接続されている。
【００４２】
各ドライバ搭載領域８２、８６内にそれぞれ設けられた入力側の接続パッド８９、９０は、ガラス基板７１上においてデータドライバ搭載領域８６の右下側の各所定の箇所に設けられた外部接続端子９１に引き回し線９２を介して接続されている。各外部接続端子９１は、その下側に設けられた引き出し線９３を介して、その下側の共通ライン７４に接続されている。
【００４３】
次に、図６に示す液晶表示装置の一部の具体的な構造の一例について、図７を参照して説明する。この場合、図７は薄膜トランジスタ７７の部分および各出力側の接続パッド８３、８７の部分の断面図を示す。
【００４４】
まず、薄膜トランジスタ７７の部分について説明する。ガラス基板７１の上面の所定の箇所にはクロムまたはモリブデンからなるゲート電極１０１が設けられている。ゲート電極１０１を含むガラス基板７１の上面には窒化シリコンからなるゲート絶縁膜１０２が設けられている。ゲート電極１０１上におけるゲート絶縁膜１０２の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜１０３が設けられている。
【００４５】
半導体薄膜１０３の上面の所定の箇所には窒化シリコンからなるチャネル保護膜１０４が設けられている。チャネル保護膜１０４の上面両側およびその両側における半導体薄膜１０３の上面にはｎ型アモルファスシリコンからなるコンタクト層１０５、１０６が設けられている。各コンタクト層１０５、１０６の上面にはクロムまたはモリブデンからなるドレイン電極１０７およびソース電極１０８が設けられている。
【００４６】
ドレイン電極１０７およびソース電極１０８等を含むゲート絶縁膜１０２の上面には窒化シリコンからなるオーバーコート膜１０９が設けられている。オーバーコート膜１０９の上面の所定の箇所にはＩＴＯからなる画素電極７６が設けられている。画素電極７６は、オーバーコート膜１０９に設けられたコンタクトホール１１０を介してソース電極１０８に接続されている。
【００４７】
次に、走査ドライバ搭載領域８２内の出力側の接続パッド８３について説明する。接続パッド８３は、ガラス基板７１の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層８３ａと、その上のゲート絶縁膜１０２の上面に設けられたクロムまたはモリブデンからなる第２のパッド層８３ｂと、その上のオーバーコート膜１０９の上面に設けられたＩＴＯからなる第３のパッド層８３ｃとからなっている。
【００４８】
この場合、第２のパッド層８３ｂは、ゲート絶縁膜１０２に設けられたコンタクトホール１１１を介して第１のパッド層８３ａに接続されている。第３のパッド層８３ｃは、オーバーコート膜１０９に設けられたコンタクトホール１１２を介して第２のパッド層８３ｂに接続されている。
【００４９】
次に、データドライバ搭載領域８６内の出力側の接続パッド８７について説明する。接続パッド８７は、ゲート絶縁膜１０２の上面の所定の箇所に設けられたクロムまたはモリブデンからなる第１のパッド層８７ａと、その上のオーバーコート膜１０９の上面に設けられたＩＴＯからなる第２のパッド層８７ｂとからなっている。この場合、第２のパッド層８７ｂは、オーバーコート膜１０９に設けられたコンタクトホール１１３を介して第１のパッド層８７ａに接続されている。
【００５０】
次に、代表として、走査ドライバ搭載領域８２内の出力側の接続パッド８３の部分について、図８（Ａ）、（Ｂ）を参照して説明する。この場合、図８（Ａ）は接続パッド８３の部分の平面図を示し、図８（Ｂ）はそのＢ−Ｂ線に沿う断面図を示す。
【００５１】
引き回し線８１は、ガラス基板７１の上面に設けられたクロムまたはモリブデン層からなり、長方形状の接続パッド８３のクロムまたはモリブデンからなる第１のパッド層８３ａの左辺中央部に接続されている。引き出し線８４は、ガラス基板７１の上面に設けられたクロムまたはモリブデン層からなり、第１のパッド層８３ａの右辺部に接続されている。この場合、接続パッド８３（および引き出し線８４）の配列ピッチは６０μｍ程度である。引き回し線８１の幅は１０μｍ程度である。引き出し線８４の幅は３０〜５５μｍ程度である。
【００５２】
そして、図６において、ガラス基板７１をカットライン７２に沿って切断すると、引き出し線８４の切断面がガラス基板７１の切断面から露出されるが、引き出し線８４の幅が、引き回し線８１の幅１０μｍ程度よりも大きく、３０〜５５μｍ程度であるので、引き出し線８４の露出部分の汚染等に起因して、当該露出部分が腐食しても、引き出し線８４の露出側から接続パッド８３側への腐食の進行を抑制することができる。このようなことは、図６に示す、残りの引き出し線８８、９３についても同様である。
【００５３】
なお、上記実施形態では、図８（Ｂ）に示すように、引き出し線８４をクロムまたはモリブデン層の単層構造とした場合について説明したが、これに限定されるものではない。例えば、図９に示すように、引き出し線８４をクロムまたはモリブデン層８４ａ、８４ｂの２層構造としてもよい。このように、引き出し線８４を複数層構造とした場合には、引き出し線８４の露出側から接続パッド８３側への腐食の進行をより一層抑制することができる。
【００５４】
【発明の効果】
以上説明したように、この発明によれば、基板の端面に露出された引き出し線の幅を配線のうちの引き回し線の幅よりも大きくしているので、基板の端面に露出された引き出し線の腐食の進行を抑制することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態としての指紋読取装置を説明するために示すもので、指紋読取装置複数個分に対応する大きさのガラス基板上に光電変換素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図２】図１に示す指紋読取装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図３】（Ａ）は図１に示す指紋読取装置のうちのボトムゲートドライバ搭載領域内の出力側の接続パッドの部分の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図４】ボトムゲートドライバ搭載領域内の出力側の接続パッドの部分の他の例の断面図。
【図５】ボトムゲートドライバ搭載領域内の出力側の接続パッドの部分のさらに他の例の断面図。
【図６】この発明の一実施形態としての液晶表示装置を説明するために示すもので、液晶表示装置複数個分に対応する大きさのガラス基板上にスイッチング素子としての薄膜トランジスタ等が形成された状態における等価回路的平面図。
【図７】図６に示す液晶表示装置のうちの薄膜トランジスタの部分および各出力側の接続パッドの部分の断面図。
【図８】（Ａ）は図６に示す液晶表示装置のうちの走査ドライバ搭載領域内の出力側の接続パッドの部分の平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【図９】走査ドライバ搭載領域内の出力側の接続パッドの部分の他の例の断面図。
【図１０】（Ａ）は従来の指紋読取装置の問題点を説明するために示す平面図、（Ｂ）はそのＢ−Ｂ線に沿う断面図。
【符号の説明】
１１ガラス基板
１２カットライン
１３単体形成領域
１４、１５共通ライン
１６薄膜トランジスタ
２１トップゲートライン
２２ボトムゲートライン
２３ドレインライン
２４ソースライン
２６引き回し線
２７トップゲートドライバ搭載領域
２９引き出し線
３１引き回し線
３２ボトムゲートドライバ搭載領域
３３出力側の接続パッド
３４引き出し線
３５引き回し線
３６ドレインドライバ搭載領域
３７出力側の接続パッド
３８引き出し線
４１、４２、４３入力側の接続パッド
４４外部接続端子
４６共通引き回し線
４８引き出し線[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a wiring structure of an active substrate.And fingerprint readerAbout.
[0002]
[Prior art]
For example, in a fingerprint reader, a plurality of photoelectric conversion elements (photo sensor elements) arranged in a matrix on a light source, and a first gate electrode made of a light-shielding material on the light source side are arranged, which is opposite to the light source side. There is one constituted by a thin film transistor in which a second gate electrode made of a light-transmitting material is disposed on the side.
[0003]
When manufacturing such a conventional fingerprint reader, in order to improve productivity, a glass substrate serving as a base of the fingerprint reader is prepared with a size corresponding to a plurality of fingerprint readers, Then, up to a predetermined process, a plurality of parts are manufactured in a lump, and then divided into individual parts to be manufactured.
[0004]
In this case, static electricity may be generated on the lower surface of the glass substrate, for example, when the glass substrate is peeled off from the work table before being divided into individual pieces. In such a case, if the amount of charge charged for each wiring such as a gate line and a drain line connected to the thin film transistor is different, a potential difference is generated between the wirings. As a result, a discharge is generated between the adjacent wirings. May be broken.
[0005]
Therefore, in the past, a common line was provided in a grid pattern around each unit formation area on the glass substrate before being divided into each unit, and a lead line drawn from the wiring in each unit formation area was connected to this common line. However, even if the amount of charge to be charged is different for each wiring in the single unit formation region, all the wirings have the same potential by rapidly moving the charges through the common line, thereby preventing the wiring from being disconnected. I have to.
[0006]
[Problems to be solved by the invention]
  However, when the glass substrate is divided into individual pieces, for example, as shown in FIGS. 10A and 10B, the lead wire 3 drawn out from the connection terminal 2 connected to the lead wire 1 in the wiring becomes an insulating film. Even if it is covered with 4, the end surface 3a is exposed from the end surface 5a of the glass substrate 5, so that the exposed portion may corrode due to contamination of the exposed portion. In such a case, the width of the lead wire 3 is almost the same as the width of the lead wire 1 and is extremely small, so that the progress of corrosion from the exposed side of the lead wire 3 to the connection terminal 2 side is accelerated.
  Therefore, the present invention provides an active substrate wiring structure capable of suppressing the progress of corrosion of the lead wire exposed on the end face of the substrate.And fingerprint readerThe purpose is to provide.
[0007]
[Means for Solving the Problems]
  According to the first aspect of the present invention, a wiring is provided on a substrate, the wiring having at least a part connected to a plurality of active elements arranged in a matrix on the substrate,The predetermined connection pad is interposedIn the wiring structure of the active substrate in which the end surface of the lead line drawn out from the wiring is exposed from the end surface of the substrate,The lead line has a metal layer formed as the same layer as the wiring, and an ITO layer formed on the upper side of the metal layer from the connection pad to the end surface,Leader widthButThe wiring is larger than the width of the wiring.
  According to a second aspect of the present invention, in the first aspect of the present invention, the lead wire is covered with an insulating film from the connection pad to the end surface.
  The invention described in claim 3 is the invention described in claim 1 or 2, characterized in that the metal layer is formed of molybdenum.
  The invention according to claim 4 is the invention according to any one of claims 1 to 3, wherein the connection pad is formed in a driver mounting region for driving the active element. .
  ClaimTo 5In the invention described in claim 1, in the invention described in claim 1, the width of the lead line is30-55 μmIt is characterized by being.
  Claim6According to the invention described in claim 1, in the invention described in claim 1, the active element is a thin film transistor, and the wiring is a gate line connected to the thin film transistor.
  Claim7The invention described in claim 1 is characterized in that, in the invention described in claim 1, the active element is a thin film transistor, and the wiring is a source line connected to the thin film transistor.is there.
  Claim 8According to the invention described in claim 1, in the invention described in claim 1, the active element is a thin film transistor as a photoelectric conversion element.
  Claim9According to the invention described in claim 1, in the invention described in claim 1, the active element is a thin film transistor as a switching element.
  According to a tenth aspect of the present invention, a wiring is provided on a substrate, at least a part of which is connected to a plurality of active elements arranged in a matrix on the substrate, and the wiring is provided with a predetermined connection pad interposed therebetween. In the fingerprint reader in which the end face of the lead line drawn out from the end face of the substrate is exposed from the end face of the substrate, the lead line includes the metal layer formed as the same layer as the wiring and the connection pad to the end face. An ITO layer formed on the upper side of the metal layer, the width of the lead line is larger than the width of the wire, and the surface of the lead line has an opening in a region corresponding to the connection pad It is characterized by being covered with an overcoat film.
  According to the present invention, since the width of the lead line exposed on the end face of the substrate is made larger than the width of the lead line in the wiring, the progress of corrosion of the lead line exposed on the end face of the substrate is prevented. Can be suppressed.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a fingerprint reading apparatus as an embodiment of the present invention. A thin film transistor or the like as a photoelectric conversion element is formed on a glass substrate having a size corresponding to a plurality of fingerprint reading apparatuses. The equivalent circuit top view in a state is shown.
[0009]
The glass substrate 11 having a size corresponding to a plurality of fingerprint readers is finally cut along a grid-like cut line 12 indicated by a one-dot chain line, so that a single-piece forming region surrounded by the cut line 12 is formed. It is divided into 13 individual units. First and second common lines 14 and 15 are provided in a lattice pattern around the periphery of each single-piece formation region 13 on the glass substrate 11 and the periphery thereof. For the sake of clarity, the first common line 14 is shown as a solid line thicker than the second common line 15, but this is not related to the actual width of the line.
[0010]
A plurality of thin film transistors 16 as photoelectric conversion elements (active elements) are arranged in a matrix at the central portion in the single unit forming region 13. The thin film transistor 16 includes a top gate electrode 17, a bottom gate electrode 18, a drain electrode 19, and a source electrode 20, the specific structure of which will be described later.
[0011]
A plurality of top gate lines 21 arranged in the row direction and connected to the top gate electrode 17 of the thin film transistor 16 are arranged in the center of the single body forming region 13, and arranged on the bottom gate electrode 18 of the thin film transistor 16 in the row direction. A plurality of connected bottom gate lines 22, a plurality of drain lines 23 arranged in the column direction and connected to the drain electrode 19 of the thin film transistor 16, and a column direction arranged and connected to the source electrode 20 of the thin film transistor 16 A plurality of source lines 24 are provided.
[0012]
A transparent conductive layer 25 (see FIG. 2) is provided on the uppermost layer of the finger mounting region where the thin film transistor 16, the top gate line 21, the bottom gate line 22, the drain line 23, and the source line 24 are arranged. The transparent conductive layer 25 is for releasing the static electricity when a finger touched for fingerprint reading is charged with static electricity.
[0013]
The left end portion of each top gate line 21 is connected to the output side provided in the top gate driver mounting area 27 indicated by the lead line 26 provided on the left side of the transparent conductive layer 25 on the glass substrate 11 and the dotted line on the left side thereof. The pad 28 and a lead line 29 provided on the left side thereof are connected to the first common line 14 outside the cut line 12 on the left side thereof.
[0014]
The right end portion of each bottom gate line 22 is connected to an output side provided in a bottom gate driver mounting region 32 indicated by a lead line 31 provided on the right side of the transparent conductive layer 25 on the glass substrate 11 and a dotted line on the right side thereof. The pad 33 and the lead line 34 provided on the right side thereof are connected to the second common line 15 outside the cut line 12 on the left side thereof.
[0015]
A lower end portion of each drain line 23 is connected to an output side provided in a drain driver mounting region 36 indicated by a lead wire 35 provided below the transparent conductive layer 25 on the glass substrate 11 and a dotted line below the lead wire 35. It is connected to the pad 37. The upper end of each drain line 23 is connected to the second common line 15 outside the cut line 12 on the upper side of the cut line 12 on the upper side of the transparent conductive layer 25 on the glass substrate 11. Yes.
[0016]
Input side connection pads 41, 42, 43 provided in each driver mounting area 27, 32, 36 are externally provided at predetermined positions on the glass substrate 11 below the drain driver mounting area 36. The connection terminal 44 is connected via a lead wire 45. The upper end portion of each source line 24 is connected to one external connection terminal 44 a through a common lead line 46.
[0017]
Here, since the lead line 38 connected to the drain line 23 described above intersects with the common lead line 46 below, the intersecting portion 15a is formed in the same layer with the second common line 15 by the same material, that is, Are simultaneously formed and connected to the lead line 38 and the drain line 23 through the through hole Th.
[0018]
Two predetermined places of the transparent conductive layer 25 are connected to two external connection terminals 44 b through a lead wire 47. Each external connection terminal 44 is connected to the first common line 15 outside the lower cut line 12 via a lead line 48 provided on the lower side. Each external connection terminal 44 b is grounded after the glass substrate 11 is cut along the cut line 12.
[0019]
In FIG. 1, among the ● marks attached to the intersections of the wirings, only the reference numerals Th are the through holes, and the parts not marked with Th are the first common line 14 or the second lines. It is intended to clarify the drawing only by showing that it is formed integrally with the common line 15. Each through hole Th is formed at the same time when the drain line 23, the source line 22, the common lead line 46, the lead line 47, and the second common line 14 are formed.
[0020]
Next, an example of a specific structure of a part of the fingerprint reading apparatus shown in FIG. 1 will be described with reference to FIG. In this case, FIG. 2 shows a cross-sectional view of the portion of the thin film transistor 16 and the portions of the connection pads 28, 33, 37 on the output side.
[0021]
First, the portion of the thin film transistor 16 will be described. A bottom gate electrode 18 (having a film thickness of about 1000 mm as an example, the same shall apply hereinafter) made of chromium or molybdenum is provided at a predetermined location on the upper surface of the glass substrate 11. On the upper surface of the glass substrate 11 including the bottom gate electrode 18, a bottom gate insulating film 51 (film thickness of about 4000 mm) made of silicon nitride is provided. A semiconductor thin film 52 (having a thickness of about 500 mm) made of intrinsic amorphous silicon is provided at a predetermined position on the top surface of the bottom gate insulating film 51 on the bottom gate electrode 18.
[0022]
A channel protective film 53 (thickness of about 1000 mm) made of silicon nitride is provided at a predetermined location on the upper surface of the semiconductor thin film 52. Contact layers 54 and 55 (thickness of about 250 mm) made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 53 and on the upper surface of the semiconductor thin film 52 on both sides thereof. A drain electrode 19 and a source electrode 20 (film thickness of about 500 mm) made of chromium or molybdenum are provided on the upper surfaces of the contact layers 54 and 55.
[0023]
A top gate insulating film 56 (about 3000 mm) made of silicon nitride is provided on the upper surface of the bottom gate insulating film 51 including the drain electrode 19 and the source electrode 20. A top gate electrode 17 (having a thickness of about 500 mm) made of ITO is provided at a predetermined position on the upper surface of the top gate insulating film 56 on the semiconductor thin film 52. An overcoat film 57 (thickness of about 8000 mm) made of silicon nitride is provided on the top surface of the top gate insulating film 56 including the top gate electrode 17. A transparent conductive layer 25 (film thickness of about 1500 mm) made of ITO is provided at a predetermined location on the upper surface of the overcoat film 57.
[0024]
Next, the connection pad 28 on the output side in the top gate driver mounting area 27 will be described. The connection pad 28 includes a first pad layer 28a made of ITO provided at a predetermined location on the upper surface of the top gate insulating film 56, and a second pad made of ITO provided on the upper surface of the overcoat film 57 thereon. It consists of a pad layer 28b. In this case, the second pad layer 28 b is connected to the first pad layer 28 a through a contact hole 61 provided in the overcoat film 57.
[0025]
Next, the output side connection pads 33 in the bottom gate driver mounting region 32 will be described. The connection pad 33 is made of chromium or molybdenum provided on the upper surface of the bottom gate insulating film 51 on the first pad layer 33a made of chromium or molybdenum provided at a predetermined position on the upper surface of the glass substrate 11. A second pad layer 33b, a third pad layer 33c made of ITO provided on the upper surface of the top gate insulating film 56 thereon, and a first pad made of ITO provided on the upper surface of the overcoat film 57 thereon. 4 pad layers 33d.
[0026]
In this case, the second pad layer 33 b is connected to the first pad layer 33 a through a contact hole 62 provided in the bottom gate insulating film 51. The third pad layer 33 c is connected to the second pad layer 33 b through a contact hole 63 provided in the top gate insulating film 56. The fourth pad layer 33 d is connected to the third pad layer 33 c through a contact hole 64 provided in the overcoat film 57.
[0027]
Next, the output side connection pad 37 in the drain driver mounting region 36 will be described. The connection pad 37 is made of a first pad layer 37a made of chromium or molybdenum provided at a predetermined position on the upper surface of the bottom gate insulating film 51 and ITO provided on the upper surface of the top gate insulating film 56 thereon. It consists of a second pad layer 37b and a third pad layer 37c made of ITO provided on the upper surface of the overcoat film 57 thereon.
[0028]
In this case, the second pad layer 37 b is connected to the first pad layer 37 a through a contact hole 65 provided in the top gate insulating film 56. The third pad layer 37 c is connected to the second pad layer 37 b through a contact hole 66 provided in the overcoat film 57.
[0029]
Next, as a representative, the output-side connection pad 33 in the bottom gate driver mounting area 32 will be described with reference to FIGS. In this case, FIG. 3A shows a plan view of a portion of the connection pad 33, and FIG. 3B shows a cross-sectional view along the line BB.
[0030]
The lead line 31 is made of a chromium or molybdenum layer provided on the upper surface of the glass substrate 11, and is connected to the center of the left side of the first pad layer 33 a made of chromium or molybdenum of the rectangular connection pad 33. The lead wire 34 is made of a chromium or molybdenum layer provided on the upper surface of the glass substrate 11 and is connected to the right side portion of the first pad layer 33a. The arrangement pitch of the connection pads 33 is, for example, about 60 μm. In this case, the width of each connection pad 33 is about 40 to 55 μm, the width of the routing line 31 is about 10 μm, and the width of the lead line 34 is It is about 30-55 micrometers.
[0031]
Here, the arrangement pitch of the connection pads 33 is comparatively large as about 60 μm, whereas the width of the lead-out line 31 is as small as about 10 μm. In FIG. This is because the distance between the right side of the layer 24 and the bottom gate driver mounting region 32 is narrow in order to reduce the overall size, and a large number of lead lines 31 are appropriately inclined and densely arranged in this narrow region.
[0032]
That is, the bottom gate driver mounting area 32 has a shorter length than the length of one side of the finger mounting area, so that the lead lines 31 are concentrated from the finger mounting area side toward the bottom gate driver mounting area 32. It is necessary to incline and route (shown in parallel in FIG. 1 for simplicity), and the distance between the finger mounting area side and the bottom gate driver mounting area 32 is very narrow. The angle becomes very large. For this reason, in the vicinity of the bottom gate driver mounting region 32, the pitch in the direction orthogonal to the inclined direction of the lead line 31 is much smaller than 60 μm, and therefore the width of the lead line 31 cannot be increased. is there.
[0033]
On the other hand, the arrangement pitch of the lead lines 34 can be the same as the arrangement pitch of the connection pads 33 of about 60 μm. As a result, the width of the lead lines 34 can be as close as possible to the arrangement pitch of about 60 μm, and can be about 55 μm at the maximum in consideration of the photolithography process. In the present invention, as described above, the width of each connection pad 33 is about 40 to 55 μm, and the width of the lead line 34 is about 30 to 55 μm.
[0034]
As for the length of the lead-out line 34, recently, there is a tendency to reduce the width of the non-reading area including the driver mounting area and the like for downsizing the device. The length is usually about 1.0 mm to 2.5 mm, and the length is sufficiently large with respect to the width of the lead wire 34, so that corrosion in this direction does not become a problem.
[0035]
In FIG. 1, when the glass substrate 11 is cut along the cut line 12, the cut surface of the lead line 34 is exposed from the cut surface of the glass substrate 11, but the width of the lead line 34 is the width of the lead line 31. Since it is larger than about 10 μm and about 30 to 55 μm, even if the exposed part corrodes due to contamination of the exposed part of the lead line 34, the lead line 34 is exposed from the exposed side to the connection pad 33 side. The progress of corrosion can be suppressed. The same applies to the remaining lead lines 29, 38, and 48 shown in FIG.
[0036]
In the above embodiment, as shown in FIG. 3B, the case where the lead wire 34 has a single layer structure of a chromium layer or a molybdenum layer has been described. However, the present invention is not limited to this. For example, as shown in FIG. 4, the lead line 34 may have a two-layer structure of a chromium layer or molybdenum layers 34a and 34b. Further, as shown in FIG. 5, the lead line 34 may have a three-layer structure of a chromium layer or molybdenum layers 34a and 34b and an ITO layer 34c. Thus, when the lead wire 34 has a multi-layer structure, the progress of corrosion from the exposed side of the lead wire 34 to the connection pad 33 side can be further suppressed.
[0037]
Next, FIG. 6 shows a liquid crystal display device as another embodiment of the present invention. A thin film transistor as a switching element is provided on a glass substrate having a size corresponding to a plurality of liquid crystal display devices. The equivalent circuit top view in the formed state is shown.
[0038]
A glass substrate 71 having a size corresponding to a plurality of liquid crystal display devices is finally cut along a cut line 72 indicated by a one-dot chain line, thereby comprising a single-unit forming region 73 surrounded by the cut line 72. Each unit is divided. A common line 74 is provided in a lattice shape around each single-piece formation region 73 on the glass substrate 71. A region surrounded by a two-dot chain line in the unit formation region 73 is a display region 75.
[0039]
In the display region 75, a plurality of pixel electrodes 76 arranged in a matrix, a plurality of thin film transistors 77 as switching elements (active elements) connected to the pixel electrodes 76, and a thin film transistor arranged in the row direction A plurality of scanning lines 78 that supply scanning signals to 77 and a plurality of data lines 79 that are arranged in the column direction and supply data signals to the thin film transistors 77 are provided.
[0040]
The right end of each scanning line 78 has a lead-out line 81 provided on the right side of the display area 75 on the glass substrate 71, an output-side connection pad 83 provided in a scanning driver mounting area 82 indicated by a dotted line on the right side thereof, and And, it is connected to the common line 74 on the right side thereof through a lead wire 84 provided on the right side thereof.
[0041]
The lower end of each data line 79 has an output side connection pad provided in a data driver mounting area 86 indicated by a lead line 85 provided below the display area 75 on the glass substrate 71 and a dotted line below the display line 75. It is connected to the lower common line 74 via a lead line 88 provided on the lower side 87 and the lower side.
[0042]
Input-side connection pads 89 and 90 respectively provided in the driver mounting areas 82 and 86 are external connection terminals 91 provided at predetermined positions on the lower right side of the data driver mounting area 86 on the glass substrate 71. Are connected to each other via a lead wire 92. Each external connection terminal 91 is connected to a lower common line 74 via a lead wire 93 provided on the lower side.
[0043]
Next, an example of a specific structure of part of the liquid crystal display device illustrated in FIG. 6 will be described with reference to FIG. In this case, FIG. 7 shows a cross-sectional view of the thin film transistor 77 and the output side connection pads 83 and 87.
[0044]
First, the portion of the thin film transistor 77 will be described. A gate electrode 101 made of chromium or molybdenum is provided at a predetermined location on the upper surface of the glass substrate 71. A gate insulating film 102 made of silicon nitride is provided on the upper surface of the glass substrate 71 including the gate electrode 101. A semiconductor thin film 103 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 102 on the gate electrode 101.
[0045]
A channel protective film 104 made of silicon nitride is provided at a predetermined position on the upper surface of the semiconductor thin film 103. Contact layers 105 and 106 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 104 and on the upper surface of the semiconductor thin film 103 on both sides thereof. A drain electrode 107 and a source electrode 108 made of chromium or molybdenum are provided on the upper surface of each contact layer 105, 106.
[0046]
An overcoat film 109 made of silicon nitride is provided on the upper surface of the gate insulating film 102 including the drain electrode 107 and the source electrode 108. A pixel electrode 76 made of ITO is provided at a predetermined position on the upper surface of the overcoat film 109. The pixel electrode 76 is connected to the source electrode 108 through a contact hole 110 provided in the overcoat film 109.
[0047]
Next, the output side connection pads 83 in the scan driver mounting area 82 will be described. The connection pad 83 includes a first pad layer 83a made of chromium or molybdenum provided at a predetermined position on the upper surface of the glass substrate 71, and a first pad layer made of chromium or molybdenum provided on the upper surface of the gate insulating film 102 thereon. The second pad layer 83b and the third pad layer 83c made of ITO provided on the upper surface of the overcoat film 109 thereon.
[0048]
In this case, the second pad layer 83 b is connected to the first pad layer 83 a through a contact hole 111 provided in the gate insulating film 102. The third pad layer 83 c is connected to the second pad layer 83 b through a contact hole 112 provided in the overcoat film 109.
[0049]
Next, the connection pad 87 on the output side in the data driver mounting area 86 will be described. The connection pad 87 includes a first pad layer 87a made of chromium or molybdenum provided at a predetermined position on the upper surface of the gate insulating film 102 and a second pad made of ITO provided on the upper surface of the overcoat film 109 thereon. The pad layer 87b. In this case, the second pad layer 87 b is connected to the first pad layer 87 a through the contact hole 113 provided in the overcoat film 109.
[0050]
Next, as a representative, the output side connection pad 83 in the scan driver mounting area 82 will be described with reference to FIGS. In this case, FIG. 8A shows a plan view of the connection pad 83, and FIG. 8B shows a cross-sectional view taken along the line BB.
[0051]
The lead wire 81 is made of a chromium or molybdenum layer provided on the upper surface of the glass substrate 71, and is connected to the center of the left side of the first pad layer 83 a made of chromium or molybdenum of the rectangular connection pad 83. The lead wire 84 is made of a chromium or molybdenum layer provided on the upper surface of the glass substrate 71, and is connected to the right side portion of the first pad layer 83a. In this case, the arrangement pitch of the connection pads 83 (and the lead lines 84) is about 60 μm. The width of the routing line 81 is about 10 μm. The width of the lead line 84 is about 30 to 55 μm.
[0052]
In FIG. 6, when the glass substrate 71 is cut along the cut line 72, the cut surface of the lead wire 84 is exposed from the cut surface of the glass substrate 71, but the width of the lead wire 84 is the width of the lead wire 81. Since it is larger than about 10 μm and about 30 to 55 μm, even if the exposed portion corrodes due to contamination of the exposed portion of the lead wire 84, the lead wire 84 is exposed to the connection pad 83 side. The progress of corrosion can be suppressed. The same applies to the remaining lead lines 88 and 93 shown in FIG.
[0053]
In the above embodiment, as shown in FIG. 8B, the case where the lead wire 84 has a single layer structure of a chromium or molybdenum layer has been described. However, the present invention is not limited to this. For example, as shown in FIG. 9, the lead wire 84 may have a two-layer structure of chromium or molybdenum layers 84a and 84b. Thus, when the lead wire 84 has a multi-layer structure, the progress of corrosion from the exposed side of the lead wire 84 to the connection pad 83 side can be further suppressed.
[0054]
【The invention's effect】
As described above, according to the present invention, since the width of the lead line exposed on the end face of the substrate is made larger than the width of the lead line in the wiring, the lead line exposed on the end face of the substrate The progress of corrosion can be suppressed.
[Brief description of the drawings]
FIG. 1 is a view for explaining a fingerprint reader as an embodiment of the present invention, in which a thin film transistor as a photoelectric conversion element is formed on a glass substrate having a size corresponding to a plurality of fingerprint readers. FIG.
2 is a cross-sectional view of a thin film transistor portion and a connection pad portion on each output side of the fingerprint reading device shown in FIG. 1;
3A is a plan view of a connection pad portion on the output side in a bottom gate driver mounting region in the fingerprint reading apparatus shown in FIG. 1, and FIG. 3B is a cross-sectional view taken along the line BB in FIG.
FIG. 4 is a cross-sectional view of another example of the connection pad portion on the output side in the bottom gate driver mounting region.
FIG. 5 is a cross-sectional view of still another example of the connection pad portion on the output side in the bottom gate driver mounting region.
FIG. 6 is a view for explaining a liquid crystal display device according to an embodiment of the present invention, in which thin film transistors or the like as switching elements are formed on a glass substrate having a size corresponding to a plurality of liquid crystal display devices. The equivalent circuit top view in a state.
7 is a cross-sectional view of a thin film transistor portion and a connection pad portion on each output side of the liquid crystal display device shown in FIG. 6;
8A is a plan view of a connection pad portion on the output side in a scanning driver mounting region in the liquid crystal display device shown in FIG. 6, and FIG. 8B is a cross-sectional view taken along the line BB.
FIG. 9 is a sectional view of another example of the connection pad portion on the output side in the scan driver mounting area.
FIG. 10A is a plan view for explaining a problem of a conventional fingerprint reader, and FIG. 10B is a cross-sectional view taken along the line BB.
[Explanation of symbols]
11 Glass substrate
12 Cut line
13 Single formation area
14, 15 Common line
16 Thin film transistor
21 Top gate line
22 Bottom gate line
23 Drain line
24 source line
26 Lead line
27 Top Gate Driver Installation Area
29 Leader
31 Lead line
32 Bottom gate driver mounting area
33 Output side connection pads
34 Leader
35 Lead line
36 Drain driver mounting area
37 Output side connection pads
38 Leader
41, 42, 43 Input side connection pads
44 External connection terminals
46 Common lead lines
48 Leader

Claims

On the substrate, a wiring at least partially connected to a plurality of active elements arranged in a matrix on the substrate is provided, and an end face of the lead line drawn out from the wiring through a predetermined connection pad is provided In the wiring structure of the active substrate exposed from the end face of the substrate,
The lead line has a metal layer formed as the same layer as the wiring, and an ITO layer formed on the upper side of the metal layer from the connection pad to the end surface, and the width of the lead line is the An active substrate wiring structure characterized by being larger than the width of the wiring.

2. The active substrate wiring structure according to claim 1, wherein the lead line is covered with an insulating film from the connection pad to the end face.

3. The wiring structure of an active substrate according to claim 1, wherein the metal layer is made of molybdenum.

4. The wiring structure of an active substrate according to claim 1, wherein the connection pad is formed in a driver mounting region for driving the active element.

2. The wiring structure of an active substrate according to claim 1, wherein a width of the lead line is 30 to 55 [mu] m.

2. The active substrate wiring structure according to claim 1, wherein the active element is a thin film transistor, and the wiring is a gate line connected to the thin film transistor.

2. The wiring structure of an active substrate according to claim 1, wherein the active element is a thin film transistor, and the wiring is a source line connected to the thin film transistor.

2. The wiring structure of an active substrate according to claim 1, wherein the active element is a thin film transistor as a photoelectric conversion element.

2. The wiring structure of an active substrate according to claim 1, wherein the active element is a thin film transistor as a switching element.

On the substrate, a wiring at least partially connected to a plurality of active elements arranged in a matrix on the substrate is provided, and an end face of the lead line led out from the wiring through a predetermined connection pad is provided In the fingerprint reader exposed from the end face of the substrate,
The lead line has a metal layer formed as the same layer as the wiring, and an ITO layer formed on the upper side of the metal layer from the connection pad to the end surface, and the width of the lead line is the A fingerprint reading device having a width larger than the width of the wiring and the surface of the lead line covered with an overcoat film having an opening in a region corresponding to the connection pad.