JP2009117620A

JP2009117620A - Image reading device and method of manufacturing same

Info

Publication number: JP2009117620A
Application number: JP2007289113A
Authority: JP
Inventors: Takeshi Toyoshima; 剛豊島; Kazuhiro Sasaki; 和広佐々木
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2007-11-07
Filing date: 2007-11-07
Publication date: 2009-05-28

Abstract

<P>PROBLEM TO BE SOLVED: To obtain an excellent contact between a metal film including any one of Cr, Ti, W, Ta, and Mo on the lower side and an ITO film on the upper side in an image reading device. <P>SOLUTION: For example, an external connection terminal 31 for drain line has a four-layer structure of a metal film 31a including any one of Cr, Ti, W, Ta, and Mo, an ITO film 31b, an ITO film 31c, and an ITO film 31d. Among these, the ITO film 31c is connected to the ITO film 31b via a contact hole 32 of a top gate insulating film 10. Here, if the contact hole 32 is formed in the top gate insulating film 10 by dry etching, the top surface of the ITO film 31b is exposed, however, the top surface of the metal film 31a below it is not exposed and it is unlikely that an altered layer resulting from dry etching is formed on the metal film 31a. As a result, it is possible to obtain an excellent contact between the metal film 31a and the ITO film 31c via the ITO film 31b. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は画像読取装置およびその製造方法に関する。 The present invention relates to an image reading apparatus and a manufacturing method thereof.

従来の画像読取装置には、光電変換素子としてのダブルゲート型の薄膜トランジスタを備えたものがある（例えば、特許文献１参照）。このダブルゲート型の薄膜トランジスタは、アモルファスシリコンからなる半導体薄膜下にボトムゲート絶縁膜を介してボトムゲート電極が設けられ、半導体薄膜上にソース・ドレイン電極が設けられ、それらの上にトップゲート絶縁膜を介してトップゲート電極が設けられた構造となっている。この場合、薄膜トランジスタ上にはオーバーコート膜を介して、静電気を逃がすための静電気保護用透明導電膜が設けられている。 Some conventional image reading apparatuses include a double-gate thin film transistor as a photoelectric conversion element (see, for example, Patent Document 1). In this double-gate thin film transistor, a bottom gate electrode is provided under a semiconductor thin film made of amorphous silicon via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top gate insulating film is formed thereon. The top gate electrode is provided through the structure. In this case, a transparent conductive film for protecting static electricity is provided on the thin film transistor via an overcoat film to release static electricity.

特開２００２−９４０４０号公報（図８）JP 2002-94040 A (FIG. 8)

ところで、上記従来の画像読取装置では、例えば、ボトムゲート電極に接続されたボトムゲート電極用外部接続端子が備えられている。この場合、ボトムゲート電極用外部接続端子は４層構造となっている。すなわち、ボトムゲート電極用外部接続端子は、ボトムゲート電極と同時に形成された第１の金属膜と、ソース・ドレイン電極と同時に形成された第２の金属膜と、トップゲート電極と同時に形成された第３の金属膜と、静電気保護用透明導電膜と同時に形成された第４の金属膜との４層構造となっている。 By the way, the conventional image reading apparatus includes, for example, a bottom gate electrode external connection terminal connected to the bottom gate electrode. In this case, the external connection terminal for the bottom gate electrode has a four-layer structure. That is, the bottom gate electrode external connection terminal is formed simultaneously with the first metal film formed simultaneously with the bottom gate electrode, the second metal film formed simultaneously with the source / drain electrodes, and the top gate electrode. It has a four-layer structure of a third metal film and a fourth metal film formed simultaneously with the electrostatic protection transparent conductive film.

このボトムゲート電極用外部接続端子の構造について具体的に説明すると、第２の金属膜は、ボトムゲート絶縁膜の上面に設けられ、ボトムゲート絶縁膜に設けられたコンタクトホールを介して第１の金属膜に接続されている。第３の金属膜は、トップゲート絶縁膜の上面に設けられ、トップゲート絶縁膜に設けられたコンタクトホールを介して第２の金属膜に接続されている。第４の金属膜は、オーバーコート膜の上面に設けられ、オーバーコート膜に設けられたコンタクトホールを介して第３の金属膜に接続されている。 Specifically, the structure of the external connection terminal for the bottom gate electrode will be described. The second metal film is provided on the upper surface of the bottom gate insulating film, and the first metal is connected to the first metal via the contact hole provided in the bottom gate insulating film. Connected to metal film. The third metal film is provided on the top surface of the top gate insulating film, and is connected to the second metal film through a contact hole provided in the top gate insulating film. The fourth metal film is provided on the upper surface of the overcoat film, and is connected to the third metal film via a contact hole provided in the overcoat film.

この場合、ソース・ドレイン電極および該ソース・ドレイン電極と同時に形成される第２の金属膜は例えばＣｒによって形成されている。トップゲート電極および該トップゲート電極と同時に形成される第３の金属膜は例えばＩＴＯによって形成されている。一方、第３の金属膜を第２の金属膜に接続するための、トップゲート絶縁膜へのコンタクトホールの形成はドライエッチングにより行なわれることがある。 In this case, the source / drain electrode and the second metal film formed simultaneously with the source / drain electrode are made of, for example, Cr. The top gate electrode and the third metal film formed simultaneously with the top gate electrode are made of, for example, ITO. On the other hand, formation of a contact hole in the top gate insulating film for connecting the third metal film to the second metal film may be performed by dry etching.

しかしながら、トップゲート絶縁膜にコンタクトホールをドライエッチングにより形成すると、当該コンタクトホールを介して露出されたＣｒからなる第２の金属膜の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされて変質したりすることに起因して、第２の金属膜と第３の金属膜との間の接続抵抗が増大し、良好なコンタクトが得られないという問題があった。 However, when a contact hole is formed in the top gate insulating film by dry etching, the upper surface of the second metal film made of Cr exposed through the contact hole is subjected to plasma damage due to dry etching or exposed to an etching gas. As a result, the connection resistance between the second metal film and the third metal film is increased, and a good contact cannot be obtained.

そこで、この発明は、コンタクトホールをドライエッチングにより形成するとき、当該コンタクトホール下に存在する金属膜の上面が変質しないようにすることができる画像読取装置およびその製造方法を提供することを目的とする。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide an image reading apparatus and a method of manufacturing the same that can prevent the upper surface of a metal film existing under the contact hole from being altered when the contact hole is formed by dry etching. To do.

請求項１に記載の発明に係る画像読取装置は、半導体薄膜下にボトムゲート絶縁膜を介してボトムゲート電極が設けられ、前記半導体薄膜上にソース・ドレイン電極が設けられ、それらの上にトップゲート絶縁膜を介してトップゲート電極が設けられたダブルゲート型の薄膜トランジスタと、前記ボトムゲート電極に接続されたボトムゲートラインまたは前記ソース・ドレイン電極に接続されたソース・ドレインラインの一端部に接続された外部接続端子とを備えた画像読取装置において、前記外部接続端子は、前記ボトムゲート絶縁膜上に下から順に設けられたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜および下層ＩＴＯ膜と、前記トップゲート絶縁膜上に該トップゲート絶縁膜に設けられたコンタクトホールを介して前記下層ＩＴＯ膜に接続されて設けられた上層ＩＴＯ膜とを有することを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記トップゲート電極および前記外部接続端子の上層ＩＴＯ膜を含む前記トップゲート絶縁膜上にオーバーコート膜が設けられ、前記薄膜トランジスタ上における前記オーバーコート膜上にＩＴＯからなる静電気保護用透明導電膜が設けられ、前記外部接続端子は前記オーバーコート膜上に設けられた最上層ＩＴＯ膜を有し、該最上層ＩＴＯ膜は前記オーバーコート膜に設けられたコンタクトホールを介して前記上層ＩＴＯ膜に接続されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、半導体薄膜下にボトムゲート絶縁膜を介してボトムゲート電極が設けられ、前記半導体薄膜上にソース・ドレイン電極が設けられ、それらの上にトップゲート絶縁膜を介してトップゲート電極が設けられたダブルゲート型の薄膜トランジスタと、前記トップゲート電極を含む前記トップゲート絶縁膜上に設けられたオーバーコート膜と、前記薄膜トランジスタ上における前記オーバーコート膜上に設けられたＩＴＯからなる静電気保護用透明導電膜と、前記ボトムゲート電極に接続されたボトムゲートラインまたは前記ソース・ドレイン電極に接続されたソース・ドレインラインの一端部に接続された外部接続端子とを備えた画像読取装置において、前記外部接続端子は、前記ボトムゲート絶縁膜上に下から順に設けられたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜および下層ＩＴＯ膜と、前記オーバーコート膜上に該オーバーコート膜および前記トップゲート絶縁膜に連続して設けられたコンタクトホールを介して前記下層ＩＴＯ膜に接続されて設けられた最上層ＩＴＯ膜とを有することを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記ソース・ドレイン電極および前記ソース・ドレインラインは下から順にＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜からなる２層構造であることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記外部接続端子は前記ボトムゲートライン用であり、さらに、前記ボトムゲート絶縁膜下に前記ボトムゲートラインの一端部に接続されて設けられた下層金属膜を有し、前記金属膜は前記ボトムゲート絶縁膜に設けられたコンタクトホールを介して前記下層金属膜に接続されていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１〜３のいずれかに記載の発明において、前記外部接続端子は、さらに、前記金属膜下における前記ボトムゲート絶縁膜上に下から順に設けられた真性アモルファスシリコン膜およびｎ型アモルファスシリコン膜を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項６に記載の発明において、前記ソース・ドレイン電極は下から順にＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜からなる２層構造であり、前記ソース・ドレインラインは下から順に真性アモルファスシリコン膜、ｎ型アモルファスシリコン膜、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜からなる４層構造であることを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項７に記載の発明において、前記外部接続端子は前記ボトムゲートライン用であり、さらに、前記ボトムゲート絶縁膜下に前記ボトムゲートラインの一端部に接続されて設けられた下層金属膜を有し、前記金属膜は前記ｎ型アモルファスシリコン膜、前記真性アモルファスシリコン膜および前記ボトムゲート絶縁膜に設けられたコンタクトホールを介して前記下層金属膜に接続されていることを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、半導体薄膜下にボトムゲート絶縁膜を介してボトムゲート電極が設けられ、前記半導体薄膜上にソース・ドレイン電極が設けられ、それらの上にトップゲート絶縁膜を介してトップゲート電極が設けられたダブルゲート型の薄膜トランジスタと、前記ボトムゲート電極に接続されたボトムゲートラインまたは前記ソース・ドレイン電極に接続されたソース・ドレインラインの一端部に接続された外部接続端子とを備えた画像読取装置の製造方法において、前記ボトムゲート絶縁膜上に、連続して成膜されたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜を連続してパターニングすることにより、前記ソース・ドレイン電極および前記ソース・ドレインラインを金属膜およびＩＴＯ膜からなる２層構造として形成し、且つ、前記ボトムゲート絶縁膜上の外部接続端子形成領域に外部接続端子用金属膜および外部接続端子用下層ＩＴＯ膜を形成する工程と、それらの上に前記トップゲート絶縁膜を形成する工程と、前記外部接続端子用下層ＩＴＯ膜上における前記トップゲート絶縁膜にドライエッチングによりコンタクトホールを形成する工程と、前記トップゲート絶縁膜上に、成膜されたＩＴＯ膜をパターニングすることにより、前記トップゲート電極を形成し、且つ、前記トップゲート絶縁膜上の外部接続端子形成領域に外部接続端子用上層ＩＴＯ膜を前記トップゲート絶縁膜のコンタクトホールを介して前記外部接続端子用下層ＩＴＯ膜に接続させて形成する工程と、を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、さらに、前記トップゲート電極および前記上層ＩＴＯ膜を含む前記トップゲート絶縁膜上にオーバーコート膜を形成する工程と、前記外部接続端子用上層ＩＴＯ膜上における前記オーバーコート膜にドライエッチングによりコンタクトホールを形成する工程と、前記オーバーコート膜上に、成膜されたＩＴＯ膜をパターニングすることにより、前記薄膜トランジスタを静電気から保護するための静電気保護用透明導電膜を形成し、且つ、前記オーバーコート膜上の外部接続端子形成領域に外部接続端子用最上層ＩＴＯ膜を前記オーバーコート膜のコンタクトホールを介して前記外部接続端子用上層ＩＴＯ膜に接続させて形成する工程と、を有することを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、半導体薄膜下にボトムゲート絶縁膜を介してボトムゲート電極が設けられ、前記半導体薄膜上にソース・ドレイン電極が設けられ、それらの上にトップゲート絶縁膜を介してトップゲート電極が設けられたダブルゲート型の薄膜トランジスタと、前記トップゲート電極を含む前記トップゲート絶縁膜上に設けられたオーバーコート膜と、前記薄膜トランジスタ上における前記オーバーコート膜上に設けられた静電気保護用透明導電膜と、前記ボトムゲート電極に接続されたボトムゲートラインまたは前記ソース・ドレイン電極に接続されたソース・ドレインラインの一端部に接続された外部接続端子とを備えた画像読取装置の製造方法において、前記ボトムゲート絶縁膜上に、連続して成膜されたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜を連続してパターニングすることにより、前記ソース・ドレイン電極および前記ソース・ドレインラインを金属膜およびＩＴＯ膜からなる２層構造として形成し、且つ、前記ボトムゲート絶縁膜上の外部接続端子形成領域に外部接続端子用金属膜および外部接続端子用下層ＩＴＯ膜を形成する工程と、それらの上に前記トップゲート絶縁膜を形成する工程と、前記トップゲート絶縁膜上に、成膜されたＩＴＯ膜をパターニングすることにより、前記トップゲート電極を形成する工程と、それらの上に前記オーバーコート膜を形成する工程と、前記外部接続端子用下層ＩＴＯ膜上における前記オーバーコート膜および前記トップゲート絶縁膜にドライエッチングによりコンタクトホールを連続して形成する工程と、前記オーバーコート膜上に、成膜されたＩＴＯ膜をパターニングすることにより、前記静電気保護用透明導電膜を形成し、且つ、前記前記オーバーコート膜上の外部接続端子形成領域に外部接続端子用最上層ＩＴＯ膜を前記オーバーコート膜および前記トップゲート絶縁膜のコンタクトホールを介して前記外部接続端子用下層ＩＴＯ膜に接続させて形成する工程と、を有することを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項９〜１１のいずれかに記載の発明において、前記外部接続端子は前記ボトムゲートライン用であり、当初の工程において、基板上に、成膜された金属膜をパターニングすることにより、前記ボトムゲート電極、該ボトムゲート電極に接続された前記ボトムゲートラインおよび該ボトムゲートラインの一端部に接続された外部接続端子用下層金属膜を形成し、それらの上に前記ボトムゲート絶縁膜を形成し、前記外部接続端子用下層金属膜上における前記ボトムゲート絶縁膜にドライエッチングによりコンタクトホールを形成し、この後、前記外部接続端子用金属膜を前記ボトムゲート絶縁膜のコンタクトホールを介して前記外部接続端子用下層金属膜に接続させて形成することを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項９〜１１のいずれかに記載の発明において、前記ボトムゲート絶縁膜上に、連続して成膜されたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜およびＩＴＯ膜を連続してパターニングすることにより、前記ソース・ドレイン電極および前記ソース・ドレインラインを金属膜およびＩＴＯ膜からなる２層構造として形成し、且つ、前記ボトムゲート絶縁膜上の外部接続端子形成領域に外部接続端子用金属膜および外部接続端子用下層ＩＴＯ膜を形成する工程は、さらに、成膜された前記金属膜下における前記ボトムゲート絶縁膜上に下から順に成膜された真性アモルファスシリコン膜およびｎ型アモルファスシリコン膜を連続してパターニングすることにより、前記ソース・ドレイン電極を金属膜およびＩＴＯ膜からなる２層構造として形成し、前記ソース・ドレインラインを真性アモルファスシリコン膜、ｎ型アモルファスシリコン膜、金属膜およびＩＴＯ膜からなる４層構造として形成し、前記ボトムゲート絶縁膜上の外部接続端子形成領域に外部接続端子用真性アモルファスシリコン膜、外部接続端子用ｎ型アモルファスシリコン膜、外部接続端子用金属膜および外部接続端子用下層ＩＴＯ膜を形成する工程を含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記外部接続端子は前記ボトムゲートライン用であり、当初の工程において、基板上に、成膜された下層金属膜をパターニングすることにより、前記ボトムゲート電極、該ボトムゲート電極に接続された前記ボトムゲートラインおよび該ボトムゲートラインの一端部に接続された外部接続端子用下層金属膜を形成し、それらの上に前記ボトムゲート絶縁膜を形成し、この後、前記ボトムゲート絶縁膜上に前記真性アモルファスシリコン膜および前記ｎ型アモルファスシリコン膜を成膜し、前記外部接続端子用下層金属膜上における前記ｎ型アモルファスシリコン膜、前記真性アモルファスシリコン膜および前記ボトムゲート絶縁膜にドライエッチングによりコンタクトホールを形成し、前記外部接続端子用金属膜を当該コンタクトホールを介して前記外部接続端子用下層金属膜に接続させて形成することを特徴とするものである。 In the image reading apparatus according to the first aspect of the present invention, a bottom gate electrode is provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top is provided on the bottom gate electrode. Connected to a double gate type thin film transistor provided with a top gate electrode through a gate insulating film and one end of a bottom gate line connected to the bottom gate electrode or a source / drain line connected to the source / drain electrode In the image reading apparatus including the external connection terminal, the external connection terminal is a metal including any one of Cr, Ti, W, Ta, and Mo provided in order from the bottom on the bottom gate insulating film. The film and the lower ITO film, and the contact hole provided in the top gate insulating film on the top gate insulating film It is characterized in that it has an upper ITO film provided connected to the layer ITO film.
A semiconductor device according to a second aspect of the present invention is the semiconductor device according to the first aspect, wherein an overcoat film is provided on the top gate insulating film including the top gate electrode and the upper ITO film of the external connection terminal. A transparent conductive film for electrostatic protection made of ITO is provided on the overcoat film on the thin film transistor, and the external connection terminal has an uppermost ITO film provided on the overcoat film, and the uppermost ITO The film is connected to the upper ITO film via a contact hole provided in the overcoat film.
According to a third aspect of the present invention, there is provided a semiconductor device comprising: a bottom gate electrode provided under a semiconductor thin film through a bottom gate insulating film; a source / drain electrode provided on the semiconductor thin film; A double-gate thin film transistor provided with a top gate electrode through an insulating film; an overcoat film provided on the top gate insulating film including the top gate electrode; and the overcoat film on the thin film transistor An electrostatic protection transparent conductive film made of ITO, and an external connection terminal connected to one end of a bottom gate line connected to the bottom gate electrode or a source / drain line connected to the source / drain electrode; In the image reading apparatus comprising: the external connection terminal is the bottom gate insulating film A metal film containing any one of Cr, Ti, W, Ta, and Mo and a lower ITO film, and the overcoat film and the top gate insulating film on the overcoat film. And an uppermost ITO film provided to be connected to the lower ITO film through a contact hole provided.
The semiconductor device according to a fourth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein the source / drain electrodes and the source / drain lines are Cr, Ti, W, Ta, It has a two-layer structure composed of a metal film containing any one of Mo and an ITO film.
A semiconductor device according to a fifth aspect of the present invention is the semiconductor device according to the fourth aspect, wherein the external connection terminal is for the bottom gate line, and further, one end of the bottom gate line is provided under the bottom gate insulating film. And a lower metal film connected to the portion, wherein the metal film is connected to the lower metal film through a contact hole provided in the bottom gate insulating film. .
The semiconductor device according to a sixth aspect of the present invention is the semiconductor device according to any one of the first to third aspects, wherein the external connection terminal is further on the bottom gate insulating film below the metal film in order from the bottom. It is characterized by having an intrinsic amorphous silicon film and an n-type amorphous silicon film.
A semiconductor device according to a seventh aspect of the present invention is the semiconductor device according to the sixth aspect, wherein the source / drain electrodes include, in order from the bottom, a metal film containing any one of Cr, Ti, W, Ta, and Mo, and It has a two-layer structure made of an ITO film, and the source / drain lines are, from the bottom, an intrinsic amorphous silicon film, an n-type amorphous silicon film, a metal film containing any one of Cr, Ti, W, Ta, and Mo, and ITO It has a four-layer structure made of a film.
The semiconductor device according to an eighth aspect of the present invention is the semiconductor device according to the seventh aspect, wherein the external connection terminal is for the bottom gate line, and further, one end of the bottom gate line is provided under the bottom gate insulating film. A lower metal film provided connected to a portion, wherein the metal film is connected to the lower metal film via contact holes provided in the n-type amorphous silicon film, the intrinsic amorphous silicon film, and the bottom gate insulating film. It is characterized by being connected to.
According to a ninth aspect of the present invention, there is provided a semiconductor device manufacturing method comprising: a bottom gate electrode provided under a semiconductor thin film via a bottom gate insulating film; a source / drain electrode provided on the semiconductor thin film; A double gate type thin film transistor in which a top gate electrode is provided via a top gate insulating film, and a bottom gate line connected to the bottom gate electrode or one end of a source / drain line connected to the source / drain electrode In the manufacturing method of an image reading apparatus provided with an external connection terminal connected to, any one of Cr, Ti, W, Ta, and Mo continuously formed on the bottom gate insulating film is included. By continuously patterning the metal film and the ITO film, the source / drain electrodes and the source / drain lines are formed. Forming a two-layer structure comprising a metal film and an ITO film, and forming a metal film for external connection terminals and a lower layer ITO film for external connection terminals in the external connection terminal formation region on the bottom gate insulating film; and Forming a top gate insulating film on the upper gate insulating film; forming a contact hole in the top gate insulating film on the lower ITO film for external connection terminals by dry etching; and forming a contact hole on the top gate insulating film. By patterning the formed ITO film, the top gate electrode is formed, and an external connection terminal upper ITO film is formed in the external connection terminal formation region on the top gate insulation film, and the contact hole of the top gate insulation film And connecting to the lower ITO film for external connection terminals via It is.
A method of manufacturing a semiconductor device according to a tenth aspect of the present invention is the method according to the ninth aspect, further comprising: forming an overcoat film on the top gate insulating film including the top gate electrode and the upper ITO film. A step of forming a contact hole by dry etching on the overcoat film on the upper ITO film for external connection terminals, and patterning the ITO film formed on the overcoat film, Forming an electrostatic protective transparent conductive film for protecting the thin film transistor from static electricity, and forming an external connection terminal uppermost ITO film in the external connection terminal formation region on the overcoat film through a contact hole of the overcoat film; And connecting to the upper ITO film for external connection terminals. It is an feature.
A method for manufacturing a semiconductor device according to an eleventh aspect includes a bottom gate electrode provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode provided on the semiconductor thin film, A double gate type thin film transistor in which a top gate electrode is provided via a top gate insulating film, an overcoat film provided on the top gate insulating film including the top gate electrode, and the overcoat on the thin film transistor A transparent conductive film for electrostatic protection provided on the film, and an external connection terminal connected to one end of the bottom gate line connected to the bottom gate electrode or the source / drain line connected to the source / drain electrode; In the manufacturing method of the image reading apparatus comprising: the bottom gate insulating film, the continuous By continuously patterning the deposited metal film containing any one of Cr, Ti, W, Ta, and Mo and the ITO film, the source / drain electrodes and the source / drain lines are formed into the metal film and ITO. Forming a metal film for an external connection terminal and a lower ITO film for an external connection terminal in an external connection terminal formation region on the bottom gate insulating film, and forming the two-layer structure composed of a film on the bottom gate insulating film; A step of forming a top gate insulating film; a step of forming the top gate electrode by patterning an ITO film formed on the top gate insulating film; and forming the overcoat film thereon And dry etching the overcoat film and the top gate insulating film on the lower ITO film for external connection terminals Forming the contact hole continuously by patterning, and patterning the ITO film formed on the overcoat film, thereby forming the transparent conductive film for electrostatic protection, and the overcoat film Forming an external connection terminal uppermost ITO film in the upper external connection terminal formation region by connecting to the lower connection ITO film for external connection terminals through the contact hole of the overcoat film and the top gate insulating film; It is characterized by having.
According to a twelfth aspect of the present invention, there is provided a semiconductor device manufacturing method according to any one of the ninth to eleventh aspects, wherein the external connection terminal is for the bottom gate line, In addition, by patterning the formed metal film, the bottom gate electrode, the bottom gate line connected to the bottom gate electrode, and a lower layer metal film for external connection terminals connected to one end of the bottom gate line Forming a bottom gate insulating film thereon, forming a contact hole by dry etching on the bottom gate insulating film on the lower metal film for the external connection terminal, and thereafter for the external connection terminal A metal film is formed by connecting to the lower metal film for external connection terminals through a contact hole of the bottom gate insulating film It is an feature.
According to a thirteenth aspect of the present invention, there is provided a method for manufacturing a semiconductor device according to any one of the ninth to eleventh aspects, wherein Cr, Ti, and W are continuously formed on the bottom gate insulating film. The source / drain electrodes and the source / drain lines are formed as a two-layer structure composed of a metal film and an ITO film by continuously patterning a metal film containing any one of Ta, Mo and ITO film. The step of forming the external connection terminal metal film and the external connection terminal lower ITO film in the external connection terminal formation region on the bottom gate insulating film further includes the step of forming the bottom gate under the formed metal film. By successively patterning an intrinsic amorphous silicon film and an n-type amorphous silicon film formed on the insulating film sequentially from the bottom, Forming a drain / drain electrode as a two-layer structure comprising a metal film and an ITO film, and forming the source / drain line as a four-layer structure comprising an intrinsic amorphous silicon film, an n-type amorphous silicon film, a metal film and an ITO film; Forming an intrinsic amorphous silicon film for external connection terminals, an n-type amorphous silicon film for external connection terminals, a metal film for external connection terminals, and a lower ITO film for external connection terminals in the external connection terminal formation region on the bottom gate insulating film It is characterized by including.
According to a fourteenth aspect of the present invention, there is provided a semiconductor device manufacturing method according to the thirteenth aspect, wherein the external connection terminal is for the bottom gate line and is formed on the substrate in the initial step. By patterning the lower metal film, the bottom gate electrode, the bottom gate line connected to the bottom gate electrode and the lower metal film for external connection terminals connected to one end of the bottom gate line are formed, The bottom gate insulating film is formed thereon, and then the intrinsic amorphous silicon film and the n-type amorphous silicon film are formed on the bottom gate insulating film, and on the lower metal film for the external connection terminal Dry etch the n-type amorphous silicon film, the intrinsic amorphous silicon film and the bottom gate insulating film. By forming a contact hole, the external connection terminal metal film is characterized in that formed by connected to the lower metal layer for an external connection terminal via the contact hole.

この発明によれば、外部接続端子は、ボトムゲート絶縁膜上に下から順に設けられたＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜および下層ＩＴＯ膜と、トップゲート絶縁膜上に該トップゲート絶縁膜に設けられたコンタクトホールを介して下層ＩＴＯ膜に接続されて設けられた上層ＩＴＯ膜とを有しているので、トップゲート絶縁膜にコンタクトホールをドライエッチングにより形成するとき、当該コンタクトホールを介して露出されるのはＣｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜ではなくその上面に設けられた下層ＩＴＯ膜であり、この下層ＩＴＯ膜の上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにされされても変質しないので、下層ＩＴＯ膜と上層ＩＴＯ膜との間の接続抵抗を比較的小さくすることができる。 According to the present invention, the external connection terminal includes a metal film including any one of Cr, Ti, W, Ta, and Mo and a lower layer ITO film provided in order from the bottom on the bottom gate insulating film, and the top gate insulation. Since it has an upper ITO film connected to the lower ITO film through a contact hole provided in the top gate insulating film on the film, a contact hole is formed in the top gate insulating film by dry etching In this case, it is not the metal film containing any one of Cr, Ti, W, Ta, and Mo that is exposed through the contact hole but the lower ITO film provided on the upper surface, and this lower ITO film Since the upper surface of the film is resistant to plasma damage due to dry etching and does not change even if it is used as an etching gas, the connection between the lower ITO film and the upper ITO film It can be relatively small anti-a.

（第１実施形態）
図１はこの発明の第１実施形態としての画像読取装置の要部の断面図を示す。この場合、図１の左側から右側に向かって、ダブルゲート型の薄膜トランジスタ１３の部分の断面図、ボトムゲートライン用外部接続端子２１の部分の断面図、ソース・ドレインライン用外部接続端子３１の部分の断面図、トッブゲートライン用外部接続端子４１の部分の断面図を示す。 (First embodiment)
FIG. 1 shows a cross-sectional view of a main part of an image reading apparatus as a first embodiment of the present invention. In this case, from the left side to the right side of FIG. 1, a cross-sectional view of the double-gate thin film transistor 13, a cross-sectional view of the bottom gate line external connection terminal 21, and a source / drain line external connection terminal 31 portion. Sectional drawing of this figure and sectional drawing of the part of the external connection terminal 41 for top gate lines are shown.

まず、ダブルゲート型の薄膜トランジスタ１３の部分について説明する。ガラス基板１の上面の所定の箇所にはＡｌからなるボトムゲート電極２および該ボトムゲート電極２に接続されたボトムゲートライン３が設けられている。ボトムゲート電極２およびボトムゲートライン３を含むガラス基板１の上面には窒化シリコンからなるボトムゲート絶縁膜４が設けられている。 First, the double gate type thin film transistor 13 will be described. A bottom gate electrode 2 made of Al and a bottom gate line 3 connected to the bottom gate electrode 2 are provided at predetermined locations on the upper surface of the glass substrate 1. A bottom gate insulating film 4 made of silicon nitride is provided on the upper surface of the glass substrate 1 including the bottom gate electrode 2 and the bottom gate line 3.

ボトムゲート電極２上におけるボトムゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７が設けられている。 A semiconductor thin film 5 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the bottom gate insulating film 4 on the bottom gate electrode 2. A channel protective film 6 made of silicon nitride is provided at substantially the center of the upper surface of the semiconductor thin film 5. Ohmic contact layers 7 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 6 and on the upper surface of the semiconductor thin film 5 on both sides thereof.

各オーミックコンタクト層７の上面にはソース・ドレイン電極８が設けられている。ソース・ドレイン電極８は、下から順に、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜８ａおよびＩＴＯ膜８ｂの２層構造となっている。ボトムゲート絶縁膜４の上面の所定の箇所にはソース・ドレインライン９が設けられている。ソース・ドレインライン９は、下から順に、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜９ａおよびＩＴＯ膜９ｂの２層構造となっている。そして、ソース・ドレインライン９の金属膜９ａおよびＩＴＯ膜９ｂの一端部は、ソース・ドレイン電極８の金属膜８ａおよびＩＴＯ膜８ｂに接続されている。 Source / drain electrodes 8 are provided on the upper surface of each ohmic contact layer 7. The source / drain electrode 8 has a two-layer structure of a metal film 8a containing any one of Cr, Ti, W, Ta, and Mo and an ITO film 8b in order from the bottom. Source / drain lines 9 are provided at predetermined locations on the upper surface of the bottom gate insulating film 4. The source / drain line 9 has a two-layer structure of a metal film 9a containing any one of Cr, Ti, W, Ta, and Mo and an ITO film 9b in order from the bottom. One end portions of the metal film 9 a and the ITO film 9 b of the source / drain line 9 are connected to the metal film 8 a and the ITO film 8 b of the source / drain electrode 8.

ソース・ドレイン電極８およびソース・ドレインライン９等を含むボトムゲート絶縁膜４の上面には窒化シリコンからなるトップゲート絶縁膜１０が設けられている。半導体薄膜５上におけるトップゲート絶縁膜１０の上面の所定の箇所にはＩＴＯからなるトップゲート電極１１が設けられている。トップゲート絶縁膜１０の上面の所定の箇所にはＩＴＯからなるトップゲートライン１２がトップゲート電極１１に接続されて設けられている。 A top gate insulating film 10 made of silicon nitride is provided on the upper surface of the bottom gate insulating film 4 including the source / drain electrodes 8 and the source / drain lines 9. A top gate electrode 11 made of ITO is provided at a predetermined position on the upper surface of the top gate insulating film 10 on the semiconductor thin film 5. A top gate line 12 made of ITO is connected to the top gate electrode 11 at a predetermined location on the top surface of the top gate insulating film 10.

ここで、ボトムゲート電極２、ボトムゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、ソース・ドレイン電極８、トップゲート絶縁膜１０およびトップゲート電極１１により、ダブルゲート型の薄膜トランジスタ１３が構成されている。 Here, the bottom gate electrode 2, the bottom gate insulating film 4, the semiconductor thin film 5, the channel protective film 6, the ohmic contact layer 7, the source / drain electrode 8, the top gate insulating film 10 and the top gate electrode 11 are used to form a double gate type. A thin film transistor 13 is configured.

トップゲート電極１１およびトップゲートライン１２を含むトップゲート絶縁膜１０の上面には窒化シリコンからなるオーバーコート膜１４が設けられている。オーバーコート膜１４の上面の所定の箇所には、薄膜トランジスタ１３を静電気から保護するためのＩＴＯからなる静電気保護用透明導電膜１５が設けられている。 An overcoat film 14 made of silicon nitride is provided on the upper surface of the top gate insulating film 10 including the top gate electrode 11 and the top gate line 12. An electrostatic protective transparent conductive film 15 made of ITO for protecting the thin film transistor 13 from static electricity is provided at a predetermined location on the upper surface of the overcoat film 14.

次に、ボトムゲートライン用外部接続端子２１の部分について説明する。ボトムゲートライン用外部接続端子２１は、下から順に、Ａｌからなる下層金属膜２１ａ、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜２１ｂ、ＩＴＯ膜２１ｃ、ＩＴＯ膜２１ｄおよびＩＴＯ膜２１ｅからなる５層構造となっている。このうち、下層金属膜２１ａは、ボトムゲートライン３と同一の金属からなり、ガラス基板１の上面にボトムゲートライン３の一端部に接続されて設けられている。 Next, the bottom gate line external connection terminal 21 will be described. The bottom gate line external connection terminal 21 includes, in order from the bottom, a lower metal film 21a made of Al, a metal film 21b including any one of Cr, Ti, W, Ta, and Mo, an ITO film 21c, an ITO film 21d, and It has a five-layer structure made of the ITO film 21e. Among these, the lower metal film 21 a is made of the same metal as the bottom gate line 3, and is provided on the upper surface of the glass substrate 1 so as to be connected to one end of the bottom gate line 3.

金属膜２１ｂおよびＩＴＯ膜２１ｃは、２層構造のソース・ドレインライン９と同一の構造であり、ボトムゲート絶縁膜４の上面に設けられている。そして、金属膜２１ｂは、ボトムゲート絶縁膜４に設けられたコンタクトホール２２を介して下層金属膜２１ａに接続されている。 The metal film 21 b and the ITO film 21 c have the same structure as the source / drain line 9 having a two-layer structure, and are provided on the upper surface of the bottom gate insulating film 4. The metal film 21 b is connected to the lower metal film 21 a through a contact hole 22 provided in the bottom gate insulating film 4.

ＩＴＯ膜２１ｄは、トップゲート電極１１と同一の金属からなり、トップゲート絶縁膜１０の上面に設けられている。そして、ＩＴＯ膜２１ｄは、トップゲート絶縁膜１０に設けられたコンタクトホール２３を介してＩＴＯ膜２１ｃに接続されている。ＩＴＯ膜２１ｅは、静電気保護用透明導電膜１５と同一の金属からなり、オーバーコート膜１４の上面に設けられている。そして、ＩＴＯ膜２１ｅは、オーバーコート膜１４に設けられたコンタクトホール２４を介してＩＴＯ膜２１ｄに接続されている。 The ITO film 21 d is made of the same metal as the top gate electrode 11 and is provided on the top surface of the top gate insulating film 10. The ITO film 21d is connected to the ITO film 21c through a contact hole 23 provided in the top gate insulating film 10. The ITO film 21 e is made of the same metal as the transparent conductive film 15 for electrostatic protection, and is provided on the upper surface of the overcoat film 14. The ITO film 21e is connected to the ITO film 21d through a contact hole 24 provided in the overcoat film 14.

次に、ドレインライン用外部接続端子３１の部分について説明する。ドレインライン用外部接続端子３１は、下から順に、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜３１ａ、ＩＴＯ膜３１ｂ、ＩＴＯ膜３１ｃおよびＩＴＯ膜３１ｄの４層構造となっている。このうち、金属膜３１ａおよびＩＴＯ膜３１ｂは、２層構造のソース・ドレインライン９と同一の構造であり、ボトムゲート絶縁膜４の上面に設けられている。そして、金属膜３１ａおよびＩＴＯ膜３１ｂはソース・ドレインライン９の一端部に接続されている。 Next, the drain line external connection terminal 31 will be described. The drain line external connection terminal 31 has, in order from the bottom, a four-layer structure of a metal film 31a including any one of Cr, Ti, W, Ta, and Mo, an ITO film 31b, an ITO film 31c, and an ITO film 31d. ing. Among these, the metal film 31 a and the ITO film 31 b have the same structure as the source / drain line 9 having a two-layer structure, and are provided on the upper surface of the bottom gate insulating film 4. The metal film 31 a and the ITO film 31 b are connected to one end of the source / drain line 9.

ＩＴＯ膜３１ｃは、トップゲートライン１２と同一の金属からなり、トップゲート絶縁膜１０の上面に設けられている。そして、ＩＴＯ膜３１ｃは、トップゲート絶縁膜１０に設けられたコンタクトホール３２を介してＩＴＯ膜３１ｂに接続されている。ＩＴＯ膜３１ｄは、静電気保護用透明導電膜１５と同一の金属からなり、オーバーコート膜１４の上面に設けられている。そして、ＩＴＯ膜３１ｄは、オーバーコート膜１４に設けられたコンタクトホール３３を介してＩＴＯ膜３１ｃに接続されている。 The ITO film 31 c is made of the same metal as the top gate line 12 and is provided on the upper surface of the top gate insulating film 10. The ITO film 31 c is connected to the ITO film 31 b through the contact hole 32 provided in the top gate insulating film 10. The ITO film 31 d is made of the same metal as the transparent conductive film 15 for electrostatic protection and is provided on the upper surface of the overcoat film 14. The ITO film 31d is connected to the ITO film 31c through a contact hole 33 provided in the overcoat film 14.

次に、トップゲートライン用外部接続端子４１の部分について説明する。トップゲートライン用外部接続端子４１は、ＩＴＯ膜４１ａおよびＩＴＯ膜４１ｂの２層構造となっている。このうち、ＩＴＯ膜４１ａは、トップゲートライン１２と同一の金属からなり、トップゲート絶縁膜１０の上面に設けられている。そして、ＩＴＯ膜４１ａはトップゲートライン１２の一端部に接続されている。ＩＴＯ膜４１ｂは、静電気保護用透明導電膜１５と同一の金属からなり、オーバーコート膜１４の上面に設けられている。そして、ＩＴＯ膜４１ｂは、オーバーコート膜１４に設けられたコンタクトホール４２を介してＩＴＯ膜４１ａに接続されている。 Next, the top gate line external connection terminal 41 will be described. The top gate line external connection terminal 41 has a two-layer structure of an ITO film 41a and an ITO film 41b. Among these, the ITO film 41 a is made of the same metal as the top gate line 12 and is provided on the top surface of the top gate insulating film 10. The ITO film 41a is connected to one end of the top gate line 12. The ITO film 41 b is made of the same metal as the transparent conductive film 15 for electrostatic protection and is provided on the upper surface of the overcoat film 14. The ITO film 41b is connected to the ITO film 41a through a contact hole 42 provided in the overcoat film 14.

次に、この画像読取装置の製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたＡｌ膜をフォトリソグラフィ法によりパターニングすることにより、ボトムゲート電極２、該ボトムゲート電極２に接続されたボトムゲートライン３および該ボトムゲートライン３の一端部に接続された下層金属膜２１ａを形成する。 Next, an example of a method for manufacturing the image reading apparatus will be described. First, as shown in FIG. 2, an Al film formed by sputtering at a predetermined location on the upper surface of the glass substrate 1 is patterned by photolithography to form the bottom gate electrode 2 and the bottom gate electrode 2. A bottom gate line 3 connected and a lower metal film 21a connected to one end of the bottom gate line 3 are formed.

次に、ボトムゲート電極２、ボトムゲートライン３および下層金属膜２１ａを含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるボトムゲート絶縁膜４、真性アモルファスシリコン膜５１および窒化シリコンからなるチャネル保護膜形成用膜５２を連続して成膜する。次に、チャネル保護膜形成用膜５２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。 Next, on the upper surface of the glass substrate 1 including the bottom gate electrode 2, the bottom gate line 3, and the lower layer metal film 21a, the bottom gate insulating film 4, the intrinsic amorphous silicon film 51, and the silicon nitride made of silicon nitride are formed by plasma CVD. The channel protective film forming film 52 to be formed is continuously formed. Next, the channel protective film 6 is formed by patterning the film 52 for forming the channel protective film by photolithography.

次に、図３に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜５１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜５３を成膜する。次に、ｎ型アモルファスシリコン膜５３および真性アモルファスシリコン膜５１をフォトリソグラフィグラフィ法によりパターニングすると、図４に示すように、半導体薄膜５およびオーミックコンタクト層７が形成される。 Next, as shown in FIG. 3, an n-type amorphous silicon film 53 is formed on the upper surface of the intrinsic amorphous silicon film 51 including the channel protective film 6 by plasma CVD. Next, when the n-type amorphous silicon film 53 and the intrinsic amorphous silicon film 51 are patterned by photolithography, the semiconductor thin film 5 and the ohmic contact layer 7 are formed as shown in FIG.

次に、図５に示すように、下層金属膜２１ａ上におけるボトムゲート絶縁膜４に、フォトリソグラフィ法により、コンタクトホール２２を形成する。次に、図６に示すように、ボトムゲート絶縁膜４のコンタクトホール２２を介して露出された下層金属膜２１ａの上面を含み且つチャネル保護膜６およびオーミックコンタクト層７を含むボトムゲート絶縁膜４の上面に、スパッタ法により、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜５４およびＩＴＯ膜５５を連続して成膜する。 Next, as shown in FIG. 5, a contact hole 22 is formed in the bottom gate insulating film 4 on the lower metal film 21a by photolithography. Next, as shown in FIG. 6, the bottom gate insulating film 4 including the upper surface of the lower metal film 21 a exposed through the contact hole 22 of the bottom gate insulating film 4 and including the channel protective film 6 and the ohmic contact layer 7. A metal film 54 and an ITO film 55 containing any one of Cr, Ti, W, Ta, and Mo are continuously formed on the upper surface of the substrate by sputtering.

次に、ＩＴＯ膜５５および金属膜５４を、フォトリソグラフィ法により、連続してパターニングすると、図７に示すようになる。すなわち、薄膜トランジスタ１３形成領域の部分においては、各オーミックコンタクト層７の上面に、金属膜８ａおよびＩＴＯ膜８ｂからなる２層構造のソース・ドレイン電極８が形成される。また、ボトムゲート絶縁膜４の上面に、下から順に、金属膜９ａおよびＩＴＯ膜９ｂからなる２層構造のソース・ドレインライン９が形成される。 Next, when the ITO film 55 and the metal film 54 are successively patterned by a photolithography method, the result is as shown in FIG. That is, in the portion where the thin film transistor 13 is formed, the source / drain electrodes 8 having a two-layer structure including the metal film 8a and the ITO film 8b are formed on the upper surface of each ohmic contact layer 7. In addition, on the upper surface of the bottom gate insulating film 4, a source / drain line 9 having a two-layer structure including a metal film 9a and an ITO film 9b is formed in this order from the bottom.

ボトムゲートライン用外部接続端子２１形成領域の部分においては、ボトムゲート絶縁膜４の上面に、下から順に、金属膜２１ｂおよびＩＴＯ膜２１ｃが形成される。この状態では、金属膜２１ｂは、ボトムゲート絶縁膜４のコンタクトホール２２を介して下層金属膜２１ａに接続されている。ソース・ドレインライン用外部接続端子３１形成領域の部分においては、ボトムゲート絶縁膜４の上面に、下から順に、金属膜３１ａおよびＩＴＯ膜３１ｂが形成される。この状態では、金属膜３１ａおよびＩＴＯ膜３１ｂはソース・ドレインライン９の一端部に接続されている。 In the bottom gate line external connection terminal 21 formation region, a metal film 21b and an ITO film 21c are formed on the top surface of the bottom gate insulating film 4 in order from the bottom. In this state, the metal film 21 b is connected to the lower metal film 21 a through the contact hole 22 of the bottom gate insulating film 4. In the source / drain line external connection terminal 31 formation region, a metal film 31a and an ITO film 31b are formed on the upper surface of the bottom gate insulating film 4 in order from the bottom. In this state, the metal film 31 a and the ITO film 31 b are connected to one end of the source / drain line 9.

次に、図８に示すように、ソース・ドレイン電極８、ソース・ドレインライン９およびＩＴＯ膜２１ｃ、３１ｂ等を含むボトムゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるトップゲート絶縁膜１０を成膜する。次に、ＩＴＯ膜２１ｃ、３１ｂ上におけるトップゲート絶縁膜１０に、フォトリソグラフィ法により、コンタクトホール２３、３２を形成する。 Next, as shown in FIG. 8, the top gate made of silicon nitride is formed on the upper surface of the bottom gate insulating film 4 including the source / drain electrodes 8, the source / drain lines 9, and the ITO films 21c and 31b by plasma CVD. An insulating film 10 is formed. Next, contact holes 23 and 32 are formed in the top gate insulating film 10 on the ITO films 21c and 31b by photolithography.

この状態では、トップゲート絶縁膜１０のコンタクトホール２３、３２を介してＩＴＯ膜２１ｃ、３１ｂが露出される。しかるに、ＩＴＯ膜２１ｃ、３１ｂの上面はドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質することはない。また、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜２１ｂ、３１ａの上面はＩＴＯ膜２１ｃ、３１ｂによって覆われているため、当該上面が変質することもない。したがって、トップゲート絶縁膜１０にコンタクトホール２３、３２をドライエッチングにより形成しても、別に支障はない。 In this state, the ITO films 21 c and 31 b are exposed through the contact holes 23 and 32 of the top gate insulating film 10. However, the upper surfaces of the ITO films 21c and 31b are resistant to plasma damage due to dry etching, and do not deteriorate even when exposed to an etching gas. Moreover, since the upper surfaces of the metal films 21b and 31a containing any one of Cr, Ti, W, Ta, and Mo are covered with the ITO films 21c and 31b, the upper surfaces are not altered. Therefore, even if the contact holes 23 and 32 are formed in the top gate insulating film 10 by dry etching, there is no problem.

次に、図９に示すように、トップゲート絶縁膜１０のコンタクトホール２３、３２を介して露出されたＩＴＯ膜２１ｃ、３１ｂの上面を含むトップゲート絶縁膜１０の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、トップゲート電極１１、トップゲートライン１２およびＩＴＯ膜２１ｄ、３１ｃ、４１ａを形成する。この状態では、ＩＴＯ膜２１ｄ、３１ｃはトップゲート絶縁膜１０のコンタクトホール２３、３２を介してＩＴＯ膜２１ｃ、３１ｂに接続されている。 Next, as shown in FIG. 9, at each predetermined place on the upper surface of the top gate insulating film 10 including the upper surfaces of the ITO films 21c and 31b exposed through the contact holes 23 and 32 of the top gate insulating film 10, The ITO film formed by sputtering is patterned by photolithography to form the top gate electrode 11, the top gate line 12, and the ITO films 21d, 31c, and 41a. In this state, the ITO films 21 d and 31 c are connected to the ITO films 21 c and 31 b through the contact holes 23 and 32 of the top gate insulating film 10.

ここで、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜２１ｂ、３１ａおよびＩＴＯ膜２１ｃ、３１ｂの上面には変質層は形成されていないので、金属膜２１ｂ、３１ａとＩＴＯ膜２１ｃ、３１ｂとの間の接続抵抗が増大することがなく、またＩＴＯ膜２１ｃ、３１ｂとＩＴＯ膜２１ｄ、３１ｃとの間の接続抵抗も増大することがなく、したがって金属膜２１ｂ、３１ａとＩＴＯ膜２１ｄ、３１ｃとの間で良好なコンタクトを得ることができる。 Here, since the altered layer is not formed on the upper surfaces of the metal films 21b and 31a and the ITO films 21c and 31b including any one of Cr, Ti, W, Ta, and Mo, the metal films 21b and 31a and the ITO The connection resistance between the films 21c and 31b does not increase, and the connection resistance between the ITO films 21c and 31b and the ITO films 21d and 31c does not increase. Therefore, the metal films 21b and 31a and the ITO Good contact can be obtained between the films 21d and 31c.

次に、図１０に示すように、トップゲート電極１１、トップゲートライン１２およびＩＴＯ膜２１ｄ、３１ｃ、４１ａを含むトップゲート絶縁膜１０の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１４を成膜する。次に、ＩＴＯ膜２１ｄ、３１ｃ、４１ａ上におけるオーバーコート膜１４に、フォトリソグラフィ法により、コンタクトホール２４、３３、４２を形成する。 Next, as shown in FIG. 10, an overcoat film made of silicon nitride is formed on the upper surface of the top gate insulating film 10 including the top gate electrode 11, the top gate line 12, and the ITO films 21d, 31c, and 41a by plasma CVD. 14 is formed. Next, contact holes 24, 33, 42 are formed in the overcoat film 14 on the ITO films 21d, 31c, 41a by photolithography.

次に、図１に示すように、オーバーコート膜１４のコンタクトホール２４、３３、４２を介して露出されたＩＴＯ膜２１ｄ、３１ｃ、４１ａの上面を含むオーバーコート膜１４の上面の各所定の箇所に、スパッタ法により成膜されたＩＴＯ膜をフォトリソグラフィ法によりパターニングすることにより、静電気保護用透明導電膜１５およびＩＴＯ膜２１ｅ、３１ｄ、４１ｂを形成する。この状態では、ＩＴＯ膜２１ｅ、３１ｄ、４１ｂはオーバーコート膜１４のコンタクトホール２４、３３、４２を介してＩＴＯ膜２１ｄ、３１ｃ、４１ａに接続されている。 Next, as shown in FIG. 1, each predetermined place on the upper surface of the overcoat film 14 including the upper surfaces of the ITO films 21d, 31c, and 41a exposed through the contact holes 24, 33, and 42 of the overcoat film 14. In addition, the ITO film formed by sputtering is patterned by photolithography to form the transparent conductive film 15 for electrostatic protection and the ITO films 21e, 31d, and 41b. In this state, the ITO films 21e, 31d, and 41b are connected to the ITO films 21d, 31c, and 41a through the contact holes 24, 33, and 42 of the overcoat film 14, respectively.

ところで、上記製造方法では、図３および図４に示すように、成膜されたｎ型アモルファスシリコン膜５３および真性アモルファスシリコン膜５１をフォトリソグラフィ法によりパターニングしてオーミックコンタクト層７および半導体薄膜５を形成し、図６および図７に示すように、成膜されたＩＴＯ膜５５および金属膜５４をフォトリソグラフィ法によりパターニングして２層構造のソース・ドレイン電極８およびソース・ドレインライン９等を形成しているので、これらのためのフォトリソグラフィ工程数が２回と比較的多くなってしまう。そこで、次に、フォトリソグラフィ工程数を少なくすることができる実施形態について説明する。 In the above manufacturing method, as shown in FIGS. 3 and 4, the formed n-type amorphous silicon film 53 and intrinsic amorphous silicon film 51 are patterned by photolithography to form the ohmic contact layer 7 and the semiconductor thin film 5. 6 and 7, the formed ITO film 55 and metal film 54 are patterned by photolithography to form a two-layered source / drain electrode 8 and source / drain line 9 etc. Therefore, the number of photolithography processes for these is relatively large, two times. Then, next, an embodiment that can reduce the number of photolithography processes will be described.

（第２実施形態）
図１１はこの発明の第２実施形態としての画像読取装置の要部の断面図を示す。この画像読取装置において、図１に示す画像読取装置と異なる点は、ソース・ドレインライン９を、下から順に、真性アモルファスシリコン膜９ｃ、ｎ型アモルファスシリコン膜９ｄ、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜９ａおよびＩＴＯ膜９ｂからなる４層構造とし、ボトムゲートライン用外部接続端子２１を、下から順に、Ａｌからなる下層金属膜２１ａ、真性アモルファスシリコン膜２１ｆ、ｎ型アモルファスシリコン膜２１ｇ、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜２１ｂ、ＩＴＯ膜２１ｃ、ＩＴＯ膜２１ｄおよびＩＴＯ膜２１ｅからなる７層構造とし、ドレインライン用外部接続端子３１を、下から順に、真性アモルファスシリコン膜３１ｅ、ｎ型アモルファスシリコン膜３１ｆ、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜３１ａ、ＩＴＯ膜３１ｂ、ＩＴＯ膜３１ｃおよびＩＴＯ膜３１ｄの６層構造とした点である。 (Second Embodiment)
FIG. 11 is a sectional view of the main part of an image reading apparatus as a second embodiment of the present invention. This image reading apparatus is different from the image reading apparatus shown in FIG. 1 in that source / drain lines 9 are arranged in order from the bottom, an intrinsic amorphous silicon film 9c, an n-type amorphous silicon film 9d, Cr, Ti, W, Ta, A four-layer structure comprising a metal film 9a containing any one kind of Mo and an ITO film 9b, and the bottom gate line external connection terminals 21 in order from the bottom, a lower metal film 21a made of Al, an intrinsic amorphous silicon film 21f, An n-type amorphous silicon film 21g, a seven-layer structure comprising a metal film 21b including any one of Cr, Ti, W, Ta, and Mo, an ITO film 21c, an ITO film 21d, and an ITO film 21e, and external connection for drain lines The terminals 31 are arranged in order from the bottom, an intrinsic amorphous silicon film 31e, an n-type amorphous silicon film 31f, Cr, i, W, Ta, in that the metal film 31a containing any one of Mo, ITO film 31b, a six-layer structure of ITO film 31c and the ITO film 31d.

この場合、ボトムゲートライン用外部接続端子２１において、金属膜２１ｂは、ｎ型アモルファスシリコン膜２１ｇ、真性アモルファスシリコン膜２１ｆおよびボトムゲート絶縁膜４に連続して設けられたコンタクトホール３２を介して下層金属膜２１ａに接続されている。 In this case, in the external connection terminal 21 for the bottom gate line, the metal film 21b is formed as a lower layer through a contact hole 32 provided continuously to the n-type amorphous silicon film 21g, the intrinsic amorphous silicon film 21f, and the bottom gate insulating film 4. It is connected to the metal film 21a.

次に、この画像読取装置の製造方法の一例について説明する。この場合、図３に示す工程後に、図１２に示すように、下層金属膜２１ａ上におけるｎ型アモルファスシリコン膜５３、真性アモルファスシリコン膜５１およびボトムゲート絶縁膜４に、フォトリソグラフィ法により、コンタクトホール２２を連続して形成する。 Next, an example of a method for manufacturing the image reading apparatus will be described. In this case, after the step shown in FIG. 3, as shown in FIG. 12, contact holes are formed on the n-type amorphous silicon film 53, the intrinsic amorphous silicon film 51, and the bottom gate insulating film 4 on the lower metal film 21a by photolithography. 22 is formed continuously.

次に、図１３に示すように、コンタクトホール２２を介して露出された下層金属膜２１ａの上面を含むｎ型アモルファスシリコン膜５３の上面に、スパッタ法により、Ｃｒ、Ｔｉ、Ｗ、Ｔａ、Ｍｏのいずれか１種を含む金属膜５４およびＩＴＯ膜５５を連続して成膜する。次に、ＩＴＯ膜５５、金属膜５４、ｎ型アモルファスシリコン膜５３および真性アモルファスシリコン膜５１を、フォトリソグラフィ法により、連続してパターニングすると、図１４に示すようになる。 Next, as shown in FIG. 13, Cr, Ti, W, Ta, Mo are formed on the upper surface of the n-type amorphous silicon film 53 including the upper surface of the lower metal film 21a exposed through the contact hole 22 by sputtering. A metal film 54 and an ITO film 55 including any one of the above are continuously formed. Next, when the ITO film 55, the metal film 54, the n-type amorphous silicon film 53, and the intrinsic amorphous silicon film 51 are successively patterned by a photolithography method, the result is as shown in FIG.

すなわち、薄膜トランジスタ１３形成領域の部分においては、ボトムゲート絶縁膜４の上面に半導体薄膜５が形成され、チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にオーミックコンタクト層７が形成され、各オーミックコンタクト層７の上面に金属膜８ａおよびＩＴＯ膜８ｂからなる２層構造のソース・ドレイン電極８が形成される。また、ボトムゲート絶縁膜４の上面に、下から順に、真性アモルファスシリコン膜９ｃ、ｎ型アモルファスシリコン膜９ｄ、金属膜９ａおよびＩＴＯ膜９ｂからなる４層構造のソース・ドレインライン９が形成される。 That is, in the portion where the thin film transistor 13 is formed, the semiconductor thin film 5 is formed on the upper surface of the bottom gate insulating film 4, and the ohmic contact layer 7 is formed on both sides of the upper surface of the channel protective film 6 and on the upper surface of the semiconductor thin film 5 on both sides thereof. A source / drain electrode 8 having a two-layer structure composed of a metal film 8a and an ITO film 8b is formed on the upper surface of each ohmic contact layer 7. Further, on the upper surface of the bottom gate insulating film 4, a source / drain line 9 having a four-layer structure including an intrinsic amorphous silicon film 9c, an n-type amorphous silicon film 9d, a metal film 9a, and an ITO film 9b is formed in order from the bottom. .

ボトムゲートライン用外部接続端子２１形成領域の部分においては、ボトムゲート絶縁膜４の上面に、下から順に、真性アモルファスシリコン膜２１ｆ、ｎ型アモルファスシリコン膜２１ｇ、金属膜２１ｂおよびＩＴＯ膜２１ｃが形成される。この状態では、金属膜２１ｂは、コンタクトホール２２を介して下層金属膜２１ａに接続されている。ドレインライン用外部接続端子３１形成領域の部分においては、ボトムゲート絶縁膜４の上面に、下から順に、真性アモルファスシリコン膜３１ｅ、ｎ型アモルファスシリコン膜３１ｆ、金属膜３１ａおよびＩＴＯ膜３１ｂが形成される。以下の工程は、上記第１実施形態の場合と同様であるので、省略する。 In the bottom gate line external connection terminal 21 formation region, an intrinsic amorphous silicon film 21f, an n-type amorphous silicon film 21g, a metal film 21b, and an ITO film 21c are formed on the bottom gate insulating film 4 in order from the bottom. Is done. In this state, the metal film 21 b is connected to the lower metal film 21 a through the contact hole 22. In the drain line external connection terminal 31 formation region, an intrinsic amorphous silicon film 31e, an n-type amorphous silicon film 31f, a metal film 31a, and an ITO film 31b are formed on the top surface of the bottom gate insulating film 4 in order from the bottom. The Since the following steps are the same as those in the first embodiment, a description thereof will be omitted.

このように、この製造方法では、成膜されたＩＴＯ膜５５、金属膜５４、ｎ型アモルファスシリコン膜５３および真性アモルファスシリコン膜５１をフォトリソグラフィ法により連続してパターニングして、２層構造のソース・ドレイン電極８および４層構造のソース・ドレインライン９等を形成しているので、このためのフォトリソグラフィ工程数が１回となり、フォトリソグラフィ工程数を少なくすることができる。次に、フォトリソグラフィ工程数をさらに少なくすることができる実施形態について説明する。 As described above, in this manufacturing method, the ITO film 55, the metal film 54, the n-type amorphous silicon film 53, and the intrinsic amorphous silicon film 51 thus formed are successively patterned by a photolithography method to form a two-layer source. Since the drain electrode 8 and the source / drain line 9 having a four-layer structure are formed, the number of photolithography processes for this purpose is one, and the number of photolithography processes can be reduced. Next, an embodiment capable of further reducing the number of photolithography processes will be described.

（第３実施形態）
図１５はこの発明の第３実施形態としての画像読取装置の要部の断面図を示す。この画像読取装置において、図１１に示す画像読取装置と異なる点は、ボトムゲートライン用外部接続端子２１およびドレインライン用外部接続端子３１において、ＩＴＯ膜２１ｄ、３１ｃを省略し、ＩＴＯ膜２１ｃ、３１ｂ上におけるオーバーコート膜１４およびトップゲート絶縁膜１０にコンタクトホール２４、３３を連続して形成し、これらのコンタクトホール２４、３３を介して、ＩＴＯ膜２１ｅ、３１ｄをＩＴＯ膜２１ｃ、３１ｂに接続させた点である。 (Third embodiment)
FIG. 15 shows a cross-sectional view of a main part of an image reading apparatus as a third embodiment of the present invention. This image reading apparatus is different from the image reading apparatus shown in FIG. 11 in that the ITO films 21d and 31c are omitted from the bottom gate line external connection terminal 21 and the drain line external connection terminal 31, and the ITO films 21c and 31b. Contact holes 24 and 33 are continuously formed in the overcoat film 14 and the top gate insulating film 10 above, and the ITO films 21e and 31d are connected to the ITO films 21c and 31b through the contact holes 24 and 33, respectively. It is a point.

この場合、オーバーコート膜１４を成膜した後に、ＩＴＯ膜２１ｃ、３１ｂ上におけるオーバーコート膜１４およびトップゲート絶縁膜１０にコンタクトホール２４、３３を連続して形成し、且つ、ＩＴＯ膜４１ａ上におけるオーバーコート膜１４にコンタクトホール４２を形成すればよいので、図１１に示す半導体装置の製造方法と比較して、コンタクトホール形成工程を１回少なくすることができ、したがってフォトリソグラフィ工程数をさらに１回少なくすることができる。 In this case, after forming the overcoat film 14, contact holes 24 and 33 are continuously formed in the overcoat film 14 and the top gate insulating film 10 on the ITO films 21c and 31b, and on the ITO film 41a. Since the contact hole 42 may be formed in the overcoat film 14, the contact hole forming process can be reduced once compared with the method of manufacturing the semiconductor device shown in FIG. Can be reduced times.

この発明の第１実施形態としての画像読取装置の要部の断面図。1 is a cross-sectional view of a main part of an image reading apparatus as a first embodiment of the present invention. 図１に示す画像読取装置の製造に際し、当初の工程の断面図。FIG. 2 is a cross-sectional view of an initial process in manufacturing the image reading apparatus shown in FIG. 1. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図９に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第２実施形態としての画像読取装置の要部の断面図。Sectional drawing of the principal part of the image reading apparatus as 2nd Embodiment of this invention. 図１１に示す画像読取装置の製造に際し、所定の工程の断面図。Sectional drawing of a predetermined | prescribed process in the case of manufacture of the image reading apparatus shown in FIG. 図１２に続く工程の断面図。Sectional drawing of the process following FIG. 図１３に続く工程の断面図。Sectional drawing of the process following FIG. この発明の第３実施形態としての画像読取装置の要部の断面図。Sectional drawing of the principal part of the image reading apparatus as 3rd Embodiment of this invention.

Explanation of symbols

１ガラス基板
２ボトムゲート電極
３ボトムゲートライン
４ボトムゲート絶縁膜
５半導体薄膜
６チャネル保護膜
７オーミックコンタクト層
８ソース・ドレイン電極
９ソース・ドレインライン
１０トップゲート絶縁膜
１１トップゲート電極
１２トップゲートライン
１３薄膜トランジスタ
１４オーバーコート膜
１５静電気保護用透明導電膜
２１ボトムゲートライン用外部接続端子
２２〜２４コンタクトホール
３１ソース・ドレイン用外部接続端子
３２、３３コンタクトホール
４１トップゲートライン用外部接続端子
４２コンタクトホール
５１真性アモルファスシリコン膜
５２チャネル保護膜形成用膜
５３ｎ型アモルファスシリコン膜
５４金属膜
５５ＩＴＯ膜 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Bottom gate electrode 3 Bottom gate line 4 Bottom gate insulating film 5 Semiconductor thin film 6 Channel protective film 7 Ohmic contact layer 8 Source / drain electrode 9 Source / drain line 10 Top gate insulating film 11 Top gate electrode 12 Top gate line DESCRIPTION OF SYMBOLS 13 Thin-film transistor 14 Overcoat film | membrane 15 Electrostatic protection transparent conductive film 21 External connection terminal for bottom gate lines 22-24 Contact hole 31 External connection terminal for source / drain 32, 33 Contact hole 41 External connection terminal for top gate line 42 Contact hole 51 Intrinsic amorphous silicon film 52 Channel protective film forming film 53 N-type amorphous silicon film 54 Metal film 55 ITO film

Claims

A double gate in which a bottom gate electrode is provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top gate electrode is provided thereon via a top gate insulating film. In an image reading apparatus comprising a gate-type thin film transistor and an external connection terminal connected to one end of a bottom gate line connected to the bottom gate electrode or a source / drain line connected to the source / drain electrode, The external connection terminal includes a metal film including any one of Cr, Ti, W, Ta, and Mo and a lower ITO film provided in order from the bottom on the bottom gate insulating film, and the top gate insulating film. Upper layer IT provided connected to the lower ITO film through a contact hole provided in the top gate insulating film Image reading apparatus characterized by having a membrane.

In the invention according to claim 1, an overcoat film is provided on the top gate insulating film including the upper layer ITO film of the top gate electrode and the external connection terminal, and ITO is formed on the overcoat film on the thin film transistor. The external connection terminal has an uppermost ITO film provided on the overcoat film, and the uppermost ITO film has a contact hole provided in the overcoat film. An image reading apparatus connected to the upper ITO film via

A double gate in which a bottom gate electrode is provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top gate electrode is provided thereon via a top gate insulating film. A gate-type thin film transistor; an overcoat film provided on the top gate insulating film including the top gate electrode; and a transparent conductive film for electrostatic protection made of ITO provided on the overcoat film on the thin film transistor; And an external connection terminal connected to one end portion of the bottom gate line connected to the bottom gate electrode or the source / drain line connected to the source / drain electrode. , Cr, Ti, W provided in order from the bottom on the bottom gate insulating film, a metal film containing any one of a and Mo and a lower ITO film, and the lower ITO film through a contact hole provided continuously on the overcoat film and the top gate insulating film on the overcoat film And an uppermost ITO film connected to the image reading apparatus.

4. The metal film and the ITO film according to claim 1, wherein the source / drain electrodes and the source / drain lines include any one of Cr, Ti, W, Ta, and Mo in order from the bottom. An image reading apparatus having a two-layer structure.

According to a fourth aspect of the present invention, the external connection terminal is for the bottom gate line, and further includes a lower layer metal film provided to be connected to one end of the bottom gate line below the bottom gate insulating film. The image reading apparatus is characterized in that the metal film is connected to the lower metal film through a contact hole provided in the bottom gate insulating film.

4. The intrinsic amorphous silicon film and the n-type amorphous silicon film, wherein the external connection terminal is further provided in order from the bottom on the bottom gate insulating film under the metal film. An image reading apparatus comprising:

In the invention according to claim 6, the source / drain electrodes have a two-layer structure including a metal film containing any one of Cr, Ti, W, Ta, and Mo and an ITO film in order from the bottom. The drain line has a four-layer structure composed of an intrinsic amorphous silicon film, an n-type amorphous silicon film, a metal film containing any one of Cr, Ti, W, Ta, and Mo and an ITO film in order from the bottom. Image reading device.

In the invention according to claim 7, the external connection terminal is for the bottom gate line, and further includes a lower metal film provided to be connected to one end portion of the bottom gate line under the bottom gate insulating film. The metal film is connected to the lower metal film through contact holes provided in the n-type amorphous silicon film, the intrinsic amorphous silicon film, and the bottom gate insulating film. .

A double gate in which a bottom gate electrode is provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top gate electrode is provided thereon via a top gate insulating film. Manufacture of an image reading apparatus comprising a gate type thin film transistor and an external connection terminal connected to one end of a bottom gate line connected to the bottom gate electrode or a source / drain line connected to the source / drain electrode In the method
On the bottom gate insulating film, a metal film containing any one of Cr, Ti, W, Ta, and Mo, and an ITO film, which are continuously formed, are continuously patterned to thereby form the source / drain electrodes. The source / drain lines are formed as a two-layer structure comprising a metal film and an ITO film, and the external connection terminal metal film and the external connection terminal lower ITO film are formed in the external connection terminal formation region on the bottom gate insulating film. Forming a step;
Forming the top gate insulating film on them;
Forming a contact hole by dry etching on the top gate insulating film on the lower ITO film for external connection terminals;
The top gate electrode is formed by patterning the deposited ITO film on the top gate insulating film, and the external connection terminal upper layer ITO film is formed in the external connection terminal forming region on the top gate insulating film. Connecting the lower ITO film for external connection terminals through the contact hole of the top gate insulating film,
A method for manufacturing an image reading apparatus, comprising:

The invention according to claim 9, further comprising:
Forming an overcoat film on the top gate insulating film including the top gate electrode and the upper ITO film;
Forming a contact hole by dry etching in the overcoat film on the upper ITO film for external connection terminals;
By patterning the deposited ITO film on the overcoat film, an electrostatic protective transparent conductive film for protecting the thin film transistor from static electricity is formed, and external connection terminals are formed on the overcoat film Forming the uppermost ITO film for external connection terminals in the region by connecting to the upper ITO film for external connection terminals through the contact hole of the overcoat film;
A method for manufacturing an image reading apparatus, comprising:

A double gate in which a bottom gate electrode is provided under a semiconductor thin film via a bottom gate insulating film, a source / drain electrode is provided on the semiconductor thin film, and a top gate electrode is provided thereon via a top gate insulating film. A gate-type thin film transistor, an overcoat film provided on the top gate insulating film including the top gate electrode, a transparent conductive film for electrostatic protection provided on the overcoat film on the thin film transistor, and the bottom In a manufacturing method of an image reading apparatus comprising a bottom gate line connected to a gate electrode or an external connection terminal connected to one end of a source / drain line connected to the source / drain electrode,
On the bottom gate insulating film, a metal film containing any one of Cr, Ti, W, Ta, and Mo, and an ITO film, which are continuously formed, are continuously patterned to thereby form the source / drain electrodes. The source / drain lines are formed as a two-layer structure comprising a metal film and an ITO film, and the external connection terminal metal film and the external connection terminal lower ITO film are formed in the external connection terminal formation region on the bottom gate insulating film. Forming a step;
Forming the top gate insulating film on them;
Forming the top gate electrode by patterning a deposited ITO film on the top gate insulating film; and
Forming the overcoat film thereon,
A step of continuously forming contact holes by dry etching on the overcoat film and the top gate insulating film on the lower ITO film for external connection terminals;
By patterning the deposited ITO film on the overcoat film, the transparent conductive film for electrostatic protection is formed, and an external connection terminal outermost layer is formed in the external connection terminal formation region on the overcoat film. Forming an upper ITO film by connecting to the lower ITO film for external connection terminals through a contact hole of the overcoat film and the top gate insulating film;
A method for manufacturing an image reading apparatus, comprising:

The invention according to any one of claims 9 to 11, wherein the external connection terminal is for the bottom gate line, and in the initial step, the metal film formed on the substrate is patterned to form the bottom. Forming a gate electrode, the bottom gate line connected to the bottom gate electrode, and a lower metal film for an external connection terminal connected to one end of the bottom gate line, and forming the bottom gate insulating film thereon A contact hole is formed in the bottom gate insulating film on the lower metal film for the external connection terminal by dry etching, and then the metal film for the external connection terminal is connected to the external via the contact hole of the bottom gate insulating film. A method for manufacturing an image reading apparatus, wherein the image reading apparatus is formed by connecting to a lower metal film for a connection terminal.

The metal film and ITO film containing any one of Cr, Ti, W, Ta, and Mo continuously formed on the bottom gate insulating film according to any one of claims 9 to 11 The source / drain electrodes and the source / drain lines are formed as a two-layer structure composed of a metal film and an ITO film, and the external connection terminal forming region on the bottom gate insulating film is formed by patterning The step of forming the external connection terminal metal film and the external connection terminal lower ITO film further includes an intrinsic amorphous silicon film formed in order from the bottom on the bottom gate insulating film under the formed metal film, and By patterning an n-type amorphous silicon film continuously, the source / drain electrodes are formed of a metal film and an ITO film. The source / drain lines are formed as a four-layer structure consisting of an intrinsic amorphous silicon film, an n-type amorphous silicon film, a metal film and an ITO film, and externally connected to the external connection terminal forming region on the bottom gate insulating film. A method of manufacturing an image reading apparatus, comprising: forming a genuine amorphous silicon film for connection terminals, an n-type amorphous silicon film for external connection terminals, a metal film for external connection terminals, and a lower ITO film for external connection terminals.

In the invention according to claim 13, the external connection terminal is for the bottom gate line, and in the initial step, by patterning a lower metal film formed on the substrate, the bottom gate electrode, Forming the bottom gate line connected to the bottom gate electrode and a lower layer metal film for external connection terminals connected to one end of the bottom gate line, forming the bottom gate insulating film on them, after this, The intrinsic amorphous silicon film and the n-type amorphous silicon film are formed on the bottom gate insulating film, and the n-type amorphous silicon film, the intrinsic amorphous silicon film, and the bottom gate on the lower metal film for external connection terminals A contact hole is formed in the insulating film by dry etching, for the external connection terminal. Method of manufacturing an image reading apparatus characterized by the forming by connected to the lower metal layer for an external connection terminal via the contact hole Shokumaku.