JP2010210713A

JP2010210713A - Active matrix substrate, method for manufacturing active matrix substrate, display panel and liquid crystal display device

Info

Publication number: JP2010210713A
Application number: JP2009054228A
Authority: JP
Inventors: Okifumi Nakagawa; 興史中川; Yoshimasa Chikama; 義雅近間; Takeshi Hara; 猛原; Yuya Nakano; 悠哉中野; Wataru Nakamura; 渉中村; Kenichi Kito; 賢一紀藤; Akinori Tanaka; 哲憲田中
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2009-03-06
Filing date: 2009-03-06
Publication date: 2010-09-24

Abstract

<P>PROBLEM TO BE SOLVED: To provide an active matrix substrate that prevents metal corrosion when separating an input terminal from a short ring. <P>SOLUTION: The active matrix substrate includes: the input terminal; the short ring connected to the input terminal; and a separation section 12 for separating the input terminal from the short ring. The input terminal includes a first metal layer 2, and the short ring includes a second metal layer 3 which is formed separately from the first metal layer 2 via the separation section 12. The input terminal and the short ring are connected by a conductive film 10 covering the separation section 12 and the first metal layer 2, so that the metal corrosion is prevented when the input terminal is separated from the short ring. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、アクティブマトリクス基板を備える液晶表示装置に関する。 The present invention relates to a liquid crystal display device including an active matrix substrate.

近年、液晶表示装置は、ＣＲＴ（Cathode-Ray-Tube）に比べて消費電力が少なく、小型化がしやすいため、急速に普及しつつある。これらの液晶表示装置の中でも、応答速度が速く、多階調表示が容易なアクティブマトリクス型の液晶表示装置が広く使用されている。 In recent years, liquid crystal display devices are rapidly spreading because they consume less power than CRTs (Cathode-Ray-Tubes) and are easy to miniaturize. Among these liquid crystal display devices, active matrix liquid crystal display devices that are fast in response speed and easy to perform multi-gradation display are widely used.

アクティブマトリクス型の液晶表示装置は、多数の画素がマトリクス状に配列されたアクティブマトリクス基板と、これに対向するように配置された対向基板とを備えており、さらにこれら２つの基板の間に表示媒体である液晶層が挟持された構造を有している。アクティブマトリクス基板には、複数の走査配線と複数の信号配線とが交差するように配置されており、その交差部近傍にＴＦＴを有する画素部が形成されている。 An active matrix liquid crystal display device includes an active matrix substrate in which a large number of pixels are arranged in a matrix, and a counter substrate disposed so as to face the active matrix substrate, and further displays between the two substrates. The liquid crystal layer as a medium is sandwiched. In the active matrix substrate, a plurality of scanning wirings and a plurality of signal wirings are arranged to intersect with each other, and a pixel portion having a TFT is formed in the vicinity of the intersection.

ところで、このようなアクティブマトリクス型液晶表示装置では、例えば液晶の配向方向を制御する配向膜のラビング工程等の製造工程で発生する静電気によって、画素駆動素子が破壊され、特性不良等が発生し易い。そこで、従来、走査配線や信号配線が形成されるアクティブマトリクス基板には、静電気による液晶表示装置の損傷を防止することを目的とした静電気対策として、走査配線及び信号配線における全ての入力端子を短絡接続するショートリングと称される金属パターンが形成されている。ショートリングは、一般的には、走査配線及び信号配線の端部同士を接続するように、基板の端部側に配設される。 By the way, in such an active matrix liquid crystal display device, for example, the pixel driving element is easily broken due to static electricity generated in a manufacturing process such as a rubbing process of an alignment film that controls the alignment direction of the liquid crystal, and a characteristic defect or the like easily occurs. . Therefore, conventionally, the active matrix substrate on which the scanning wiring and the signal wiring are formed has a short circuit for all input terminals in the scanning wiring and the signal wiring as a countermeasure against static electricity for the purpose of preventing damage to the liquid crystal display device due to static electricity. A metal pattern called a short ring to be connected is formed. The short ring is generally disposed on the end side of the substrate so as to connect the end portions of the scanning wiring and the signal wiring.

ここで、従来における、ショートリングが形成されたアクティブマトリクス基板について、図１５を参照して説明する。図１５は、従来における、ショートリングが形成されたアクティブマトリクス基板を示す平面図である。 Here, a conventional active matrix substrate on which a short ring is formed will be described with reference to FIG. FIG. 15 is a plan view showing a conventional active matrix substrate on which a short ring is formed.

液晶表示装置の製造工程においては、図１５に示すように、アクティブマトリクス基板における表示領域３００の端部には、各入力端子部３０２が形成され、入力端子部３０２上には、導電膜である保護膜３１０が形成されている。各入力端子部３０２の外側には、ショートリング３０３が形成されている。各入力端子部３０２とショートリング３０３とは接続されており、これによりショートリング３０３は、各入力端子部３０２を短絡接続することによって、製造工程において発生する静電気による損傷を防止している。 In the manufacturing process of the liquid crystal display device, as shown in FIG. 15, each input terminal portion 302 is formed at the end of the display region 300 in the active matrix substrate, and a conductive film is formed on the input terminal portion 302. A protective film 310 is formed. A short ring 303 is formed outside each input terminal portion 302. Each input terminal portion 302 and the short ring 303 are connected to each other, whereby the short ring 303 is connected to each input terminal portion 302 by a short circuit to prevent damage due to static electricity generated in the manufacturing process.

このようなショートリング３０３は、液晶表示装置として製品化する際には、各走査配線及び各信号配線を個別に動作させるために、基板における入力端子部３０２から分断される。このような分断は、例えばアクティブマトリクス基板と対向基板とが貼り合わされて液晶表示装置が形成された後などに、ショートリング３０３と入力端子部３０２との間において基板を分断する分断工程により行われる。このとき、分断箇所において、ショートリング３０３と入力端子部３０２とを接続する接続配線等も同時に切断される。 When such a short ring 303 is manufactured as a liquid crystal display device, it is separated from the input terminal portion 302 in the substrate in order to individually operate each scanning wiring and each signal wiring. Such division is performed, for example, by a division step of dividing the substrate between the short ring 303 and the input terminal portion 302 after the active matrix substrate and the counter substrate are bonded to form a liquid crystal display device. . At this time, the connection wiring or the like that connects the short ring 303 and the input terminal portion 302 is also cut at the parting point.

ところで、特許文献１には、ショートリングと端子部（入力端子部）とを接続する接続配線に、ショートリングに用いる金属と同じものを用いることが記載されている。 By the way, Patent Document 1 describes that the same metal as that used for the short ring is used for the connection wiring for connecting the short ring and the terminal portion (input terminal portion).

特開平８−６０６９号公報（１９９６年１月１２日公開）Japanese Patent Laid-Open No. 8-6069 (published on January 12, 1996)

しかしながら、上記特許文献１の構成では、基板を分断する際に接続配線が切断されると、ショートリングに用いた金属と同じ金属が分断面で露出するので、例えばショートリングに腐食し易い金属を用いた場合には、この分断面を起点として金属が腐食して断線するなどの問題が生じる。 However, in the configuration of Patent Document 1, when the connection wiring is cut when the substrate is divided, the same metal as the metal used for the short ring is exposed in the cross section. When it is used, there arises a problem that the metal is corroded and disconnected from the cross section as a starting point.

そこで、本発明の目的は、入力端子とショートリングとを分断する際、金属の腐食を防止することができるアクティブマトリクス基板を提供することにある。 SUMMARY OF THE INVENTION An object of the present invention is to provide an active matrix substrate that can prevent metal corrosion when an input terminal and a short ring are divided.

上記の課題を解決するために、本発明に係るアクティブマトリクス基板は、入力端子と、上記入力端子に接続されたショートリングと、上記入力端子と上記ショートリングとを分断するための分断部とを備えるアクティブマトリクス基板であって、上記入力端子は、第１の金属層を備えており、上記ショートリングは、上記第１の金属層と上記分断部において隔てられて形成された第２の金属層を備えており、上記入力端子と上記ショートリングとは、上記分断部と上記第１の金属層とを覆っている導電性の膜により接続されていることを特徴としている。 In order to solve the above problems, an active matrix substrate according to the present invention includes an input terminal, a short ring connected to the input terminal, and a dividing portion for dividing the input terminal and the short ring. An active matrix substrate, wherein the input terminal includes a first metal layer, and the short ring is separated from the first metal layer at the dividing portion. The input terminal and the short ring are connected by a conductive film that covers the dividing portion and the first metal layer.

上記の構成であれば、入力端子における第１の金属層と、ショートリングにおける第２の金属層とは、分断部において隔てられており、また分断部と第１の金属層とは、導電性の膜により覆われているため、分断部で分断した際に、第１の金属層が露出しないので、第１の金属層の腐食を防止することができる。したがって、第１の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、入力端子とショートリングとを分断した際に、金属の腐食を防止することができる。 If it is said structure, the 1st metal layer in an input terminal and the 2nd metal layer in a short ring are separated in the parting part, and a parting part and a 1st metal layer are electroconductivity. Since the first metal layer is not exposed when it is divided at the dividing portion, it is possible to prevent corrosion of the first metal layer. Therefore, for the first metal layer, a metal that is easily corroded, such as copper, may be used. Even in such a case, corrosion of the metal is prevented when the input terminal and the short ring are divided. Can do.

また、本発明に係るアクティブマトリクス基板では、上記第１の金属層及び上記第２の金属層のうちの少なくとも１つが、銅又は銅合金を含んでいることが好ましい。 In the active matrix substrate according to the present invention, it is preferable that at least one of the first metal layer and the second metal layer contains copper or a copper alloy.

上記の構成であれば、入力端子及びショートリングのうちの少なくとも１つが、低抵抗である銅又は銅合金を含んだ金属層を備えているので、これらの抵抗を小さくすることができる。 If it is said structure, since at least 1 of an input terminal and a short ring is equipped with the metal layer containing the copper or copper alloy which is low resistance, these resistance can be made small.

また、本発明に係るアクティブマトリクス基板では、上記入力端子は、上記第１の金属層の下に上記第１の金属層の幅より広く形成された第３の金属層と、上記第１の金属層の上に上記第１の金属層を完全に覆い、かつ上記第３の金属層の幅より狭く積層された第１の保護層とを備えており、上記導電性の膜は、上記第３の金属層に接触するように形成されていることが好ましい。 In the active matrix substrate according to the present invention, the input terminal includes a third metal layer formed wider than the first metal layer below the first metal layer, and the first metal layer. And a first protective layer that completely covers the first metal layer and is laminated to be narrower than a width of the third metal layer, and the conductive film includes the third metal layer. The metal layer is preferably formed so as to be in contact with the metal layer.

上記の構成であれば、第１の金属層が第１の保護層により完全に覆われており、第１の金属層と導電性の膜とが隔てられて接触しないので、例えば導電性の膜に欠陥が生じた場合にも、第１の金属層が露出することはない。したがって、第１の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、導電性の膜の欠陥などによって第１の金属層に含まれる金属が腐食することがない。 If it is said structure, since a 1st metal layer is completely covered with the 1st protective layer and a 1st metal layer and an electroconductive film are separated and do not contact, for example, an electroconductive film | membrane Even if a defect occurs in the first metal layer, the first metal layer is not exposed. Therefore, a metal that is easily corroded, such as copper, may be used for the first metal layer. Even in such a case, the metal contained in the first metal layer is corroded due to a defect in the conductive film. There is nothing to do.

また、本発明に係るアクティブマトリクス基板では、上記第３の金属層が、チタン、チタン合金及びモリブデン合金からなる群より選択される少なくとも１つを含んでいることが好ましい。 In the active matrix substrate according to the present invention, it is preferable that the third metal layer includes at least one selected from the group consisting of titanium, a titanium alloy, and a molybdenum alloy.

上記の構成であれば、第３の金属層に含まれる上記の金属又は合金は腐食しにくいため、第３の金属層と接触する導電性の膜に欠陥が生じても、第３の金属層が腐食する心配がなく、したがって腐食耐性を高くすることができる。 If it is said structure, since said metal or alloy contained in a 3rd metal layer does not corrode easily, even if a defect arises in the electroconductive film which contacts a 3rd metal layer, a 3rd metal layer There is no fear of corrosion, and therefore corrosion resistance can be increased.

また、本発明に係るアクティブマトリクス基板では、上記ショートリングは、上記第２の金属層の下に上記第２の金属層の幅より広く形成された第４の金属層と、上記第２の金属層の上に上記第２の金属層を完全に覆い、かつ上記第４の金属層の幅より狭く積層された第２の保護層とを備えており、上記導電性の膜は、上記第４の金属層に接触するように形成されていることが好ましい。 Further, in the active matrix substrate according to the present invention, the short ring includes a fourth metal layer formed below the second metal layer and wider than the width of the second metal layer, and the second metal. And a second protective layer that completely covers the second metal layer and is laminated to be narrower than the width of the fourth metal layer, and the conductive film includes the fourth metal layer. The metal layer is preferably formed so as to be in contact with the metal layer.

上記の構成であれば、第２の金属層が第２の保護層により完全に覆われており、第２の金属層と導電性の膜とが隔てられて接触しないので、例えば導電性の膜に欠陥が生じた場合にも、第２の金属層が露出することはない。したがって、第２の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、導電性の膜の欠陥などによって第２の金属層に含まれる金属が腐食することがない。 If it is said structure, since a 2nd metal layer is completely covered with the 2nd protective layer and the 2nd metal layer and a conductive film are separated and do not contact, for example, a conductive film Even if a defect occurs in the second metal layer, the second metal layer is not exposed. Therefore, for the second metal layer, an easily corroded metal such as copper may be used. Even in such a case, the metal contained in the second metal layer is corroded due to a defect in the conductive film. There is nothing to do.

また、本発明に係るアクティブマトリクス基板では、上記第４の金属層が、チタン、チタン合金及びモリブデン合金からなる群より選択される少なくとも１つを含んでいることが好ましい。 In the active matrix substrate according to the present invention, it is preferable that the fourth metal layer includes at least one selected from the group consisting of titanium, a titanium alloy, and a molybdenum alloy.

本発明に係るアクティブマトリクス基板の製造方法は、入力端子と、上記入力端子に接続されたショートリングと、上記入力端子と上記ショートリングとを分断するための分断部とを備えるアクティブマトリクス基板の製造方法であって、上記入力端子が備える第１の金属層、及び、上記ショートリングが備える、上記第１の金属層と上記分断部において隔てられた第２の金属層を形成する金属層形成工程と、上記分断部と上記第１の金属層とを覆っており、かつ上記入力端子と上記ショートリングとを接続する導電性の膜を形成する接続工程と、を有していることを特徴としている。 An active matrix substrate manufacturing method according to the present invention is an active matrix substrate manufacturing method including an input terminal, a short ring connected to the input terminal, and a dividing portion for dividing the input terminal and the short ring. A metal layer forming step of forming a first metal layer provided in the input terminal and a second metal layer provided in the short ring and separated from the first metal layer by the dividing portion. And a connecting step of forming a conductive film that covers the dividing portion and the first metal layer and connects the input terminal and the short ring. Yes.

上記の構成であれば、入力端子における第１の金属層と、ショートリングにおける第２の金属層とは、分断部において隔てられており、また分断部と第１の金属層とは、導電性の膜により覆われているアクティブマトリクス基板を製造できる。したがって、本発明に係る製造方法を用いて製造したアクティブマトリクス基板では、分断部で分断した際に、第１の金属層が導電性の膜に覆われており露出しないので、第１の金属層の腐食を防止することができる。したがって、第１の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、入力端子とショートリングとを分断した際に、金属の腐食を防止することができる。 If it is said structure, the 1st metal layer in an input terminal and the 2nd metal layer in a short ring are separated in the parting part, and a parting part and a 1st metal layer are electroconductivity. An active matrix substrate covered with the above film can be manufactured. Therefore, in the active matrix substrate manufactured by using the manufacturing method according to the present invention, the first metal layer is not exposed because the first metal layer is covered with the conductive film when divided by the dividing portion. Corrosion of can be prevented. Therefore, for the first metal layer, a metal that is easily corroded, such as copper, may be used. Even in such a case, corrosion of the metal is prevented when the input terminal and the short ring are divided. Can do.

また、本発明に係る製造方法は、上記接続工程において接続された上記入力端子と上記ショートリングとを、上記分断部で分断する分断工程をさらに有していることが好ましい。 Moreover, it is preferable that the manufacturing method according to the present invention further includes a dividing step of dividing the input terminal and the short ring connected in the connecting step at the dividing portion.

上記の構成であれば、入力端子とショートリングとを分断した際に生じる分断面において、入力端子における第１の金属層が導電性の膜に覆われており露出していないアクティブマトリクス基板を製造することができる。したがって、第１の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、金属の腐食を防止する
ことができる。 With the above configuration, an active matrix substrate is manufactured in which the first metal layer in the input terminal is covered with the conductive film and is not exposed in the cross section generated when the input terminal and the short ring are divided. can do. Therefore, a metal that is easily corroded, such as copper, may be used for the first metal layer, but even in such a case, corrosion of the metal can be prevented.

本発明に係るアクティブマトリクス基板は、上述した製造方法により製造されることを特徴としている。 The active matrix substrate according to the present invention is manufactured by the manufacturing method described above.

上記の構成であれば、入力端子とショートリングとを分断した際に生じる分断面において、入力端子における第１の金属層が導電性の膜に覆われており露出していないので、金属の腐食を防止することができる。したがって、第１の金属層には、例えば銅などの腐食し易い金属を用いることがあるが、このような場合でも、金属の腐食を防止することができる。 With the above configuration, since the first metal layer in the input terminal is covered with the conductive film and is not exposed in the divided cross section generated when the input terminal and the short ring are divided, the metal is corroded. Can be prevented. Therefore, a metal that is easily corroded, such as copper, may be used for the first metal layer, but even in such a case, corrosion of the metal can be prevented.

本発明に係る表示パネルは、上記のアクティブマトリクス基板を備えていることを特徴としている。したがって、入力端子とショートリングとを分断した際に生じる分断面において、入力端子における第１の金属層が導電性の膜に覆われており露出していないので、金属の腐食を防止することができる高品質の表示パネルを実現することができる。 A display panel according to the present invention includes the above active matrix substrate. Accordingly, the first metal layer in the input terminal is covered with the conductive film and is not exposed in the divided cross section generated when the input terminal and the short ring are divided, so that corrosion of the metal can be prevented. A high-quality display panel can be realized.

本発明に係る液晶表示装置は、上記の表示パネルを備えていることを特徴としている。したがって、入力端子とショートリングとを分断した際に生じる分断面において、入力端子における第１の金属層が導電性の膜に覆われており露出していないので、金属の腐食を防止することができる、高品質の液晶表示装置を実現することができる。 A liquid crystal display device according to the present invention includes the display panel described above. Accordingly, the first metal layer in the input terminal is covered with the conductive film and is not exposed in the divided cross section generated when the input terminal and the short ring are divided, so that corrosion of the metal can be prevented. A high-quality liquid crystal display device can be realized.

本発明は、入力端子とショートリングとを分断する際、金属の腐食を防止することができるという効果を奏する。 The present invention has an effect that metal corrosion can be prevented when the input terminal and the short ring are divided.

第１の実施形態における接続端子部４を簡略化して示す断面図である。It is sectional drawing which simplifies and shows the connecting terminal part 4 in 1st Embodiment. 図１における分断部１２で分断した後の入力端子部側を示す断面図である。It is sectional drawing which shows the input terminal part side after parting in the part 12 in FIG. 第１の実施形態における接続端子部４を示す平面図である。It is a top view which shows the connection terminal part 4 in 1st Embodiment. 第１の実施形態におけるアクティブマトリクス基板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the active matrix substrate in 1st Embodiment. 第１の実施形態における接続端子部４を示す断面図である。It is sectional drawing which shows the connection terminal part 4 in 1st Embodiment. 第２の実施形態における接続端子部４を示す断面図である。It is sectional drawing which shows the connection terminal part 4 in 2nd Embodiment. 第３の実施形態における接続端子部４を示す断面図である。It is sectional drawing which shows the connection terminal part 4 in 3rd Embodiment. 第４の実施形態における接続端子部４を示す断面図である。It is sectional drawing which shows the connecting terminal part 4 in 4th Embodiment. 第５の実施形態における接続端子部４を示す断面図である。It is sectional drawing which shows the connecting terminal part 4 in 5th Embodiment. 第５の実施形態における、ショートリングが形成されたアクティブマトリクス基板を示す平面図である。It is a top view which shows the active matrix substrate in which the short ring was formed in 5th Embodiment. 本実施形態における対向基板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the opposing board | substrate in this embodiment. 従来のアクティブマトリクス基板における接続端子部３０４を示す平面図である。It is a top view which shows the connection terminal part 304 in the conventional active matrix substrate. 図１２のＣ−Ｃ’の範囲を横から見た断面図である。It is sectional drawing which looked at the range of C-C 'of FIG. 12 from the side. 図１３における分断部３１２で分断された後の入力端子部３０２側を示す断面図である。It is sectional drawing which shows the input terminal part 302 side after having been parted by the parting part 312 in FIG. 従来における、ショートリングが形成されたアクティブマトリクス基板を示す平面図である。It is a top view which shows the active matrix substrate in which the short ring was formed in the past.

〔第１の実施形態〕
本発明に係る液晶表示装置の第１の実施形態について、以下に説明する。 [First Embodiment]
A first embodiment of a liquid crystal display device according to the present invention will be described below.

本実施形態では、アクティブマトリクス型の液晶表示装置について説明する。 In this embodiment, an active matrix type liquid crystal display device will be described.

本実施形態に係る液晶表示装置は、アクティブマトリクス基板と、対向基板とが、液晶層を挟んで貼り合わせられて形成された表示パネルを備えている。 The liquid crystal display device according to this embodiment includes a display panel formed by bonding an active matrix substrate and a counter substrate with a liquid crystal layer interposed therebetween.

アクティブマトリクス基板には、画素電極がマトリクス状に配置されており、また、複数の走査配線と複数の信号配線とが交差するように配置されている。アクティブマトリクス基板の周囲には、走査配線が外部の信号を受けるための走査配線端子部、信号配線が外部の信号を受けるための信号配線端子部などの入力端子部（入力端子）が形成されている。 In the active matrix substrate, pixel electrodes are arranged in a matrix, and a plurality of scanning wirings and a plurality of signal wirings are arranged to intersect each other. Around the active matrix substrate, there are formed input terminal portions (input terminals) such as a scanning wiring terminal portion for the scanning wiring to receive an external signal and a signal wiring terminal portion for the signal wiring to receive an external signal. Yes.

液晶表示装置の製造工程においては、アクティブマトリクス基板の各入力端子部の外側にショートリングが形成されている。各入力端子部は、このショートリングに、接続端子部において接続されており、これによりショートリングは、各入力端子部を短絡接続することによって、製造工程において発生する静電気による損傷を防止している。その後、液晶表示装置を製造する過程で、ショートリングは、各入力端子部から分断される。 In the manufacturing process of the liquid crystal display device, a short ring is formed outside each input terminal portion of the active matrix substrate. Each input terminal portion is connected to this short ring at the connection terminal portion, and thereby the short ring prevents damage caused by static electricity generated in the manufacturing process by short-circuiting each input terminal portion. . Thereafter, in the process of manufacturing the liquid crystal display device, the short ring is separated from each input terminal portion.

まず、本実施形態における接続端子部４の構造の概念について、図１〜図３を参照して以下に説明する。図１は、第１の実施形態における接続端子部４を簡略化して示す断面図であり、図２は、図１における分断部１２で分断した後の入力端子部側を示す断面図である。また、図３は、第１の実施形態における接続端子部４を示す平面図である。なお、図１及び図２は、図３におけるＡ−Ａ’の範囲を横から見た断面図を示す。 First, the concept of the structure of the connection terminal portion 4 in the present embodiment will be described below with reference to FIGS. FIG. 1 is a simplified cross-sectional view showing the connection terminal portion 4 in the first embodiment, and FIG. 2 is a cross-sectional view showing the input terminal portion side after being divided by the dividing portion 12 in FIG. FIG. 3 is a plan view showing the connection terminal portion 4 in the first embodiment. 1 and 2 are cross-sectional views of the range A-A ′ in FIG. 3 viewed from the side.

（接続端子部４の構造）
図１に示すように、本実施形態における接続端子部４では、基板１上に、入力端子部として第１の金属層２、およびショートリングとして第２の金属層３が形成されており、また、第１の金属層２と第２の金属層３との間には、分断部１２が設けられている。さらに、第１の金属層と第２の金属層３とは、導電性の膜１０により覆われることによって接続されている。 (Structure of connection terminal part 4)
As shown in FIG. 1, in the connection terminal portion 4 in the present embodiment, a first metal layer 2 as an input terminal portion and a second metal layer 3 as a short ring are formed on a substrate 1. A dividing portion 12 is provided between the first metal layer 2 and the second metal layer 3. Further, the first metal layer and the second metal layer 3 are connected by being covered with a conductive film 10.

基板１には、例えばガラスなどを用いることができる。 For the substrate 1, for example, glass or the like can be used.

第１の金属層２及び第２の金属層３には、それぞれ独立して、例えば一般に配線等に用いられる金属等を用いることができる。例えば、抵抗を小さくするためには、銅（Ｃｕ）、Ｃｕ合金などを用いることが好ましい。また、第１の金属層２と第２の金属層３とは、同じ金属を用いてもよいが、異なる金属であってもよい。さらに、入力端子部及びショートリングは、複数の金属層からなる多層構造であってもよい。例えば、第１の金属層２及び第２の金属層３の下に、チタン（Ｔｉ）、チタン合金、モリブデン（Ｍｏ）合金等を含む層を設けた２層構造等であってもよい。 For the first metal layer 2 and the second metal layer 3, for example, metals generally used for wiring or the like can be used independently. For example, in order to reduce the resistance, it is preferable to use copper (Cu), a Cu alloy, or the like. The first metal layer 2 and the second metal layer 3 may use the same metal, but may be different metals. Furthermore, the input terminal portion and the short ring may have a multilayer structure including a plurality of metal layers. For example, a two-layer structure in which a layer containing titanium (Ti), a titanium alloy, a molybdenum (Mo) alloy, or the like is provided below the first metal layer 2 and the second metal layer 3 may be used.

導電性の膜１０は、入力端子部とショートリングとを電気的に接続するように形成されていればよい。また、導電性の膜１０は、分断部１２と第１の金属層２とを覆っていればよい。これにより、分断部１２において分断した際にも、第１の金属層２が導電性の膜１０に覆われており露出しないので、金属の腐食を防止することができる。 The conductive film 10 only needs to be formed so as to electrically connect the input terminal portion and the short ring. The conductive film 10 only needs to cover the dividing portion 12 and the first metal layer 2. As a result, even when the dividing portion 12 is divided, the first metal layer 2 is covered with the conductive film 10 and is not exposed, so that corrosion of the metal can be prevented.

導電性の膜１０の形成方法としては、例えば、インクジェット等により膜を形成する方法を用いてもよいし、層をパターニングする方法を用いてもよい。導電性の膜１０に用いる材料としては、例えば酸化インジウムスズ（ＩＴＯ）、酸化インジウム−酸化亜鉛（ＩＺＯ）、酸化アルミニウム亜鉛（ＡＺＯ）等を挙げることができる。 As a method for forming the conductive film 10, for example, a method of forming a film by ink jet or the like may be used, or a method of patterning a layer may be used. Examples of the material used for the conductive film 10 include indium tin oxide (ITO), indium oxide-zinc oxide (IZO), and aluminum zinc oxide (AZO).

分断部１２は、後述する分断工程において、入力端子部とショートリングとが分断される部分であり、第１の金属層２と第２の金属層３との間に設けられている。すなわち、換言すれば、第１の金属層２と第２の金属層３とは、分断部１２を挟むように隔てられて形成されている。そのため、分断部１２において分断した際に生じる分断面には、第１の金属層２が接しない構成となっている。したがって、分断部１２において分断した際に、その分断面において第１の金属層２が露出しないため、第１の金属層２に、例えば銅等の腐食し易い金属を用いた場合にも、金属の腐食を防止することができる。 The dividing portion 12 is a portion where the input terminal portion and the short ring are divided in a dividing step to be described later, and is provided between the first metal layer 2 and the second metal layer 3. That is, in other words, the first metal layer 2 and the second metal layer 3 are formed to be separated so as to sandwich the dividing portion 12. For this reason, the first metal layer 2 is not in contact with the divided section generated when the dividing portion 12 is divided. Therefore, when the dividing portion 12 is divided, the first metal layer 2 is not exposed in the divided cross section. Therefore, even when a corrosive metal such as copper is used for the first metal layer 2, the metal Corrosion of can be prevented.

ここで、比較のために、従来のアクティブマトリクス基板における接続端子部３０４について、図１２〜図１４を参照して以下に説明する。図１２は、従来のアクティブマトリクス基板における接続端子部３０４を示す平面図である。また、図１３は、図１２のＣ−Ｃ’の範囲を横から見た断面図である。さらに、図１４は、図１３における分断部３１２で分断された後の入力端子部３０２側を示す断面図である。 Here, for comparison, the connection terminal portion 304 in the conventional active matrix substrate will be described below with reference to FIGS. FIG. 12 is a plan view showing a connection terminal portion 304 in a conventional active matrix substrate. FIG. 13 is a cross-sectional view of the range of C-C ′ in FIG. 12 as viewed from the side. Further, FIG. 14 is a cross-sectional view showing the input terminal portion 302 side after being divided by the dividing portion 312 in FIG.

図１２及び図１３に示すように、従来の接続端子部３０４においては、基板３０１上に入力端子部３０２及びショートリング３０３が同じ金属にて形成され、入力端子部３０２上に、保護膜３１０が形成されている。また、入力端子部３０２とショートリング３０３との間には、分断部３１２が設けられている。 As shown in FIGS. 12 and 13, in the conventional connection terminal portion 304, the input terminal portion 302 and the short ring 303 are formed of the same metal on the substrate 301, and the protective film 310 is formed on the input terminal portion 302. Is formed. Further, a dividing portion 312 is provided between the input terminal portion 302 and the short ring 303.

したがって、従来の接続端子部３０４においては、分断部３１２において入力端子部３０２とショートリング３０３とが分断された際には、図１４に示すように、分断面において入力端子部３０２が露出するため、入力端子部３０２に腐食し易い金属を用いた場合には、この露出部分３１３に腐食が発生し、進行するおそれがある。しかし、本実施形態においては、入力端子部に腐食し易い金属を用いた場合にも、このような腐食が発生するおそれがない。 Therefore, in the conventional connection terminal portion 304, when the input terminal portion 302 and the short ring 303 are divided at the dividing portion 312, the input terminal portion 302 is exposed in the divided section as shown in FIG. When a metal that easily corrodes is used for the input terminal portion 302, the exposed portion 313 may corrode and may progress. However, in the present embodiment, such a corrosion does not occur even when a metal that is easily corroded is used for the input terminal portion.

次に、上述したような接続端子部４を備えるアクティブマトリクス基板の製造方法において以下に説明する。 Next, a method for manufacturing an active matrix substrate including the connection terminal portion 4 as described above will be described below.

本実施形態における接続端子部４は、アクティブマトリクス基板を製造する工程を流用して作られる。そこでまず、以下に本実施形態におけるアクティブマトリクス基板の製造工程について説明する。 The connection terminal portion 4 in the present embodiment is made by diverting a process for manufacturing an active matrix substrate. First, the manufacturing process of the active matrix substrate in this embodiment will be described below.

（アクティブマトリクス基板の製造工程）
アクティブマトリクス基板は、５回のフォトリソグラフィ工程によって製造される。 (Manufacturing process of active matrix substrate)
The active matrix substrate is manufactured by five photolithography processes.

ここで、図４（ａ）〜図４（ｅ）を参照しながら、本実施形態のアクティブマトリクス基板の製造工程を工程順に（１）〜（５）に説明する。図４（ａ）〜図４（ｅ）は、第１の実施形態におけるアクティブマトリクス基板の製造工程を示す断面図であり、各工程が終了した時点での断面構造を示す。また、図４（ａ）〜図４（ｅ）は、アクティブマトリクス基板のＴＦＴ付近の一部分のみを示している。従って、ここでは、ＴＦＴ付近の製造工程について説明する。 Here, the manufacturing process of the active matrix substrate of this embodiment will be described in the order of steps (1) to (5) with reference to FIGS. FIG. 4A to FIG. 4E are cross-sectional views showing the manufacturing process of the active matrix substrate in the first embodiment, and show the cross-sectional structure at the time when each process is completed. FIGS. 4A to 4E show only a part of the active matrix substrate near the TFT. Therefore, here, a manufacturing process near the TFT will be described.

なお、本実施形態においては、各配線を、上層に銅（Ｃｕ）及び下層にチタン（Ｔｉ）を用いる２層構造とした場合について説明する。 In the present embodiment, a case will be described in which each wiring has a two-layer structure using copper (Cu) as an upper layer and titanium (Ti) as a lower layer.

（１）第１工程（金属層形成工程）
第１工程では、図４（ａ）に示すように、下層走査配線１０２ｂと上層走査配線１０２ａとを備える走査配線を形成する。まず、ガラス１０１上にスパッタ法により下層走査配
線１０２ｂとしてＴｉ、及び上層走査配線１０２ａとしてＣｕを連続して成膜した後に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングを行い、下層走査配線１０２ｂ及び上層走査配線１０２ａのパターンを形成した後、レジストを剥離洗浄する。 (1) First step (metal layer forming step)
In the first step, as shown in FIG. 4A, a scanning wiring including a lower layer scanning wiring 102b and an upper layer scanning wiring 102a is formed. First, on the glass 101, Ti as the lower scanning wire 102b and Cu as the upper scanning wire 102a are successively formed by sputtering, and then a resist pattern is formed by photolithography. Thereafter, wet etching is performed to form patterns of the lower layer scanning wiring 102b and the upper layer scanning wiring 102a, and then the resist is peeled and washed.

本工程では、特に限定されないが、Ｔｉを３０〜１５０ｎｍ、Ｃｕを２００〜５００ｎｍ成膜することが好ましい。 In this step, although not particularly limited, it is preferable to form a Ti film with a thickness of 30 to 150 nm and a Cu film with a thickness of 200 to 500 nm.

また、上述したウェットエッチングを、過酸化水素（Ｈ_２Ｏ_２）とフッ素化合物とを含むエッチャントを用いて行い、Ｔｉ及びＣｕを同時にエッチングしてもよい。例えば、Ｈ_２Ｏ_２濃度が５％以上２０％未満、かつフッ素化合物濃度が０．５％以上３％未満であるエッチャントを用いることが好ましい。これにより、Ｔｉよりも早くＣｕをエッチングさせることができるため、Ｃｕのシフト量（エッチングレート）がＴｉのシフト量よりも大きくなるので、配線の上層となるＣｕの幅を、下層となるＴｉの幅よりも狭く形成させることができる。 Alternatively, the wet etching described above may be performed using an etchant containing hydrogen peroxide (H ₂ O ₂ ) and a fluorine compound, and Ti and Cu may be etched simultaneously. For example, it is preferable to use an etchant having a H ₂ O ₂ concentration of 5% or more and less than 20% and a fluorine compound concentration of 0.5% or more and less than 3%. As a result, Cu can be etched faster than Ti, so the Cu shift amount (etching rate) is larger than the Ti shift amount. It can be formed narrower than the width.

なお、エッチャントに含まれるＨ_２Ｏ_２の濃度によってＣｕのシフト量を調節することができ、一方フッ素化合物の濃度によってＴｉのシフト量を調節することができる。従って、エッチャントに含まれるＨ_２Ｏ_２及びフッ素化合物の濃度を、Ｃｕ及びＴｉの望ましいシフト量に基づいて、適宜調整することが好ましい。 Note that the shift amount of Cu can be adjusted by the concentration of H ₂ O ₂ contained in the etchant, while the shift amount of Ti can be adjusted by the concentration of the fluorine compound. Therefore, it is preferable to appropriately adjust the concentrations of H ₂ O ₂ and the fluorine compound contained in the etchant based on the desired shift amounts of Cu and Ti.

（２）第２工程
第２工程では、図４（ｂ）に示すように、絶縁層１０３、チャネル層１０４及び電極コンタクト層１０５を形成する。まず、ＣＶＤ法により、絶縁層１０３として窒化シリコン（ＳｉＮｘ）、チャネル層１０４としてアモルファスシリコン、及び、ｎ型不純物が高濃度にドープされた電極コンタクト層１０５としてｎ^＋アモルファスシリコンを連続して成膜した後、フォトリソグラフィによりレジストパターンを形成する。その後、ドライエッチングを行い、チャネル層１０４及び電極コンタクト層１０５のパターンを形成した後、レジストを剥離洗浄する。 (2) Second Step In the second step, as shown in FIG. 4B, an insulating layer 103, a channel layer 104, and an electrode contact layer 105 are formed. First, silicon nitride (SiNx) as the insulating layer 103, amorphous silicon as the channel layer 104, and n ⁺ amorphous silicon as the electrode contact layer 105 doped with a high concentration of n-type impurities are successively formed by CVD. After that, a resist pattern is formed by photolithography. Thereafter, dry etching is performed to form a pattern of the channel layer 104 and the electrode contact layer 105, and then the resist is peeled and washed.

本工程では、特に限定されないが、絶縁層１０３としての窒化シリコンを２００〜５００ｎｍ、チャネル層１０４としてのアモルファスシリコンを３０〜３００ｎｍ、電極コンタクト層１０５としてのｎ^＋アモルファスシリコンを５０〜１５０ｎｍ成膜することが好ましい。 In this step, although not particularly limited, 200 to 500 nm of silicon nitride as the insulating layer 103, 30 to 300 nm of amorphous silicon as the channel layer 104, and 50 to 150 nm of n ⁺ amorphous silicon as the electrode contact layer 105 are formed. It is preferable.

（３）第３工程
第３工程では、図４（ｃ）に示すように、下層信号配線１０６ｂと上層信号配線１０６ａとを備える信号配線、及び下層ドレイン電極１０７ｂと上層ドレイン電極１０７ａとを備えるドレイン電極、を形成する。信号配線とドレイン電極とは、同一の層に同時に成膜された後、パターニングによってそれぞれが形成される。 (3) Third Step In the third step, as shown in FIG. 4C, the signal wiring including the lower layer signal wiring 106b and the upper layer signal wiring 106a, and the drain including the lower layer drain electrode 107b and the upper layer drain electrode 107a. Electrodes. The signal wiring and the drain electrode are simultaneously formed on the same layer and then formed by patterning.

まず、スパッタ法により下層信号配線１０６ｂ及び下層ドレイン電極１０７ｂとしてＴｉ、上層信号配線１０６ａ及び上層ドレイン電極１０７ａとしてＣｕを連続して成膜した後に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングを行い、下層信号配線１０６ｂ、上層信号配線１０６ａ、下層ドレイン電極１０７ｂ、及び上層ドレイン電極１０７ａそれぞれのパターンを形成する。さらに、ドライエッチングにより、チャネル部における電極コンタクト層１０５の一部を除去する。その後、レジストを剥離洗浄する。 First, Ti is continuously formed as the lower layer signal wiring 106b and the lower layer drain electrode 107b by sputtering, and Cu is formed as the upper layer signal wiring 106a and the upper layer drain electrode 107a, and then a resist pattern is formed by photolithography. Thereafter, wet etching is performed to form patterns of the lower layer signal wiring 106b, the upper layer signal wiring 106a, the lower layer drain electrode 107b, and the upper layer drain electrode 107a. Further, a part of the electrode contact layer 105 in the channel portion is removed by dry etching. Thereafter, the resist is peeled and washed.

本工程では、特に限定されないが、Ｔｉを３０〜１５０ｎｍ、Ｃｕを１００〜４００ｎ
ｍ成膜することが好ましい。また、ウェットエッチングの方法としては、第１工程において説明した方法を好適に用いることができる。 In this step, although not particularly limited, Ti is 30 to 150 nm and Cu is 100 to 400 n.
It is preferable to form a film. As the wet etching method, the method described in the first step can be preferably used.

（４）第４工程
第４工程では、図４（ｄ）に示すように、絶縁層１０８及び層間絶縁膜１０９を形成する。まず、ＣＶＤ法により、絶縁層１０８として窒化シリコンを成膜する。次いで、層間絶縁膜１０９として感光性層間絶縁膜材料を成膜した後に、フォトリソグラフィによりパターン形成する。その後、ドライエッチングを行い、絶縁層１０８及び層間絶縁膜１０９のパターンを形成する。 (4) Fourth Step In the fourth step, the insulating layer 108 and the interlayer insulating film 109 are formed as shown in FIG. First, silicon nitride is formed as the insulating layer 108 by a CVD method. Next, after forming a photosensitive interlayer insulating film material as the interlayer insulating film 109, a pattern is formed by photolithography. Thereafter, dry etching is performed to form patterns of the insulating layer 108 and the interlayer insulating film 109.

本工程では、特に限定されないが、絶縁層１０８としての窒化シリコンを１００〜７００ｎｍ成膜することが好ましい。 In this step, although not particularly limited, silicon nitride as the insulating layer 108 is preferably formed to a thickness of 100 to 700 nm.

（５）第５工程（接続工程）
第５工程では、図４（ｅ）に示すように、画素電極等となるＩＴＯ膜１１０を形成する。まず、スパッタ法により酸化インジウムスズ（ＩＴＯ）を成膜した後に、フォトリソグラフィによりレジストパターンを形成する。その後、ウェットエッチングにより、ＩＴＯ膜１１０のパターンを形成した後、レジストを剥離洗浄する。なお、ＩＴＯ膜１１０としては、上述したＩＴＯに限定されず、例えば酸化インジウム−酸化亜鉛（ＩＺＯ）などの透明導電材料を用いてもよい。 (5) Fifth step (connection step)
In the fifth step, as shown in FIG. 4E, an ITO film 110 to be a pixel electrode or the like is formed. First, indium tin oxide (ITO) is formed by sputtering, and then a resist pattern is formed by photolithography. Thereafter, a pattern of the ITO film 110 is formed by wet etching, and then the resist is peeled and washed. The ITO film 110 is not limited to the ITO described above, and a transparent conductive material such as indium oxide-zinc oxide (IZO) may be used.

本工程では、特に限定されないが、ＩＴＯ膜１１０として、ＩＴＯを５０〜２００ｎｍ成膜することが好ましい。 In this step, although not particularly limited, it is preferable to form an ITO film of 50 to 200 nm as the ITO film 110.

以上の工程によって、アクティブマトリクス基板が製造される。ただし、本発明では、上述したような材料や、各層の厚さに必ずしも限定されることはなく、アクティブマトリクス基板の材料として従来から一般的に使用されているものを使用することができる。 The active matrix substrate is manufactured through the above steps. However, in the present invention, the materials as described above and the thicknesses of the respective layers are not necessarily limited, and materials conventionally used as a material for the active matrix substrate can be used.

上述した製造工程を用いることにより、接続端子部４を形成することができる。ここで、本実施形態における接続端子部４の形成工程について説明するとともに、その構造について図５を参照して以下に説明する。図５は、第１の実施形態における接続端子部４を示す断面図である。なお、接続端子部４は、上述したアクティブマトリクス基板の製造工程に基づいて、各工程において形成するパターンを変えることによって形成される。 The connection terminal portion 4 can be formed by using the manufacturing process described above. Here, the process of forming the connection terminal portion 4 in the present embodiment will be described, and the structure thereof will be described below with reference to FIG. FIG. 5 is a cross-sectional view showing the connection terminal portion 4 in the first embodiment. In addition, the connection terminal part 4 is formed by changing the pattern formed in each process based on the manufacturing process of the active matrix substrate mentioned above.

（接続端子部４の形成工程）
接続端子部４においては、図５に示すように、まず、上述した第１工程において、ガラス１０１上に、入力端子部としてＴｉ層（第３の金属層）１１２ｂ及びＣｕ層（第１の金属層）１１２ａ、ならびにショートリングとしてＴｉ層（第４の金属層）１１３ｂ及びＣｕ層（第２の金属層）１１３ａを形成する。 (Formation process of connection terminal part 4)
In the connection terminal portion 4, as shown in FIG. 5, first, in the first step described above, a Ti layer (third metal layer) 112b and a Cu layer (first metal layer) are formed on the glass 101 as input terminal portions. Layer) 112a, and a Ti layer (fourth metal layer) 113b and a Cu layer (second metal layer) 113a are formed as a short ring.

なお、ここでは、Ｃｕ層１１２ａ及び１１３ａは、それぞれＴｉ層１１２ｂ及び１１３ｂの幅よりも狭く形成されている。このように形成するためには、例えば上述したようなウェットエッチングの方法を好適に用いることができる。 Here, the Cu layers 112a and 113a are formed narrower than the widths of the Ti layers 112b and 113b, respectively. In order to form in this way, for example, the wet etching method as described above can be suitably used.

次に、上述した第２工程及び第４工程において、Ｃｕ層１１２ａ及び１１３ａの上に、それぞれ絶縁層（第１の保護層）１０３及び１０８、ならびに層間絶縁膜１０９を形成する。なお、絶縁層１０３及び１０８ならびに層間絶縁膜１０９は、図５に示すように、それぞれ、Ｃｕ層１１２ａ及び１１３ａを完全に覆っており、かつＴｉ層１１２ｂ及び１１３ｂの幅より狭く形成することが好ましい。 Next, in the second step and the fourth step described above, insulating layers (first protective layers) 103 and 108 and an interlayer insulating film 109 are formed on the Cu layers 112a and 113a, respectively. The insulating layers 103 and 108 and the interlayer insulating film 109 are preferably formed so as to completely cover the Cu layers 112a and 113a and to be narrower than the widths of the Ti layers 112b and 113b, respectively, as shown in FIG. .

次に、上述した第５工程において、層間絶縁膜１０９の上に、導電性の膜であるＩＴＯ膜１１０を形成する。本実施形態においては、ＩＴＯ膜１１０は、Ｔｉ層１１２ｂ及び１１３ｂに接触することにより、これらを電気的に接続している。 Next, in the fifth step described above, an ITO film 110 that is a conductive film is formed on the interlayer insulating film 109. In the present embodiment, the ITO film 110 is electrically connected by contacting the Ti layers 112b and 113b.

また、図５に示すように、接続端子部４には、分断部１２が設けられている。分断部１２は、本実施形態における液晶表示装置を製造する過程で、上述した工程により製造されたアクティブマトリクス基板において、後述する分断工程により、入力端子部とショートリングとを分断する箇所を示す。 Further, as shown in FIG. 5, the connection terminal portion 4 is provided with a dividing portion 12. In the process of manufacturing the liquid crystal display device according to the present embodiment, the dividing portion 12 indicates a location where the input terminal portion and the short ring are divided by the dividing step described later in the active matrix substrate manufactured by the above-described steps.

本実施形態においては、分断部１２は、Ｃｕ層１１２ａとＣｕ層１１３ａとの間に設けられている。すなわち、換言すれば、Ｃｕ層１１２ａとＣｕ層１１３ａとは、分断部１２を挟むように隔てられて形成されている。そのため、分断部１２において分断した際に生じる分断面には、Ｃｕ層１１２ａとＣｕ層１１３ａとが接しない構成となっている。したがって、分断部１２において分断した際にＣｕ層１１２ａ及び１１３ａが露出しないので、Ｃｕが腐食するおそれがない。 In the present embodiment, the dividing portion 12 is provided between the Cu layer 112a and the Cu layer 113a. That is, in other words, the Cu layer 112a and the Cu layer 113a are formed so as to be separated so as to sandwich the dividing portion 12. For this reason, the Cu layer 112a and the Cu layer 113a are not in contact with the divided section generated when the dividing portion 12 is divided. Therefore, since Cu layers 112a and 113a are not exposed when dividing at the dividing portion 12, there is no possibility that Cu corrodes.

なお、本発明における接続端子部４においては、Ｃｕ層１１２ａ及び１１３ａに、Ｃｕの代わりにＣｕ合金等を用いてもよい。また、Ｔｉ層１１２ｂ及び１１３ｂに、Ｔｉの代わりにＭｏ、Ｔｉ−Ｍｏ合金等を用いてもよい。 In addition, in the connection terminal part 4 in this invention, you may use Cu alloy etc. instead of Cu for Cu layer 112a and 113a. Further, instead of Ti, Mo, Ti—Mo alloy, or the like may be used for the Ti layers 112b and 113b.

以上の工程により接続端子部４が形成され、その結果、ショートリングを備えたアクティブマトリクス基板が製造される。 The connection terminal portion 4 is formed by the above steps, and as a result, an active matrix substrate having a short ring is manufactured.

また、本実施形態においては、上述した製造工程により製造されたアクティブマトリクス基板において、入力端子部とショートリングとを分断する分断工程をさらに有している。そこで、本実施形態における分断工程について以下に説明する。 In the present embodiment, the active matrix substrate manufactured by the manufacturing process described above further includes a dividing step of dividing the input terminal portion and the short ring. Therefore, the cutting process in this embodiment will be described below.

（分断工程）
分断工程は、接続端子部４における分断部１２において、入力端子部とショートリングとを分断する工程である。 (Partition process)
The dividing step is a step of dividing the input terminal portion and the short ring at the dividing portion 12 in the connection terminal portion 4.

分断工程は、例えば、アクティブマトリクス基板と後述する対向基板とを貼り合わせる前に行ってもよいが、貼り合わせたあとに行ってもよい。例えば、アクティブマトリクス基板と対向基板とを貼り合わせ、まず液晶パネルの外形を切り出した後、表示検査等を行い、その後、入力端子部へのテープキャリアパッケージ（ＴＣＰ）、チップ等の装着（実装）を行う直前に、分断工程を行うことが好ましい。これにより、静電気によるＴＦＴの破壊等を防止することができる。 The dividing step may be performed, for example, before the active matrix substrate and a counter substrate described later are bonded together, or may be performed after the bonding. For example, the active matrix substrate and the counter substrate are bonded together, and the outer shape of the liquid crystal panel is cut out first, followed by display inspection and the like, and then mounting (mounting) a tape carrier package (TCP), a chip or the like to the input terminal It is preferable to perform the dividing step immediately before performing the step. Thereby, destruction of the TFT due to static electricity can be prevented.

分断する方法としては、例えば、レーザーにより切断する方法、ダイシングにより切断する方法などを挙げることができる。 Examples of the dividing method include a method of cutting with a laser and a method of cutting with dicing.

本実施形態における分断工程により得られるアクティブマトリクス基板は、入力端子部とショートリングとを分断した際に生じる分断面において、入力端子部におけるＣｕ層１０２ａがＩＴＯ膜１１０に覆われており露出していないので、Ｃｕの腐食を防止することができる。 In the active matrix substrate obtained by the dividing step in the present embodiment, the Cu layer 102a in the input terminal portion is covered with the ITO film 110 and exposed in the divided section generated when the input terminal portion and the short ring are divided. Therefore, corrosion of Cu can be prevented.

次に、本実施形態における対向基板の製造工程について以下に説明する。 Next, the manufacturing process of the counter substrate in the present embodiment will be described below.

（対向基板の製造工程）
本実施形態における対向基板は、３回のフォトリソグラフィ工程によって製造される。 (Manufacturing process of counter substrate)
The counter substrate in the present embodiment is manufactured by three photolithography processes.

以下に、図１１（ａ）〜図１１（ｃ）を参照しながら、本実施形態における対向基板の製造工程を工程順に以下に説明する。図１１（ａ）〜図１１（ｃ）は、本実施形態における対向基板の製造工程を示す断面図であり、各工程が終了した時点での断面構造を示す。 Below, the manufacturing process of the opposing substrate in this embodiment is demonstrated in order of a process, referring FIG. 11 (a)-FIG.11 (c). FIG. 11A to FIG. 11C are cross-sectional views showing the manufacturing steps of the counter substrate in the present embodiment, and show the cross-sectional structure at the time when each step is completed.

（１）ブラックマトリクス２０２及びカラーフィルター層２０３の形成
まず、図１１（ａ）に示すように、ガラス２０１上に、感光性材料を用い、フォトリソグラフィによりブラックマトリクス２０２、ならびに、赤、緑及び青のカラーフィルター層２０３を形成する。 (1) Formation of Black Matrix 202 and Color Filter Layer 203 First, as shown in FIG. 11A, a photosensitive material is used on glass 201, and the black matrix 202 and red, green, and blue are formed by photolithography. The color filter layer 203 is formed.

（２）対向電極の形成
次に、図１１（ｂ）に示すように、スパッタ法によりＩＴＯ膜２０４を５０〜２００ｎｍ堆積した後、フォトリソグラフィ及びウェットエッチングによりパターンを形成することで、対向電極を形成する。 (2) Formation of counter electrode Next, as shown in FIG. 11B, after depositing an ITO film 204 by 50 to 200 nm by a sputtering method, a pattern is formed by photolithography and wet etching. Form.

（３）フォトスペーサ２０５の形成
次に、図１１（ｃ）に示すように、感光性材料を用い、フォトリソグラフィにより、フォトスペーサ２０５を形成する。 (3) Formation of Photo Spacer 205 Next, as shown in FIG. 11C, a photo spacer 205 is formed by photolithography using a photosensitive material.

さらに、本実施形態におけるアクティブマトリクス基板と対向基板とを貼り合わせ、液晶層を形成する工程について以下に説明する。 Further, a process of bonding the active matrix substrate and the counter substrate in this embodiment to form a liquid crystal layer will be described below.

（液晶層の形成工程）
（１）配向膜の形成
まず、アクティブマトリクス基板及び対向基板に、配向膜としてポリイミドを印刷法により形成する。 (Formation process of liquid crystal layer)
(1) Formation of alignment film First, polyimide is formed as an alignment film on the active matrix substrate and the counter substrate by a printing method.

（２）液晶滴下・貼り合わせ
次に、アクティブマトリクス基板及び対向基板を、シール剤を印刷し、液晶を滴下した後に貼り合わせる。 (2) Liquid crystal dropping / bonding Next, the active matrix substrate and the counter substrate are bonded together after printing the sealing agent and dropping the liquid crystal.

（３）基板の分断
貼り合わせた上記の基板を、ダイシングにより分断する。 (3) Dividing the substrate The above bonded substrates are divided by dicing.

以上の工程により、アクティブマトリクス基板と対向基板とを重ねて配置し、その間に液晶層が形成された液晶パネルが製造され、さらに、この液晶パネルを用いて、本実施形態の液晶表示装置が製造される。 Through the above steps, a liquid crystal panel in which an active matrix substrate and a counter substrate are arranged to overlap with each other and a liquid crystal layer is formed between them is manufactured. Further, using this liquid crystal panel, the liquid crystal display device of this embodiment is manufactured. Is done.

なお、本発明に係るアクティブマトリクス基板は、上述した液晶表示装置に限定されず、例えば有機ＥＬ、無機ＥＬ、電気泳動等における表示装置にも適用することができる。 The active matrix substrate according to the present invention is not limited to the liquid crystal display device described above, and can be applied to a display device in, for example, organic EL, inorganic EL, electrophoresis, and the like.

〔第２の実施形態〕
次に、本発明に係る液晶表示装置の第２の実施形態について説明する。 [Second Embodiment]
Next, a second embodiment of the liquid crystal display device according to the present invention will be described.

本実施形態では、絶縁層１０８及び層間絶縁膜１０９がない点のみが第１の実施形態と異なっており、他は第１の実施形態と同様に構成されている。よって、ここでは、上記の点のみについて説明し、第１の実施形態と同様に構成された部材には同じ部材番号を付してその説明は省略する。 The present embodiment is different from the first embodiment only in that the insulating layer 108 and the interlayer insulating film 109 are not provided, and the other configuration is the same as that of the first embodiment. Therefore, only the above points will be described here, and members configured similarly to those of the first embodiment are denoted by the same member numbers, and description thereof will be omitted.

本実施形態における接続端子部４の構造を、図６に示す。図６は、第２の実施形態にお
ける接続端子部４を示す断面図である。 The structure of the connection terminal part 4 in this embodiment is shown in FIG. FIG. 6 is a cross-sectional view showing the connection terminal portion 4 in the second embodiment.

本実施形態における接続端子部４は、図６に示すように、絶縁層１０３の上にＩＴＯ膜１１０が形成された構成となっている。 As shown in FIG. 6, the connection terminal portion 4 in the present embodiment has a configuration in which an ITO film 110 is formed on an insulating layer 103.

本実施形態におけるアクティブマトリクス基板は、第１の実施形態に記載したアクティブマトリクス基板の製造工程において、第４工程を行わないことにより製造することができる。 The active matrix substrate in this embodiment can be manufactured by not performing the fourth step in the manufacturing process of the active matrix substrate described in the first embodiment.

〔第３の実施形態〕
次に、本発明に係る液晶表示装置の第３の実施形態について説明する。 [Third Embodiment]
Next, a third embodiment of the liquid crystal display device according to the present invention will be described.

本実施形態では、分断部１２上に導電膜１１１が形成されている点のみが第２の実施形態と異なっており、他は第２の実施形態と同様に構成されている。よって、ここでは、上記の点のみについて説明し、第２の実施形態と同様に構成された部材には同じ部材番号を付してその説明は省略する。 This embodiment is different from the second embodiment only in that the conductive film 111 is formed on the dividing portion 12, and the other configuration is the same as that of the second embodiment. Therefore, here, only the above points will be described, and members configured in the same manner as in the second embodiment will be denoted by the same member numbers, and description thereof will be omitted.

本実施形態における接続端子部４の構造を図７に示す。図７は、第３の実施形態における接続端子部４を示す断面図である。 The structure of the connection terminal part 4 in this embodiment is shown in FIG. FIG. 7 is a cross-sectional view showing the connection terminal portion 4 in the third embodiment.

本実施形態における接続端子部４は、図７に示すように、分断部１２上において、Ｔｉ層１１２ｂとＴｉ層１１３ｂとが、導電膜１１１及びＩＴＯ膜１１０により接続された構成となっている。 As shown in FIG. 7, the connection terminal portion 4 in the present embodiment has a configuration in which the Ti layer 112 b and the Ti layer 113 b are connected to each other by the conductive film 111 and the ITO film 110 on the dividing portion 12.

導電膜１１１としては、例えばＩＴＯ、ＩＺＯ、ＡＺＯ等を用いることができる。 As the conductive film 111, for example, ITO, IZO, AZO, or the like can be used.

また、導電膜１１１は、例えばインクジェット等を用いて塗布する方法等により形成することができる。 In addition, the conductive film 111 can be formed by a coating method using an inkjet or the like, for example.

本実施形態におけるアクティブマトリクス基板は、第１の実施形態に記載したアクティブマトリクス基板の製造工程の第５工程において、ＩＴＯ膜１１０を形成する前に、接続端子部４における分断部１２上に、Ｔｉ層１１２ｂの端部とＴｉ層１１３ｂの端部とにそれぞれ接触するように導電膜１１１を形成する方法等により製造することができる。 In the fifth step of the manufacturing process of the active matrix substrate described in the first embodiment, the active matrix substrate in this embodiment is formed on the dividing portion 12 in the connection terminal portion 4 before the ITO film 110 is formed. It can be manufactured by a method of forming the conductive film 111 so as to be in contact with the end portion of the layer 112b and the end portion of the Ti layer 113b, respectively.

〔第４の実施形態〕
次に、本発明に係る液晶表示装置の第４の実施形態について説明する。 [Fourth Embodiment]
Next, a fourth embodiment of the liquid crystal display device according to the present invention will be described.

本実施形態では、分断部１２上に導電膜１１１が形成され、導電膜１１１上にＴｉ層１１２ｂ及び１１３ｂが形成されている点のみが第２の実施形態と異なっており、他は第２の実施形態と同様に構成されている。よって、ここでは、上記の点のみについて説明し、第２の実施形態と同様に構成された部材には同じ部材番号を付してその説明は省略する。 The present embodiment is different from the second embodiment only in that the conductive film 111 is formed on the dividing portion 12 and the Ti layers 112b and 113b are formed on the conductive film 111. The rest is the second embodiment. The configuration is the same as in the embodiment. Therefore, here, only the above points will be described, and members configured in the same manner as in the second embodiment will be denoted by the same member numbers, and description thereof will be omitted.

本実施形態における接続端子部４の構造を図８に示す。図８は、第４の実施形態における接続端子部４を示す断面図である。 The structure of the connection terminal part 4 in this embodiment is shown in FIG. FIG. 8 is a cross-sectional view showing the connection terminal portion 4 in the fourth embodiment.

本実施形態における接続端子部４は、図８に示すように、分断部１２上に導電膜１１１が形成され、その上にＴｉ層１１２ｂ及び１１３ｂが形成されている。 As shown in FIG. 8, in the connection terminal portion 4 in this embodiment, a conductive film 111 is formed on the dividing portion 12, and Ti layers 112b and 113b are formed thereon.

導電膜１１１及びその形成方法としては、第３の実施形態に記載したものと同様のものを用いることができる。 As the conductive film 111 and a method for forming the conductive film 111, the same film as that described in the third embodiment can be used.

本実施形態におけるアクティブマトリクス基板は、第１の実施形態に記載したアクティブマトリクス基板の製造工程の第１工程において、まず分断部１２上に導電膜１１１を形成し、その後Ｔｉ層１１２ｂ及び１１３ｂを形成する方法等により製造することができる。 In the active matrix substrate in this embodiment, in the first step of the manufacturing process of the active matrix substrate described in the first embodiment, first, the conductive film 111 is formed on the dividing portion 12, and then the Ti layers 112b and 113b are formed. It can manufacture by the method to do.

〔第５の実施形態〕
次に、本発明に係る液晶表示装置の第５の実施形態について説明する。 [Fifth Embodiment]
Next, a fifth embodiment of the liquid crystal display device according to the present invention will be described.

本実施形態では、分断部１２上にＴｉ層が形成されている点のみが第２の実施形態と異なっており、他は第２の実施形態と同様に構成されている。よって、ここでは、上記の点のみについて説明し、第２の実施形態と同様に構成された部材には同じ部材番号を付してその説明は省略する。 This embodiment is different from the second embodiment only in that a Ti layer is formed on the dividing portion 12, and the rest is configured similarly to the second embodiment. Therefore, here, only the above points will be described, and members configured in the same manner as in the second embodiment will be denoted by the same member numbers, and description thereof will be omitted.

本実施形態における接続端子部４の構造を図９に示す。図９は、第５の実施形態における接続端子部４を示す断面図である。また、本実施形態における、ショートリングが形成されたアクティブマトリクス基板を上から見た平面図を図１０に示す。図１０は、第５の実施形態における、ショートリングが形成されたアクティブマトリクス基板を示す平面図である。なお、図９は、図１０におけるＢ−Ｂ’の範囲を横から見た断面図であり、第１〜第４実施形態における接続端子部４を示す図５〜図８と同じ範囲を示している。 The structure of the connection terminal part 4 in this embodiment is shown in FIG. FIG. 9 is a cross-sectional view showing the connection terminal portion 4 in the fifth embodiment. FIG. 10 is a plan view of the active matrix substrate on which the short ring is formed as viewed from above according to the present embodiment. FIG. 10 is a plan view showing an active matrix substrate on which a short ring is formed in the fifth embodiment. 9 is a cross-sectional view of the range of BB ′ in FIG. 10 as viewed from the side, and shows the same range as FIGS. 5 to 8 showing the connection terminal portion 4 in the first to fourth embodiments. Yes.

本実施形態における接続端子部４は、図９に示すように、分断部１２上において、Ｔｉ層１１２ｂ及び１１３ｂが除去されずにつながって形成されている。 As shown in FIG. 9, the connection terminal portion 4 in this embodiment is formed on the dividing portion 12 so that the Ti layers 112 b and 113 b are not removed.

本実施形態におけるアクティブマトリクス基板は、第１の実施形態に記載したアクティブマトリクス基板の製造工程の第１工程において、Ｔｉ及びＣｕのパターンを形成する際に、分断部１２上においてはＣｕのみをレーザー等により除去する方法等により製造することができる。これにより、分断部１２において分断した際に、Ｃｕ層１１２ａ及び１１３ａが露出しないので、Ｃｕの腐食を防止することができる。 The active matrix substrate according to the present embodiment uses only Cu on the dividing portion 12 when the Ti and Cu patterns are formed in the first step of the manufacturing process of the active matrix substrate described in the first embodiment. It can manufacture by the method of removing by etc. Thereby, when it cuts in the cutting part 12, since Cu layers 112a and 113a are not exposed, corrosion of Cu can be prevented.

また、このショートリングが形成されたアクティブマトリクス基板は、図１０に示すように、表示領域１００の端部に、Ｔｉ層１１２ｂ、Ｃｕ層１１２ａ及びＩＴＯ膜１１０が積層された各入力端子部が形成され、各入力端子部の外側にショートリングとして第２の金属層３（Ｃｕ層１１３ａ）が形成されている。また、絶縁層１０３が入力端子部の端面を覆うように形成されている。 Further, as shown in FIG. 10, the active matrix substrate on which the short ring is formed has each input terminal portion in which the Ti layer 112b, the Cu layer 112a, and the ITO film 110 are laminated at the end portion of the display region 100. Then, the second metal layer 3 (Cu layer 113a) is formed as a short ring outside each input terminal portion. The insulating layer 103 is formed so as to cover the end face of the input terminal portion.

なお、絶縁層１０３は、接続端子部４におけるＴｉ層１１２ｂ及び１１３ｂの上にも形成されていてもよい。 The insulating layer 103 may also be formed on the Ti layers 112b and 113b in the connection terminal portion 4.

本発明は、上述した各実施形態に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能である。すなわち、異なる実施形態にそれぞれ開示された技術的内容を適宜組み合わせて得られる実施形態についても、本発明の技術的範囲に含まれる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope indicated in the claims. In other words, embodiments obtained by appropriately combining technical contents disclosed in different embodiments are also included in the technical scope of the present invention.

本発明は、入力端子とショートリングとを分断する際、金属の腐食を防止することができるので、高品質な表示装置を製造する場合に好適に利用することができる。 The present invention can prevent metal corrosion when the input terminal and the short ring are divided, and thus can be suitably used for manufacturing a high-quality display device.

２第１の金属層
３第２の金属層
４接続端子部
１０導電性の膜
１２分断部
１１２ａＣｕ層（第１の金属層）
１１２ｂＴｉ層（第３の金属層）
１１３ａＣｕ層（第２の金属層）
１１３ｂＴｉ層（第４の金属層）
１０３絶縁層（第１の保護層）
１１０ＩＴＯ膜（導電性の膜） 2 1st metal layer 3 2nd metal layer 4 Connection terminal part 10 Conductive film | membrane 12 Dividing part 112a Cu layer (1st metal layer)
112b Ti layer (third metal layer)
113a Cu layer (second metal layer)
113b Ti layer (fourth metal layer)
103 Insulating layer (first protective layer)
110 ITO film (conductive film)

Claims

An input terminal;
A short ring connected to the input terminal;
An active matrix substrate comprising a dividing portion for dividing the input terminal and the short ring,
The input terminal includes a first metal layer,
The short ring includes a second metal layer formed to be separated from the first metal layer at the dividing portion,
The active matrix substrate, wherein the input terminal and the short ring are connected by a conductive film covering the dividing portion and the first metal layer.

The active matrix substrate according to claim 1, wherein at least one of the first metal layer and the second metal layer contains copper or a copper alloy.

The above input terminals are
A third metal layer formed below the first metal layer and wider than the width of the first metal layer;
A first protective layer that completely covers the first metal layer on the first metal layer and is laminated narrower than a width of the third metal layer;
The active matrix substrate according to claim 1, wherein the conductive film is in contact with the third metal layer.

The active matrix substrate according to claim 3, wherein the third metal layer includes at least one selected from the group consisting of titanium, a titanium alloy, and a molybdenum alloy.

The short ring is
A fourth metal layer formed under the second metal layer and wider than the width of the second metal layer;
A second protective layer that completely covers the second metal layer on the second metal layer and is laminated narrower than a width of the fourth metal layer;
The active matrix substrate according to claim 1, wherein the conductive film is in contact with the fourth metal layer.

6. The active matrix substrate according to claim 5, wherein the fourth metal layer includes at least one selected from the group consisting of titanium, a titanium alloy, and a molybdenum alloy.

An input terminal;
A short ring connected to the input terminal;
A method of manufacturing an active matrix substrate comprising a dividing portion for dividing the input terminal and the short ring,
A metal layer forming step of forming a first metal layer provided in the input terminal, and a second metal layer provided in the short ring, the second metal layer being separated from the first metal layer;
And a connecting step of forming a conductive film that covers the dividing portion and the first metal layer and connects the input terminal and the short ring. Method.

The manufacturing method according to claim 7, further comprising a dividing step of dividing the input terminal and the short ring connected in the connecting step at the dividing portion.

An active matrix substrate manufactured by the manufacturing method according to claim 8.

A display panel comprising the active matrix substrate according to claim 9.

A liquid crystal display device comprising the display panel according to claim 10.