JP2004170724A

JP2004170724A - Manufacturing method of liquid crystal display

Info

Publication number: JP2004170724A
Application number: JP2002337149A
Authority: JP
Inventors: Masaomi Okamoto; 正臣岡本; Takashi Aoyama; 孝青山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-11-20
Filing date: 2002-11-20
Publication date: 2004-06-17

Abstract

<P>PROBLEM TO BE SOLVED: To secure wettability of the surface of an interlayer insulating film without increasing electron density at the interface between the interlayer insulating film and an ITO film to prevent side etching of an ITO. <P>SOLUTION: The wettability of the surface of a transparent organic resin film 15b is improved by subjecting the interlayer insulating film 15 to nitrogen plasma treatment after dry etching the interlayer insulating film 15 to form a contact hole 16. Since the wettability of the surface of the interlayer insulating film is satisfactorily improved by etching a drain signal line 14 consisting of an Al film in a wet process after the nitrogen plasma treatment, an etchant is easily put in a contact hole part and Al does not remain in the contact hole part. When the ITO film to be an pixel electrode 4 is deposited after that, oxygen transfer at the interface between the interlayer insulating film and the ITO film is prevented and side etching of the ITO at the interface can be suppressed, because the oxygen ratio of the film surface in the nitrogen plasma treatment is lower than that in oxygen plasma treatment. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばコンピュータ、テレビジョンおよび携帯電話器などの表示部に用いられ、液晶表示画面の１絵素毎に設けられた絵素駆動用の薄膜トランジスタ（以下、ＴＦＴと称する）のドレイン電極と絵素電極とが接続された液晶表示装置の製造方法に関する。
【０００２】
【従来の技術】
従来、この種の液晶表示装置においては、液晶層を間に挟んで対向配置される一対の基板のそれぞれに電極が設けられており、両電極間に電圧を印加して両電極間に挟まれた液晶層部分（絵素）の配向状態を変化させ、液晶層に入射される光を透過または散乱させることによって、文字や図形などが表示される。このうち、アクティブマトリクス型の液晶表示装置では、一方の基板（以下、アクティブマトリクス基板と称する）上に、マトリックス状に配設された複数の絵素電極のそれぞれに接続されて薄膜トランジスタ（ＴＦＴ）が設けられており、このＴＦＴをオン・オフ（ＯＮ・ＯＦＦ）制御することによって、各絵素電極に選択的に表示電圧が供給される。
【０００３】
図３は、従来の一般的なアクティブマトリクス基板の１絵素分を示す平面図であり、図４は、図３のＴＦＴ部分を示すＡ−Ａ’線断面図であり、図５は、図３の層間絶縁膜のコンタクトホール部分を示すＢ−Ｂ’線断面図である。
【０００４】
図３〜図５において、このアクティブマトリクス基板は、透明絶縁性基板５上に、走査配線としての複数のゲート配線１と信号配線としての複数のソース配線２とが互いに直交して配設されており、隣接する各ゲート配線１の間には、ゲート配線１と平行に、コモン配線３が配設されている。また、隣接する各ゲート配線１と隣接する各ソース配線２とで囲まれる矩形状の領域毎に、液晶を駆動する絵素電極４が設けられており、各ゲート配線１と各ソース配線２との交差部毎に、各絵素電極４を選択駆動するスイッチング素子としてのＴＦＴ２１が設けられている。
【０００５】
このＴＦＴ２１は、透明絶縁性基板５上にゲート配線１から分岐されたゲート電極６が形成され、その上を覆うゲート絶縁膜７を介してゲート電極６と重なるようにチャネルとなる半導体層８が形成されている。また、半導体層８の中央部で互いに離隔すると共にそれぞれ半導体層８の端部に一部重なるようにソース電極９およびドレイン電極１０が形成されている。ソース電極９上には、ソース引き出し電極１１およびソース配線２から分岐されたソース信号線１３がこの順に形成され、ドレイン電極１０の上には、ドレイン引き出し電極１２およびドレイン信号線１４がこの順に形成されている。ゲート電極６はゲート配線１に接続され、ソース電極９はソース引き出し電極１１およびソース信号線１３を介してソース配線２に接続されている。
【０００６】
このようなＴＦＴ２１の上部を覆うように層間絶縁膜１５が形成され、コモン配線３上方で、ドレイン電極１０が一部露出するようにコンタクトホール１６が形成されている。絵素電極４は、コンタクトホール１６を覆うように形成されており、このコンタクトホール１６において、絵素電極４とドレイン引き出し電極１２とが接続されており、ドレイン引き出し電極１２およびドレイン信号線１４はＴＦＴ２１のドレイン電極１０と接続されいる。また、コモン配線３と絵素電極４との間に挟まれたゲート絶縁膜７および半導体層８によって付加容量が構成されている。
【０００７】
このようなアクティブマトリクス基板と、アクティブマトリクス基板上にマトリクス状に設けられた全絵素電極と対向するように共通の対向電極が設けられた対向基板とが対向配置されて貼り合せられ、両基板間に液晶層が挟持されて液晶表示装置が構成されている。
【０００８】
以上のような液晶表示装置の製造工程の一例について、以下に説明する。
【０００９】
図６および図７は、従来の液晶表示装置の製造工程の一例を示すＴＦＴ部分断面図である。
【００１０】
まず、スパッタ法により透明絶縁基板５上に、ゲート電極６となる金属膜を成膜する。このゲート電極６の材料としては、エッチング選択性が高い金属を用いることが望ましい。さらに、図６（ａ）に示すように、フォトリソグラフィ法により金属膜をパターニングし、エッチング処理を行うことによって、ゲート電極６を形成する。このときのエッチング処理は、金属の特性にもよるが、一般に、プラズマエッチング法、ＲＩＥ（リアクティブイオンエッチング）法などによって行われる。この工程では、ゲート配線１およびコモン配線３も同時に形成される。
【００１１】
次に、図６（ｂ）に示すように、ＰＥ−ＣＶＤ法を用いてゲート絶縁膜７、半導体層８となるｉ−Ｓｉ層、ソース電極９およびドレイン電極１０となるｎ＋−Ｓｉ層１７を順次成膜する。これらの膜を成膜後、ゲート電極６をパターニングしたときと同様に、ソース電極９、ドレイン電極１０および半導体層８をパターニングする。さらに、ゲート電極６に信号を入力するためのコンタクトホール（図示せず）をゲート絶縁膜７に形成する。
【００１２】
次に、図６（ｃ）に示すように、スパッタ法によりソース引き出し電極１１およびドレイン引き出し電極１２となる金属層１８、ソース信号線１３およびドレイン信号線１４となる金属層１９を順次成膜する。このソース信号線１３の材料としては、配線の低抵抗化に伴って、アルミニウム（Ａｌ）やＡｌ合金などが一般的に用いられているが、Ａｌは絵素電極の材料として一般的に用いられているＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）膜をエッチングするときに、エッチング薬液として用いられるＨＣｌ等の強酸によって腐食してしまう。よって、ドレイン引き出し電極１２の材料としてＴｉ等のように腐食に強い金属膜を使用し、コンタクトホール１６において、ドレイン引き出し電極１２によって絵素電極４とのコンタクトをとることが望ましい。
【００１３】
さらに、フォトリソグラフィ技術を用いて金属層１９をパターニングし、ウェットエッチングにてソース信号線１３およびドレイン信号線１４を形成する。次に、ソース信号線１３およびドレイン信号線１４をマスクとして用いて、チャネル部上の金属層１８およびｎ＋Ｓｉ層１７を連続的に除去してソース引き出し電極１１、ドレイン引き出し電極１２、ソース電極９およびドレイン電極１０を形成する。この工程では、ソース配線２も同時に形成される。以上によって、図６（ｄ）に示すようなＴＦＴ２１（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）が作製される。
【００１４】
次に、図７（ａ）に示すように、ＰＥ−ＣＶＤ法により無機絶縁膜１５ａを成膜し、引き続いて透明有機樹脂からなる有機絶縁膜１５ｂを塗布することにより層間絶縁膜１５を形成する。この有機絶縁膜１５ｂとしては、例えばアクリル系の樹脂を用いることができる。層間絶縁膜１５に有機絶縁膜１５ｂを用いる理由は、絵素電極４をエッチングする際に膜欠損が生じて下層のソース電極、ゲート電極、ソース配線およびゲート配線などが腐食されることを防ぐためである。このような電極、信号線の腐食を防ぐための対策としては、無機絶縁膜を厚膜化する方法も考えられるが、その場合には、不要な静電容量が発生するという問題が発生する。また、ＣＶＤ法を用いた場合には、無機絶縁膜の膜厚を厚くすると成膜に時間が掛かりすぎるという問題がある。このため、層間絶縁膜を無機絶縁膜と有機絶縁膜とによって２層以上堆積させる方法が一般的に用いられている。
【００１５】
さらに、図７（ｂ）に示すように、フォトリソグラフィ法により有機絶縁膜１５ｂにコンタクトホール１６を形成し、ドライエッチング法にてコンタクトホール１６の底に露出している無機絶縁膜１５ａのエッチングを行ってドレイン信号線１４を露出させる。
【００１６】
さらに、有機絶縁膜１５ｂのぬれ性を確保するため、酸素（Ｏ_２）プラズマにて表面処理を行う。その後、ウェットエッチング法を用いて、コンタクトホール１６の底に露出しているＡｌ膜からなるドレイン信号線１４をエッチングする。このようにＡｌ膜をエッチングする理由は、その後に形成される絵素電極４とドレイン電極１０とのオーミックコンタクトが得られるようにするためである。
【００１７】
さらに、ＩＴＯ膜をスパッタリング法を用いて成膜し、フォトリソグラフィ法によりパターニングを行った後、ＨＣｌまたはＨＢｒ等の薬液を用いてエッチングを行うことによって絵素電極４を形成する。以上によって、図７（ｃ）に示すようなアクティブマトリクス基板が製造される。このようにして作製されたアクティブマトリクス基板と、対向電極が形成された対向基板とを所定の間隔を開けて貼り合せて、両基板間に液晶を封入することによって、液晶表示装置が作製される。
【００１８】
なお、上記従来例では、有機樹脂膜を酸素プラズマ処理することによって表面改質しているが、例えば特許文献１には、半導体素子の製造においてコンタクト層を形成するためのエッチング後に、膜表面の不純物を除去するためにプラズマ表面処理を行う方法が開示されている。
【００１９】
【特許文献１】
特開平１１−４０８１３号公報
【００２０】
【発明が解決しようとする課題】
しかしながら、図６および図７を用いて説明した従来の液晶表示装置の製造工程では、層間絶縁膜１５（有機絶縁膜１５ｂ）上に絵素電極４となるＩＴＯ膜を成膜した後、ＩＴＯ膜をウェットエッチングする工程において、層間絶縁膜１５（有機樹脂膜１５ｂ）とＩＴＯ膜との界面における横方向のエッチングが、深さ方向のエッチングよりも早く進むため、ＩＴＯ膜のサイドエッチングが進行するという問題がある。以下に、この問題について、図８を用いて説明する。
【００２１】
図８（ａ）に示すように、有機絶縁膜上１５ｂにＩＴＯ膜４ａを成膜し、レジスト膜２０をフォトリソグラフィ法により任意の形状にパターニングする。次に、ＨＣｌおよびＨＢｒを含む薬液（エッチャント）にてＩＴＯ膜４をエッチングする。
【００２２】
エッチング途中の状態を図８（ｂ）に示す。ウェットエッチングは等方的であるため、レジスト膜２０の下にもエッチャントが回り込む。通常、深さ方向にジャストエッチング状態よりもオーバーエッチング状態となるようにエッチング深さが設定されるが、このとき、図８（ｃ）に示すように、ＩＴＯ膜４ａと有機絶縁膜１５ｂとの界面においてエッチングシフトが早くなり、これによって、ＩＴＯ膜４ａのサイドエッチングが進行する。この結果、ＩＴＯ膜４ａの横方向のエッチングシフトを制御することが困難になると共に、図８（ｃ）に示すようにＩＴＯ膜４ａが有機絶縁膜１５ｂに密着していない部分で、絵素電極の剥がれによる点灯不良等の問題が生じる。
【００２３】
このような有機絶縁膜とＩＴＯ膜との界面における横方向へのエッチングの進行は、有機絶縁膜の表面処理に起因して生じている。従来の液晶表示装置の製造工程では、層間絶縁膜をエッチングした後に、ドレイン信号線であるＡｌ膜と絵素電極であるＩＴＯ膜との接触に伴う腐食を防止するために、コンタクトホール部でのＡｌのエッチングをウェットエッチング法を用いて行っている。一方、コンタクトホール部の層間絶縁膜はドライエッチング法を用いてエッチングされるが、このとき、フッ素（Ｆ）系ガスを用いて層間絶縁膜のエッチングが行われるため、層間絶縁膜の表面が疎水性になってしまう。この状態でウェットエッチングによりＡｌ膜をエッチングすると、層間絶縁膜の表面でエッチャントがはじかれてしまうため、コンタクトホール内にエッチャントが入り込みにくくなり、その結果、Ａｌがコンタクトホール部に残ってしまい、ＩＴＯと接触することによってＡｌが腐食する。このようにコンタクトホール部においてＡｌが腐食すると、絵素電極とドレイン電極との接続不良が生じる。
【００２４】
このようなコンタクトホール部におけるＡｌの腐食を防ぐための対策として、上記従来の液晶表示装置の製造工程では、層間絶縁膜のドライエッチング後に、同一チャンバー内にて層間絶縁膜の表面を酸素プラズマにてアッシング処理して界面を親水性にすることによって、層間絶縁膜表面のぬれ性を改善している。この酸素プラズマ処理された層間絶縁膜表面における酸素が、この上に成膜されるＩＴＯからなる絵素電極の表面と反応することにより、層間絶縁膜とＩＴＯ膜との界面においてＩＴＯの電子密度が多くなる。ＩＴＯのエッチング機構は、ＩＴＯとエッチャントとの接触面での電子密度（酸素空孔）に依存性があることが報告されており、従来の液晶表示装置の製造工程では、層間絶縁膜とＩＴＯ膜との界面において酸素の拡散により電子密度が増加することから、界面においてＩＴＯ膜のサイドエッチングが進行してしまう。
【００２５】
また、上記特許文献１に開示されている従来技術は、高ガス圧力・低パワーのプラズマ処理によって膜表面の不純物を除去するためのものであり、膜表面の改質のために行われるものではない。
【００２６】
本発明は、上記従来の問題を解決するもので、層間絶縁膜とＩＴＯ膜との界面において電子密度を増加させることなく層間絶縁膜表面のぬれ性を確保して、絵素電極の剥がれによる点灯不良およびコンタクトホール部における絵素電極とドレイン電極との接続不良を低減することができる液晶表示装置の製造方法を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、液晶表示画面の１絵素毎に設けられた絵素駆動用のトランジスタのドレイン電極と絵素電極とを接続する液晶表示装置の製造方法において、トランジスタ上を覆う層間絶縁膜にドライエッチングを行ってコンタクトホール部を形成することにより下層のドレイン引き出し電極に接続されたドレイン信号線を一部露出させる工程と、層間絶縁膜の表面を窒素プラズマ処理する工程と、窒素プラズマ処理後に、コンタクトホール部を介してドレイン信号線をウェットエッチングして、ドレイン電極に接続されたドレイン引き出し電極を一部露出させる工程と、層間絶縁膜上に絵素電極となる透明導電膜を形成し、コンタクトホール部において透明導電膜とドレイン引き出し電極を接続する工程とを含むみ、そのことにより上記目的が達成される。
【００２８】
また、本発明の液晶表示装置の製造方法は、液晶層を間に挟んで対向配置される一対の基板のうちの一方の基板に、複数の走査配線と複数の信号配線とが互いに交差して配設され、各走査配線と各信号配線との交差部毎に、ゲート電極が走査配線に接続され、ソース電極が信号配線に接続されたトランジスタと、トランジスタのドレイン電極が接続された絵素電極とが設けられた液晶表示装置の製造方法において、一方の基板上に、走査配線、信号配線およびトランジスタを形成する工程と、走査配線、信号配線およびトランジスタを覆って、少なくとも最上層が透明有機樹脂からなる２層以上の層間絶縁膜を形成する工程と、層間絶縁膜に、ドレイン信号線の一部が露出するようにコンタクトホールを形成する工程と、層間絶縁膜の表面を窒素プラズマ処理する工程と、層間絶縁膜のコンタクトホール部において、ドレイン信号線の下層として設けられ、ドレイン電極に接続されたドレイン引き出し電極が一部露出するようにドレイン信号線をエッチングする工程と、層間絶縁膜上に透明導電膜を形成し、コンタクトホール部において透明導電膜とドレイン引き出し電極とを接続する工程と、透明導電膜をエッチングして絵素電極を形成する工程とを含み、そのことにより上記目的が達成される。
【００２９】
また、好ましくは、前記窒素プラズマ処理によって、前記層間絶縁膜表面のＦ組成比が０．５％以上１５％以下とされ、かつ、酸素（Ｏ）の組成比が２０％以上３０％以下とされる。
【００３０】
さらに、好ましくは、前記窒素プラズマ処理を、２０００Ｗ以上４０００Ｗ以下の電力によって行う。
【００３１】
さらに、前記ドレイン信号線をＡｌによって形成し、前記ドレイン引き出し電極をＡｌよりも耐腐食性が強い金属材料によって形成し、前記絵素電極をＩＴＯによって形成することができる。
【００３２】
さらに、好ましくは、前記コンタクトホール部において前記ドレイン信号線をエッチングする工程を、リン酸を含む薬液によって行う。
【００３３】
上記構成により、以下に、本発明の作用について説明する。
【００３４】
本発明にあっては、層間絶縁膜にドライエッチングを行ってコンタクトホールを形成後、層間絶縁膜表面に窒素（Ｎ_２）プラズマ処理を施すことによって、透明有機樹脂からなる膜表面のぬれ性を改善する。この窒素プラズマ処理後に、Ａｌ膜からなるドレイン信号線をウェットエッチングする際には、層間絶縁膜表面のぬれ性が良好であるため、エッチャントが層間絶縁膜表面ではじかれることなくコンタクトホール内に容易に入り込み、Ａｌを除去することができる。よって、ＡｌとＩＴＯとの接触によりＡｌが腐食することを抑制（防止）することができる。絵素電極とドレイン電極との接続は、耐腐食性が強いＴｉなどからなるドレイン引き出し電極にて行われるため、信頼性を向上させることができる。また、窒素プラズマ処理では、酸素プラズマ処理に比べて層間絶縁膜表面の酸素割合が低くなっているため、その後、絵素電極となるＩＴＯ膜を成膜する際に、層間絶縁膜とＩＴＯとの界面における酸素の移動（拡散）を抑制することができる。よって、層間絶縁膜とＩＴＯ膜との界面におけるＩＴＯのサイドエッチングを抑制して、絵素電極の剥がれによる点灯不良を低減することができる。
【００３５】
【発明の実施の形態】
以下、図３に示す一般的な液晶表示装置の製造方法に本発明の一実施形態を適用した場合について図面を参照しながら説明する。
【００３６】
図１および図２は、本発明の一実施形態における液晶表示装置のＴＦＴ製造工程を示す断面図である。
【００３７】
まず、スパッタ法により透明絶縁基板５上に、ゲート電極６となる金属膜を成膜する。さらに、図１（ａ）に示すように、フォトリソグラフィ法により金属膜をパターニングし、エッチング処理を行うことによって、ゲート電極６を形成する。この工程では、ゲート配線１およびコモン配線３も同時に形成される。
【００３８】
次に、図１（ｂ）に示すように、ＰＥ−ＣＶＤ法を用いてゲート絶縁膜７、半導体層８となるｉ−Ｓｉ層、ソース電極９およびドレイン電極１０となるｎ^＋−Ｓｉ層１７を連続成膜する。これらの膜を成膜後、ゲート電極６をパターニングしたときと同様に、ソース電極９、ドレイン電極１０および半導体層８をパターニングする。さらに、ゲート電極６に信号を入力するためのコンタクトホール（図示せず）をゲート絶縁膜７に形成する。
【００３９】
さらに、図１（ｃ）に示すように、スパッタ法によりソース引き出し電極１１およびドレイン引き出し電極１２となる金属層１８、ソース信号線１３およびドレイン信号線１４となる金属層１９を連続成膜する。このソース信号線１３の材料としては、アルミニウム（Ａｌ）やＡｌ合金などを用いる。また、ドレイン引き出し電極１２の材料としてチタン（Ｔｉ）などのように腐食に強い金属膜を使用する。
【００４０】
さらに、フォトリソグラフィ技術を用いて金属層１９をパターニングし、ウェットエッチングにてソース信号線１３およびドレイン信号線１４を形成する。さらに、ソース信号線１３およびドレイン信号線１４をマスクとして用いて、チャネル部上の金属層１８およびｎ^＋Ｓｉ層１７を連続的に除去してソース引き出し電極１１、ドレイン引き出し電極１２、ソース電極９およびドレイン電極１０を形成する。この工程でソース配線２も同時に形成される。以上によって、図１（ｄ）に示すようなＴＦＴ２１Ａ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）が作製される。以上の工程は、図６（ａ）〜図６（ｄ）を用いて説明した従来の液晶表示装置の製造工程と同様に行われる。
【００４１】
次に、図２（ａ）に示すように、ＰＥ−ＣＶＤ法により無機絶縁膜１５ａを成膜し、引き続いてアクリル樹脂などの透明有機樹脂からなる有機絶縁膜１５ｂを塗布することにより層間絶縁膜１５を形成する。このときの有機絶縁膜１５ｂの膜厚は、後の工程でＩＴＯをエッチングする際の薬液浸透を防ぐために３μｍとする。
【００４２】
さらに、図２（ｂ）に示すように、フォトリソグラフィ法により有機絶縁膜１５ｂにコンタクトホール１６を形成し、ドライエッチング法にてコンタクトホール１６内の底に露出している無機絶縁膜１５ａのエッチングを行ってドレイン信号線１４を露出させる。
【００４３】
このときの無機絶縁膜１５ａのエッチング処理は、誘導結合型プラズマ生成装置にて行い、引き続いて有機絶縁膜１５ｂのぬれ性を確保するため、窒素プラズマにて有機絶縁膜１５ｂの表面処理を行う。このときの窒素プラズマ処理は、誘導結合型プラズマ生成装置を用いて、ガス圧が２Ｐａ（２×７．５×１０ｍＴｏｒｒ）となるように窒素ガスを封入した後、下記表１に示すように、プラズマ処理条件を、窒素流量２００ｓｃｃｍ−４００ｓｃｃｍ、圧力１０ｍＴｏｒｒ−３０ｍＴｏｒｒ、電力量２０００Ｗ−４０００Ｗ、処理時間５ｓｅｃ−３０ｓｅｃとしてプラズマ処理を行った。このように高パワーで窒素プラズマ処理を行うことによって、膜表面の改質を行うことができる。
【００４４】
【表１】

また、上記窒素プラズマ処理が施された層間絶縁膜１５表面の成分組成比を下記表２に示す。また、この表２には、プラズマ処理前および酸素プラズマ処理を施した層間絶縁膜表面の成分組成比についても、比較のために示している。
【００４５】
【表２】

この表２に示すように、窒素プラズマ処理を行うことによって、有機絶縁膜１５ｂ表面のＦ組成比をプラズマ処理前のＦ組成比１６．３％から１５％以下（表２では１．８％）と低くして、層間絶縁膜表面のぬれ性を確保することができる。また、窒素プラズマ処理では、有機絶縁膜１５ｂ表面のＮ組成比が１０．４％と高くなり、Ｏ組成比を３０％以下（表２では２６．９％）として、酸素プラズマ処理後のＯ組成比３５．５％よりも少なくすることができる。
【００４６】
以上により、層間絶縁膜表面のフッ素（Ｆ）組成比が０．５％以上１５％以下とし、かつ、酸素（Ｏ）の組成比が２０％以上３０％以下とする。
【００４７】
この場合の下限値の理由は、Ｆ組成比：除去度合が高いＯ_２プラズマ処理でのレベルにばらつきを加えた分を下限値０．５％とし、Ｎ_２プラズマ処理でも同等の処理効果がある。
【００４８】
また、Ｏ組成比：上記表１よりＮ_２プラズマ処理品のＯ組成比は約２７％となっている。また、プラズマ処理を行っていない場合（Ｏ_２プラズマ処理がＮ_２処理と同様されていない）２４％という結果から、ばらつきを考慮して下限値を２０％とする。
【００４９】
その後、リン酸を含む薬液を用いたウェットエッチング法により、コンタクトホール１６内の底に露出しているＡｌ膜からなるドレイン信号線１４をエッチングする。このとき、窒素プラズマ処理によって有機絶縁膜１５ｂ表面のぬれ性が確保されているため、コンタクトホール１６部においてＡｌ膜が残らないようにすることができる。
【００５０】
次に、ＩＴＯ膜をスパッタリング法を用いて成膜し、フォトリソグラフィ法によりパターニングを行った後、ＨＣｌまたはＨＢｒ等の薬液を用いてエッチングを行うことによって絵素電極４を形成する。このとき、窒素プラズマ処理によって有機絶縁膜表面１５ｂのＯ組成比が低くなっているため、層間絶縁膜１５とＩＴＯ膜との界面において酸素の拡散に伴うＩＴＯのサイドエッチングが抑制され、ＩＴＯの剥れおよびサイドシフトを改善することができる。以上によって、図７（ｃ）に示すようなアクティブマトリクス基板が製造される。
【００５１】
このようにして作製されたアクティブマトリクス基板と、全絵素電極と対向するように共通の対向電極が形成された対向基板とを、所定の間隔を開けて貼り合せて、両基板の間隙内に液晶を封入することによって、液晶表示装置が作製される。
【００５２】
以上により、本実施形態によれば、層間絶縁膜１５にドライエッチングを行ってコンタクトホール１６を形成後、窒素プラズマ処理を施すことによって、透明有機樹脂膜１５ｂ表面のぬれ性を改善する。この窒素プラズマ処理後に、Ａｌ膜からなるドレイン信号線１４をウェットエッチングすると、層間絶縁膜表面のぬれ性が良好であるため、エッチャントがコンタクトホール部に入り込み易く、コンタクトホール部にＡｌが残らない。その後、絵素電極４となるＩＴＯ膜を成膜する際に、窒素プラズマ処理では膜表面の酸素割合が酸素プラズマ処理よりも低いため、層間絶縁膜とＩＴＯとの界面における酸素移動を防いで界面でのＩＴＯのサイドエッチングを抑制することができる。このようにして、液晶表示装置の製造工程において、層間絶縁膜とＩＴＯ膜との界面において電子密度を増加させることなく、層間絶縁膜表面のぬれ性を確保し、ＩＴＯのサイドエッチングを防ぐことができる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、窒素プラズマ処理により透明有機樹脂からなる層間絶縁膜表面とＩＴＯ膜との界面における酸素移動を抑制することにより、ＩＴＯ膜のウエットエッチング工程においてサイドエッチングを抑制して、エッチングの制御性を向上させることができる。従って、絵素電極の剥がれによる点灯不良を抑制することができる。さらに、窒素プラズマ処理によって、層間絶縁膜表面のぬれ性を改善することにより、コンタクトホール部においてＡｌ膜のウェットエッチングを行う際に、Ａｌ膜が残らないようにすることができる。従って、ＡｌとＩＴＯとの接触によりＡｌが腐食することを防ぎ、絵素電極とドレイン電極との接続信頼性を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態の液晶表示装置の製造工程を示すＴＦＴ部分の断面図であって、（ａ）はゲート電極形成後、（ｂ）は半導体層の形成後、（ｃ）はソース信号線およびドレイン信号線成膜後、（ｄ）はＴＦＴ形成後の状態をそれぞれ示す断面図である。
【図２】図１の液晶表示装置の製造工程の続きを示すＴＦＴ部分の断面図であって、（ａ）は層間絶縁膜の成膜後、（ｂ）はコンタクトホール部のドライエッチング後、（ｃ）はコンタクトホール部のＡｌエッチングおよび絵素電極形成後をそれぞれ示す断面図である。
【図３】従来の一般的な液晶表示装置における絵素構成を示す平面図である。
【図４】図３のＴＦＴ部分を示すＡ−Ａ線断面図である。
【図５】図３の層間絶縁膜のコンタクトホール部を示すＢ−Ｂ線断面図である。
【図６】従来の液晶表示装置の製造工程を示すＴＦＴ部分の断面図であって、（ａ）はゲート電極形成後、（ｂ）は半導体層の形成後、（ｃ）はソース信号線およびドレイン信号線成膜後、（ｄ）はＴＦＴ形成後の状態をそれぞれ示す。
【図７】従来の液晶表示装置の製造工程を示すＴＦＴ部分の断面図であり、（ａ）は層間絶縁膜の成膜後、（ｂ）はコンタクトホール部のドライエッチング後、（ｃ）はコンタクトホール部のＡｌエッチングおよび絵素電極形成後をそれぞれ示す断面図である。
【図８】ＩＴＯ膜のウェットエッチングの際に層間絶縁膜とＩＴＯ膜との界面で生じるサイドエッチングについて説明するための断面図であって、（ａ）は有機絶縁膜上にＩＴＯを成膜後の状態を示し、フォトリソグラフィ法によりレジスト膜を任意のパターンに残した状態を示し、（ｂ）はＩＴＯ膜のエッチングを行っている途中の状態を示し、（ｃ）はオーバーエッチング状態とすることにより生じるＩＴＯ膜のサイドエッチングを示す概略断面図である。
【符号の説明】
１ゲート配線
２ソース配線
３コモン配線
４絵素電極
４ａＩＴＯ膜
５透明絶縁性基板
６ゲート電極
７ゲート絶縁膜
８半導体層
９ソース電極
１０ドレイン電極
１１ソース引き出し電極
１２ドレイン引き出し電極
１３ソース信号線
１４ドレイン信号線
１５層間絶縁膜
１５ａ層間絶縁膜（無機絶縁膜）
１５ｂ層間絶縁膜（有機絶縁膜）
１６コンタクトホール
１７ソース電極・ドレイン電極となるｎ＋−Ｓｉ層
１８ソース引き出し電極・ドレイン引き出し電極となる金属層
１９ソース信号線・ドレイン信号線となる金属層
２０レジスト膜
２１ＡＴＦＴ[0001]
TECHNICAL FIELD OF THE INVENTION
INDUSTRIAL APPLICABILITY The present invention is used for a display unit such as a computer, a television, and a mobile phone, and includes a drain electrode of a pixel driving thin film transistor (hereinafter, referred to as a TFT) provided for each pixel of a liquid crystal display screen. The present invention relates to a method for manufacturing a liquid crystal display device connected to a picture element electrode.
[0002]
[Prior art]
Conventionally, in this type of liquid crystal display device, an electrode is provided on each of a pair of substrates arranged to face each other with a liquid crystal layer interposed therebetween, and a voltage is applied between both electrodes to be interposed between the two electrodes. By changing the alignment state of the liquid crystal layer portion (picture element) and transmitting or scattering light incident on the liquid crystal layer, characters, figures, and the like are displayed. Among these, in an active matrix type liquid crystal display device, a thin film transistor (TFT) is connected to each of a plurality of pixel electrodes arranged in a matrix on one substrate (hereinafter, referred to as an active matrix substrate). A display voltage is selectively supplied to each picture element electrode by ON / OFF-controlling the TFT.
[0003]
FIG. 3 is a plan view showing one picture element of a conventional general active matrix substrate, FIG. 4 is a cross-sectional view taken along the line AA 'showing the TFT portion of FIG. 3, and FIG. FIG. 13 is a sectional view taken along line BB ′ showing a contact hole portion of the third interlayer insulating film.
[0004]
3 to 5, in the active matrix substrate, a plurality of gate wirings 1 as scanning wirings and a plurality of source wirings 2 as signal wirings are arranged on a transparent insulating substrate 5 at right angles to each other. In addition, a common wiring 3 is provided between the adjacent gate wirings 1 in parallel with the gate wirings 1. Further, a pixel electrode 4 for driving liquid crystal is provided in each rectangular region surrounded by each of the adjacent gate lines 1 and each of the adjacent source lines 2. A TFT 21 is provided as a switching element for selectively driving each of the pixel electrodes 4 at each intersection.
[0005]
In the TFT 21, a gate electrode 6 branched from the gate wiring 1 is formed on a transparent insulating substrate 5, and a semiconductor layer 8 serving as a channel overlaps the gate electrode 6 via a gate insulating film 7 covering the gate electrode 6. Is formed. Further, a source electrode 9 and a drain electrode 10 are formed so as to be separated from each other at the center of the semiconductor layer 8 and partially overlap the respective ends of the semiconductor layer 8. On the source electrode 9, a source extraction electrode 11 and a source signal line 13 branched from the source wiring 2 are formed in this order, and on the drain electrode 10, a drain extraction electrode 12 and a drain signal line 14 are formed in this order. Have been. The gate electrode 6 is connected to the gate line 1, and the source electrode 9 is connected to the source line 2 via the source lead electrode 11 and the source signal line 13.
[0006]
An interlayer insulating film 15 is formed so as to cover the upper part of the TFT 21, and a contact hole 16 is formed above the common wiring 3 so that the drain electrode 10 is partially exposed. The picture element electrode 4 is formed so as to cover the contact hole 16. In the contact hole 16, the picture element electrode 4 and the drain extraction electrode 12 are connected, and the drain extraction electrode 12 and the drain signal line 14 It is connected to the drain electrode 10 of the TFT 21. Further, an additional capacitance is constituted by the gate insulating film 7 and the semiconductor layer 8 sandwiched between the common wiring 3 and the pixel electrode 4.
[0007]
Such an active matrix substrate and an opposing substrate provided with a common opposing electrode so as to oppose all the picture element electrodes provided in a matrix on the active matrix substrate are opposed to each other and bonded together. A liquid crystal display device is configured with a liquid crystal layer interposed therebetween.
[0008]
An example of a manufacturing process of the above-described liquid crystal display device will be described below.
[0009]
6 and 7 are partial cross-sectional views of a TFT showing an example of a manufacturing process of a conventional liquid crystal display device.
[0010]
First, a metal film to be the gate electrode 6 is formed on the transparent insulating substrate 5 by a sputtering method. As a material of the gate electrode 6, it is desirable to use a metal having high etching selectivity. Further, as shown in FIG. 6A, the gate electrode 6 is formed by patterning the metal film by a photolithography method and performing an etching process. The etching process at this time is generally performed by a plasma etching method, an RIE (reactive ion etching) method, or the like, depending on the characteristics of the metal. In this step, the gate wiring 1 and the common wiring 3 are also formed at the same time.
[0011]
Next, as shown in FIG. 6B, a gate insulating film 7, an i-Si layer serving as a semiconductor layer 8, and an n + -Si layer 17 serving as a source electrode 9 and a drain electrode 10 are formed by PE-CVD. Films are formed sequentially. After forming these films, the source electrode 9, the drain electrode 10 and the semiconductor layer 8 are patterned in the same manner as when the gate electrode 6 is patterned. Further, a contact hole (not shown) for inputting a signal to the gate electrode 6 is formed in the gate insulating film 7.
[0012]
Next, as shown in FIG. 6C, a metal layer 18 to be the source lead electrode 11 and the drain lead electrode 12 and a metal layer 19 to be the source signal line 13 and the drain signal line 14 are sequentially formed by the sputtering method. . As a material of the source signal line 13, aluminum (Al), an Al alloy, or the like is generally used as the resistance of the wiring is reduced. Al is generally used as a material of the pixel electrode. When an ITO (Indium Tin Oxide) film is etched, it is corroded by a strong acid such as HCl used as an etching solution. Therefore, it is desirable to use a metal film resistant to corrosion, such as Ti, as the material of the drain extraction electrode 12, and to make contact with the pixel electrode 4 by the drain extraction electrode 12 in the contact hole 16.
[0013]
Further, the metal layer 19 is patterned using a photolithography technique, and the source signal line 13 and the drain signal line 14 are formed by wet etching. Next, using the source signal line 13 and the drain signal line 14 as a mask, the metal layer 18 and the n + Si layer 17 on the channel portion are continuously removed to remove the source lead electrode 11, the drain lead electrode 12, the source electrode 9, The drain electrode 10 is formed. In this step, the source wiring 2 is also formed at the same time. Thus, a TFT 21 (ThinFilm Transistor) as shown in FIG. 6D is manufactured.
[0014]
Next, as shown in FIG. 7A, an inorganic insulating film 15a is formed by the PE-CVD method, and subsequently, an interlayer insulating film 15 is formed by applying an organic insulating film 15b made of a transparent organic resin. . As the organic insulating film 15b, for example, an acrylic resin can be used. The reason why the organic insulating film 15b is used as the interlayer insulating film 15 is to prevent a film defect from occurring when the picture element electrode 4 is etched, thereby preventing the underlying source electrode, gate electrode, source wiring, gate wiring, and the like from being corroded. It is. As a countermeasure for preventing such corrosion of the electrodes and signal lines, a method of increasing the thickness of the inorganic insulating film is also conceivable. However, in that case, a problem occurs that unnecessary capacitance is generated. Further, in the case of using the CVD method, there is a problem that if the thickness of the inorganic insulating film is increased, it takes too much time to form the inorganic insulating film. For this reason, a method of depositing two or more interlayer insulating films by an inorganic insulating film and an organic insulating film is generally used.
[0015]
Further, as shown in FIG. 7B, a contact hole 16 is formed in the organic insulating film 15b by photolithography, and the inorganic insulating film 15a exposed at the bottom of the contact hole 16 is etched by dry etching. Then, the drain signal line 14 is exposed.
[0016]
Further, in order to ensure the wettability of the organic insulating film 15b, oxygen (O ₂ ) Surface treatment with plasma. After that, the drain signal line 14 made of the Al film exposed at the bottom of the contact hole 16 is etched using a wet etching method. The reason for etching the Al film in this manner is to obtain an ohmic contact between the pixel electrode 4 and the drain electrode 10 which are formed later.
[0017]
Further, an ITO film is formed by a sputtering method, patterned by a photolithography method, and then etched by using a chemical such as HCl or HBr to form a pixel electrode 4. Thus, an active matrix substrate as shown in FIG. 7C is manufactured. A liquid crystal display device is manufactured by bonding the active matrix substrate manufactured in this way and the counter substrate on which the counter electrode is formed at a predetermined interval, and sealing liquid crystal between the two substrates. .
[0018]
In the above-mentioned conventional example, the surface of the organic resin film is modified by oxygen plasma treatment. However, for example, Patent Document 1 discloses a method of manufacturing a semiconductor device, in which the surface of the film is etched after forming a contact layer. A method for performing a plasma surface treatment to remove impurities is disclosed.
[0019]
[Patent Document 1]
JP-A-11-40813
[0020]
[Problems to be solved by the invention]
However, in the manufacturing process of the conventional liquid crystal display device described with reference to FIGS. 6 and 7, an ITO film serving as the pixel electrode 4 is formed on the interlayer insulating film 15 (organic insulating film 15b), and then the ITO film is formed. In the step of wet-etching, the lateral etching at the interface between the interlayer insulating film 15 (organic resin film 15b) and the ITO film proceeds faster than the etching in the depth direction, so that the side etching of the ITO film proceeds. There's a problem. Hereinafter, this problem will be described with reference to FIG.
[0021]
As shown in FIG. 8A, an ITO film 4a is formed on the organic insulating film 15b, and the resist film 20 is patterned into an arbitrary shape by a photolithography method. Next, the ITO film 4 is etched with a chemical solution (etchant) containing HCl and HBr.
[0022]
FIG. 8B shows a state during the etching. Since the wet etching is isotropic, the etchant goes under the resist film 20 as well. Usually, the etching depth is set in the depth direction so as to be more over-etched than just-etched. At this time, as shown in FIG. 8C, the etching depth between the ITO film 4a and the organic insulating film 15b is reduced. The etching shift becomes faster at the interface, whereby the side etching of the ITO film 4a proceeds. As a result, it becomes difficult to control the lateral etching shift of the ITO film 4a, and, as shown in FIG. 8C, the pixel electrode electrode is formed in a portion where the ITO film 4a is not in close contact with the organic insulating film 15b. This causes problems such as defective lighting due to the peeling off.
[0023]
Such progress of the etching in the lateral direction at the interface between the organic insulating film and the ITO film occurs due to the surface treatment of the organic insulating film. In a conventional manufacturing process of a liquid crystal display device, after etching an interlayer insulating film, in order to prevent corrosion due to contact between an Al film serving as a drain signal line and an ITO film serving as a pixel electrode, a contact hole portion is formed. Al etching is performed using a wet etching method. On the other hand, the interlayer insulating film in the contact hole portion is etched using a dry etching method. At this time, since the interlayer insulating film is etched using a fluorine (F) -based gas, the surface of the interlayer insulating film is hydrophobic. It becomes sex. If the Al film is etched by wet etching in this state, the etchant is repelled on the surface of the interlayer insulating film, so that it is difficult for the etchant to enter the contact hole. As a result, Al remains in the contact hole, and the ITO is removed. Al is corroded by contact with aluminum. When Al is corroded in the contact hole as described above, a connection failure between the pixel electrode and the drain electrode occurs.
[0024]
As a measure for preventing the corrosion of Al in the contact hole portion, in the above-described conventional liquid crystal display device manufacturing process, after dry etching of the interlayer insulating film, the surface of the interlayer insulating film is exposed to oxygen plasma in the same chamber. The interface is made hydrophilic by ashing to improve the wettability of the surface of the interlayer insulating film. Oxygen on the surface of the interlayer insulating film subjected to the oxygen plasma reaction reacts with the surface of the picture element electrode made of ITO formed on the surface of the interlayer insulating film, so that the electron density of ITO at the interface between the interlayer insulating film and the ITO film is reduced. More. It has been reported that the etching mechanism of ITO depends on the electron density (oxygen vacancies) at the contact surface between the ITO and the etchant. In a conventional manufacturing process of a liquid crystal display device, an interlayer insulating film and an ITO film are used. Since the electron density increases due to the diffusion of oxygen at the interface with the substrate, side etching of the ITO film proceeds at the interface.
[0025]
Further, the prior art disclosed in Patent Document 1 is for removing impurities on the film surface by high-gas pressure, low-power plasma processing, and is not performed for modifying the film surface. Absent.
[0026]
The present invention solves the above-mentioned conventional problem, and secures the wettability of the surface of the interlayer insulating film without increasing the electron density at the interface between the interlayer insulating film and the ITO film, and turns on the pixel electrode by peeling. It is an object of the present invention to provide a method for manufacturing a liquid crystal display device that can reduce defects and poor connection between a pixel electrode and a drain electrode in a contact hole portion.
[0027]
[Means for Solving the Problems]
The method for manufacturing a liquid crystal display device according to the present invention is a method for manufacturing a liquid crystal display device for connecting a drain electrode and a pixel electrode of a transistor for driving a pixel provided for each pixel of a liquid crystal display screen. Forming a contact hole portion by performing dry etching on the interlayer insulating film covering the drain insulating film and partially exposing the drain signal line connected to the lower drain extraction electrode; and performing a nitrogen plasma treatment on the surface of the interlayer insulating film. And a step of wet-etching the drain signal line through the contact hole portion after the nitrogen plasma treatment to partially expose the drain extraction electrode connected to the drain electrode, and forming a transparent pixel electrode on the interlayer insulating film. Forming a conductive film and connecting the transparent conductive film and the drain extraction electrode in the contact hole portion. The above-mentioned object can be achieved by.
[0028]
Further, in the method for manufacturing a liquid crystal display device of the present invention, a plurality of scanning wirings and a plurality of signal wirings intersect with each other on one of a pair of substrates disposed to face each other with a liquid crystal layer interposed therebetween. At each intersection of each scanning wiring and each signal wiring, a transistor having a gate electrode connected to the scanning wiring and a source electrode connected to the signal wiring, and a pixel electrode having a drain electrode connected to the transistor. Forming a scanning wiring, a signal wiring and a transistor on one substrate; and covering at least an uppermost layer of a transparent organic resin over the scanning wiring, the signal wiring and the transistor on the one substrate. Forming two or more interlayer insulating films comprising: a step of forming a contact hole in the interlayer insulating film such that a part of the drain signal line is exposed; A step of performing elementary plasma treatment and a step of etching the drain signal line so as to partially expose a drain extraction electrode provided as a lower layer of the drain signal line and connected to the drain electrode in a contact hole portion of the interlayer insulating film; Forming a transparent conductive film on the interlayer insulating film, connecting the transparent conductive film and the drain extraction electrode in a contact hole portion, and forming a picture element electrode by etching the transparent conductive film. Thereby, the above object is achieved.
[0029]
Preferably, the nitrogen plasma treatment sets the F composition ratio on the surface of the interlayer insulating film to 0.5% or more and 15% or less and the composition ratio of oxygen (O) to 20% or more and 30% or less. You.
[0030]
More preferably, the nitrogen plasma treatment is performed with a power of 2000 W or more and 4000 W or less.
[0031]
Further, the drain signal line may be formed of Al, the drain lead electrode may be formed of a metal material having higher corrosion resistance than Al, and the picture element electrode may be formed of ITO.
[0032]
More preferably, the step of etching the drain signal line in the contact hole portion is performed using a chemical solution containing phosphoric acid.
[0033]
The operation of the present invention having the above configuration will be described below.
[0034]
In the present invention, after dry etching is performed on the interlayer insulating film to form a contact hole, nitrogen (N ₂ ) The plasma treatment improves the wettability of the surface of the transparent organic resin film. When the drain signal line made of an Al film is wet-etched after the nitrogen plasma treatment, the wettability of the surface of the interlayer insulating film is good. And Al can be removed. Therefore, corrosion of Al due to contact between Al and ITO can be suppressed (prevented). Since the connection between the picture element electrode and the drain electrode is made with a drain lead electrode made of Ti or the like having high corrosion resistance, reliability can be improved. Further, in the nitrogen plasma treatment, since the oxygen ratio on the surface of the interlayer insulating film is lower than that in the oxygen plasma treatment, when the ITO film serving as the picture element electrode is formed, The movement (diffusion) of oxygen at the interface can be suppressed. Therefore, side etching of ITO at the interface between the interlayer insulating film and the ITO film can be suppressed, and lighting failure due to peeling of the pixel electrode can be reduced.
[0035]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a case where one embodiment of the present invention is applied to a method for manufacturing a general liquid crystal display device shown in FIG. 3 will be described with reference to the drawings.
[0036]
1 and 2 are cross-sectional views showing a TFT manufacturing process of a liquid crystal display device according to an embodiment of the present invention.
[0037]
First, a metal film to be the gate electrode 6 is formed on the transparent insulating substrate 5 by a sputtering method. Further, as shown in FIG. 1A, the gate electrode 6 is formed by patterning the metal film by a photolithography method and performing an etching process. In this step, the gate wiring 1 and the common wiring 3 are also formed at the same time.
[0038]
Next, as shown in FIG. 1B, the gate insulating film 7, the i-Si layer to be the semiconductor layer 8, the n to be the source electrode 9 and the drain electrode 10 are formed by using the PE-CVD method. ⁺ -Forming a continuous Si layer 17; After forming these films, the source electrode 9, the drain electrode 10 and the semiconductor layer 8 are patterned in the same manner as when the gate electrode 6 is patterned. Further, a contact hole (not shown) for inputting a signal to the gate electrode 6 is formed in the gate insulating film 7.
[0039]
Further, as shown in FIG. 1C, a metal layer 18 to be the source extraction electrode 11 and the drain extraction electrode 12 and a metal layer 19 to be the source signal line 13 and the drain signal line 14 are continuously formed by a sputtering method. As a material of the source signal line 13, aluminum (Al), an Al alloy, or the like is used. In addition, a metal film resistant to corrosion, such as titanium (Ti), is used as the material of the drain extraction electrode 12.
[0040]
Further, the metal layer 19 is patterned using a photolithography technique, and the source signal line 13 and the drain signal line 14 are formed by wet etching. Further, using the source signal line 13 and the drain signal line 14 as a mask, the metal layer 18 and n ⁺ The Si layer 17 is continuously removed to form the source extraction electrode 11, the drain extraction electrode 12, the source electrode 9, and the drain electrode 10. In this step, the source wiring 2 is also formed at the same time. Thus, a TFT 21A (Thin Film Transistor) as shown in FIG. 1D is manufactured. The above steps are performed in the same manner as the conventional liquid crystal display device manufacturing steps described with reference to FIGS. 6 (a) to 6 (d).
[0041]
Next, as shown in FIG. 2A, an inorganic insulating film 15a is formed by a PE-CVD method, and subsequently, an organic insulating film 15b made of a transparent organic resin such as an acrylic resin is applied to form an interlayer insulating film. 15 are formed. At this time, the thickness of the organic insulating film 15b is set to 3 μm in order to prevent penetration of a chemical solution when etching ITO in a later step.
[0042]
Further, as shown in FIG. 2B, a contact hole 16 is formed in the organic insulating film 15b by a photolithography method, and the inorganic insulating film 15a exposed at the bottom in the contact hole 16 is etched by a dry etching method. To expose the drain signal line 14.
[0043]
At this time, the etching treatment of the inorganic insulating film 15a is performed by an inductively coupled plasma generator, and subsequently, the surface treatment of the organic insulating film 15b is performed by nitrogen plasma in order to ensure the wettability of the organic insulating film 15b. At this time, the nitrogen plasma treatment is performed by using an inductively coupled plasma generator and filling nitrogen gas so that the gas pressure becomes 2 Pa (2 × 7.5 × 10 mTorr), as shown in Table 1 below. The plasma processing was performed under the conditions of a nitrogen flow rate of 200 sccm to 400 sccm, a pressure of 10 mTorr to 30 mTorr, a power amount of 2000 W to 4000 W, and a processing time of 5 sec to 30 sec. By performing the nitrogen plasma treatment with such high power, the surface of the film can be modified.
[0044]
[Table 1]

Table 2 below shows the component composition ratio of the surface of the interlayer insulating film 15 subjected to the nitrogen plasma treatment. Table 2 also shows, for comparison, the component composition ratio on the surface of the interlayer insulating film before the plasma treatment and after the oxygen plasma treatment.
[0045]
[Table 2]

As shown in Table 2, by performing the nitrogen plasma treatment, the F composition ratio on the surface of the organic insulating film 15b is reduced from 16.3% to 15% or less (1.8% in Table 2) before the plasma treatment. And the wettability of the interlayer insulating film surface can be ensured. In the nitrogen plasma treatment, the N composition ratio on the surface of the organic insulating film 15b was increased to 10.4%, and the O composition ratio was set to 30% or less (26.9% in Table 2), and the O composition after the oxygen plasma treatment was changed. The ratio can be less than 35.5%.
[0046]
As described above, the composition ratio of fluorine (F) on the surface of the interlayer insulating film is set to 0.5% or more and 15% or less, and the composition ratio of oxygen (O) is set to 20% or more and 30% or less.
[0047]
The reason for the lower limit in this case is that the F composition ratio: ₂ The lower limit of 0.5% is defined by adding the variation to the level in the plasma processing. ₂ The plasma processing has the same processing effect.
[0048]
In addition, the O composition ratio: ₂ The O composition ratio of the plasma-treated product is about 27%. When the plasma processing is not performed (O ₂ Plasma treatment is N ₂ From the result of 24% (not the same as the processing), the lower limit is set to 20% in consideration of the variation.
[0049]
Thereafter, the drain signal line 14 made of an Al film exposed at the bottom in the contact hole 16 is etched by a wet etching method using a chemical solution containing phosphoric acid. At this time, since the wettability of the surface of the organic insulating film 15b is ensured by the nitrogen plasma treatment, the Al film can be prevented from remaining in the contact hole 16 portion.
[0050]
Next, an ITO film is formed by a sputtering method, patterned by a photolithography method, and then etched by using a chemical such as HCl or HBr to form a pixel electrode 4. At this time, since the O composition ratio on the surface 15b of the organic insulating film is reduced by the nitrogen plasma treatment, side etching of ITO due to diffusion of oxygen at the interface between the interlayer insulating film 15 and the ITO film is suppressed, and the ITO is removed. And side shifts can be improved. Thus, an active matrix substrate as shown in FIG. 7C is manufactured.
[0051]
The active matrix substrate manufactured in this manner and an opposing substrate on which a common opposing electrode is formed so as to oppose all the picture element electrodes are attached at a predetermined interval, and are bonded in a gap between both substrates. By enclosing the liquid crystal, a liquid crystal display device is manufactured.
[0052]
As described above, according to the present embodiment, the wettability of the surface of the transparent organic resin film 15b is improved by performing a nitrogen plasma treatment after forming the contact hole 16 by performing dry etching on the interlayer insulating film 15. When the drain signal line 14 made of an Al film is wet-etched after the nitrogen plasma treatment, the wettability of the surface of the interlayer insulating film is good, so that the etchant easily enters the contact hole, and Al does not remain in the contact hole. Thereafter, when an ITO film to be the pixel electrode 4 is formed, the oxygen ratio at the film surface is lower in the nitrogen plasma treatment than in the oxygen plasma treatment. Side etching of ITO can be suppressed. In this manner, in the manufacturing process of the liquid crystal display device, it is possible to ensure the wettability of the surface of the interlayer insulating film and prevent ITO side etching without increasing the electron density at the interface between the interlayer insulating film and the ITO film. it can.
[0053]
【The invention's effect】
As described above, according to the present invention, the side etching is performed in the wet etching step of the ITO film by suppressing the oxygen transfer at the interface between the surface of the interlayer insulating film made of the transparent organic resin and the ITO film by the nitrogen plasma treatment. It is possible to suppress and improve the controllability of the etching. Therefore, it is possible to suppress lighting failure due to peeling of the pixel electrodes. Furthermore, by improving the wettability of the surface of the interlayer insulating film by the nitrogen plasma treatment, the Al film can be prevented from remaining when the Al film is wet-etched in the contact hole. Accordingly, corrosion of Al due to contact between Al and ITO can be prevented, and connection reliability between the pixel electrode and the drain electrode can be improved.
[Brief description of the drawings]
FIGS. 1A and 1B are cross-sectional views of a TFT portion showing a manufacturing process of a liquid crystal display device according to an embodiment of the present invention, wherein FIG. 1A shows a state after forming a gate electrode, FIG. (D) is a cross-sectional view showing a state after forming a source signal line and a drain signal line, and (d) after forming a TFT.
FIGS. 2A and 2B are cross-sectional views of a TFT portion showing a continuation of the manufacturing process of the liquid crystal display device of FIG. 1; FIG. 2A is a diagram after an interlayer insulating film is formed; (C) is a cross-sectional view showing the contact hole after Al etching and pixel electrode formation.
FIG. 3 is a plan view showing a picture element configuration in a conventional general liquid crystal display device.
FIG. 4 is a sectional view taken along line AA of FIG. 3 showing a TFT portion.
FIG. 5 is a sectional view taken along line BB showing a contact hole portion of the interlayer insulating film of FIG. 3;
6A and 6B are cross-sectional views of a TFT part showing a manufacturing process of a conventional liquid crystal display device, wherein FIG. 6A shows a state after forming a gate electrode, FIG. 6B shows a state after forming a semiconductor layer, and FIG. (D) shows the state after forming the drain signal line and the state after forming the TFT, respectively.
7A and 7B are cross-sectional views of a TFT portion showing a manufacturing process of a conventional liquid crystal display device, wherein FIG. 7A shows a state after an interlayer insulating film is formed, FIG. It is sectional drawing which shows each after the Al etching of a contact hole part and the formation of a pixel electrode.
8A and 8B are cross-sectional views for explaining side etching that occurs at an interface between an interlayer insulating film and an ITO film during wet etching of the ITO film. FIG. (B) shows a state in which the ITO film is being etched, and (c) shows an over-etched state. FIG. 3 is a schematic cross-sectional view showing side etching of an ITO film caused by the above.
[Explanation of symbols]
1 Gate wiring
2 Source wiring
3 Common wiring
4 Picture electrode
4a ITO film
5 Transparent insulating substrate
6 Gate electrode
7 Gate insulating film
8 Semiconductor layer
9 Source electrode
10 Drain electrode
11 Source extraction electrode
12 Drain extraction electrode
13 Source signal line
14 Drain signal line
15 Interlayer insulation film
15a interlayer insulating film (inorganic insulating film)
15b Interlayer insulating film (organic insulating film)
16 Contact hole
17 n + -Si layers serving as source and drain electrodes
18 Metal layer serving as source and drain extraction electrodes
19 Metal layer to be source signal line / drain signal line
20 Resist film
21A TFT

Claims

In a method for manufacturing a liquid crystal display device for connecting a drain electrode of a transistor for driving a picture element provided for each picture element of a liquid crystal display screen to a picture element electrode,
Forming a contact hole portion by performing dry etching on an interlayer insulating film covering the transistor to partially expose a drain signal line connected to a lower drain extraction electrode;
Performing a nitrogen plasma treatment on the surface of the interlayer insulating film;
After the nitrogen plasma treatment, wet etching the drain signal line through the contact hole to expose a part of the drain extraction electrode connected to the drain electrode;
Forming a transparent conductive film serving as the picture element electrode on the interlayer insulating film, and connecting the transparent conductive film and a drain extraction electrode in the contact hole portion.

A plurality of scanning wirings and a plurality of signal wirings are provided so as to intersect with each other on one of a pair of substrates opposed to each other with the liquid crystal layer interposed therebetween. Manufacturing of a liquid crystal display device provided with a transistor having a gate electrode connected to the scanning wiring and a source electrode connected to the signal wiring and a pixel electrode connected to a drain electrode of the transistor at each intersection. In the method,
Forming the scanning wiring, the signal wiring and the transistor on the one substrate;
Forming two or more interlayer insulating films, at least the uppermost layer of which is made of a transparent organic resin, covering the scanning wiring, the signal wiring and the transistor;
Forming a contact hole in the interlayer insulating film so that a part of the drain signal line is exposed;
Performing a nitrogen plasma treatment on the surface of the interlayer insulating film;
A step of etching the drain signal line so as to partially expose a drain extraction electrode provided as a lower layer of the drain signal line in the contact hole portion of the interlayer insulating film and connected to the drain electrode;
Forming a transparent conductive film on the interlayer insulating film, and connecting the transparent conductive film and the drain extraction electrode in the contact hole portion;
Forming the picture element electrode by etching the transparent conductive film.

2. The composition ratio of fluorine (F) on the surface of the interlayer insulating film is 0.5% or more and 15% or less and the composition ratio of oxygen (O) is 20% or more and 30% or less by the nitrogen plasma treatment. Or a method for manufacturing a liquid crystal display device according to item 2.

4. The method for manufacturing a liquid crystal display device according to claim 3, wherein the nitrogen plasma treatment is performed with a power of 2000 W or more and 4000 W or less.

3. The drain signal line is formed of aluminum (Al), the drain lead electrode is formed of a metal material having higher corrosion resistance than aluminum (Al), and the picture element electrode is formed of ITO. Method for manufacturing a liquid crystal display device.

6. The method for manufacturing a liquid crystal display device according to claim 5, wherein the step of etching the drain signal line in the contact hole portion is performed using a chemical solution containing phosphoric acid.