JP2006235284A - Display device and its manufacturing method - Google Patents

Display device and its manufacturing method Download PDF

Info

Publication number
JP2006235284A
JP2006235284A JP2005050341A JP2005050341A JP2006235284A JP 2006235284 A JP2006235284 A JP 2006235284A JP 2005050341 A JP2005050341 A JP 2005050341A JP 2005050341 A JP2005050341 A JP 2005050341A JP 2006235284 A JP2006235284 A JP 2006235284A
Authority
JP
Japan
Prior art keywords
connection terminal
external connection
metal oxide
drain line
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005050341A
Other languages
Japanese (ja)
Inventor
Yoshitaka Tanaka
良孝 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2005050341A priority Critical patent/JP2006235284A/en
Publication of JP2006235284A publication Critical patent/JP2006235284A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of reducing connection resistance between a source electrode made of Cr etc., and an external connection terminal for a drain line, and a pixel electrode made of metal oxide such as ITO and an external connection terminal for an upper-layer drain line, and its manufacturing method. <P>SOLUTION: The pixel electrode 18 and the external connection terminal 24 for the upper-layer drain line are connected to metal oxide films 11 and 22 which are provided on the source electrode 7 and the external connection terminal 21 for the drain line and made of ITO etc., through contact holes 17 and 23 formed in an overcoat film 16. When the contact holes 17 and 23 are formed in the overcoat film 16 by dry etching, top surfaces of the metal oxide films 11 and 22 exposed through the contact holes 17 and 23 are resistant of plasma damage due to the dry etching and never change in quality even when exposed to etching gas. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

この発明は液晶表示装置などの表示装置およびその製造方法に関する。   The present invention relates to a display device such as a liquid crystal display device and a manufacturing method thereof.

従来の液晶表示装置には、ボトムゲート型の薄膜トランジスタのソース電極およびドレイン電極をＣｒなどによって形成し、その上に、ソース電極に対応する部分にコンタクトホールを有するオーバーコート膜を形成し、オーバーコート膜の上面にＩＴＯなどの金属酸化物からなる画素電極をオーバーコート膜のコンタクトホールを介してソース電極に接続させて形成したものがある（例えば、特許文献１参照）。   In a conventional liquid crystal display device, a source electrode and a drain electrode of a bottom gate type thin film transistor are formed of Cr or the like, and an overcoat film having a contact hole in a portion corresponding to the source electrode is formed thereon. There is one in which a pixel electrode made of a metal oxide such as ITO is connected to a source electrode through a contact hole of an overcoat film on the upper surface of the film (for example, see Patent Document 1).

特開２００４−４５５８号公報（図３２）Japanese Patent Laying-Open No. 2004-4558 (FIG. 32)

ところで、オーバーコート膜にコンタクトホールをドライエッチングにより形成するとき、オーバーコート膜の面内均一性のバラツキやドライエッチングのエッチングレートの面内均一性のバラツキに起因するコンタクトホールの形成不良を防止するため、オーバーエッチングをある程度の時間行なうことがある。この場合、コンタクトホールを介して露出されたＣｒなどからなるソース電極の上面がドライエッチングによるプラズマダメージを受けたり、エッチングガスにさらされて変質したりすることに起因して、ソース電極と画素電極との間の接続抵抗値が比較的高くなってしまうという問題があった。   By the way, when a contact hole is formed in the overcoat film by dry etching, the formation failure of the contact hole due to the in-plane uniformity variation of the overcoat film and the in-plane uniformity variation of the etching rate of the dry etching is prevented. Therefore, overetching may be performed for a certain period of time. In this case, the source electrode and the pixel electrode are caused by the upper surface of the source electrode made of Cr or the like exposed through the contact hole being subjected to plasma damage due to dry etching or being altered by being exposed to the etching gas. There is a problem in that the connection resistance value between the two becomes relatively high.

また、Ｃｒなどからなるドレイン電極と同一の面上に、ドレイン電極に接続されたＣｒなどからなるドレインラインおよび該ドレインラインの一端部に接続されたＣｒなどからなるドレインライン用外部接続端子を形成し、ドレインラインを覆うオーバーコート膜の上面にＩＴＯなどの金属酸化物からなる上層ドレインライン用外部接続端子をオーバーコート膜に形成されたコンタクトホールを介してドレインライン用外部接続端子に接続させて形成する場合も、ドレインライン用外部接続端子と上層ドレインライン用外部接続端子との間の接続抵抗値が比較的高くなってしまうという問題があった。   In addition, a drain line made of Cr or the like connected to the drain electrode and a drain line external connection terminal made of Cr or the like connected to one end of the drain line are formed on the same surface as the drain electrode made of Cr or the like. An upper drain line external connection terminal made of a metal oxide such as ITO is connected to the drain line external connection terminal through a contact hole formed in the overcoat film on the upper surface of the overcoat film covering the drain line. Also in the case of forming, there is a problem that the connection resistance value between the drain line external connection terminal and the upper layer drain line external connection terminal becomes relatively high.

そこで、この発明は、Ｃｒなどの金属からなるソース電極およびドレインライン用外部接続端子とＩＴＯなどの金属酸化物からなる画素電極および上層ドレインライン用外部接続端子との間の接続抵抗値を比較的小さくすることができる表示装置およびその製造方法を提供することを目的とする。   Therefore, the present invention provides a relatively low connection resistance value between a source electrode and drain line external connection terminal made of metal such as Cr and a pixel electrode and upper layer drain line external connection terminal made of metal oxide such as ITO. It is an object of the present invention to provide a display device that can be reduced in size and a manufacturing method thereof.

この発明は、上記目的を達成するため、金属酸化物からなる画素電極および上層ドレインライン用外部接続端子を、絶縁膜に形成されたソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを介して、金属からなるソース電極およびドレインライン用外部接続端子上に設けられたソース電極用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜に接続するようにしたことを特徴とするものである。   In order to achieve the above object, the present invention provides a pixel electrode made of a metal oxide and an external connection terminal for an upper layer drain line, a contact hole for a source electrode and a contact hole for an external connection terminal for a drain line formed in an insulating film. Via the metal electrode for the source electrode and the metal oxide film for the external connection terminal for the drain line provided on the source electrode and the drain line external connection terminal made of the metal. is there.

この発明によれば、絶縁膜にドライエッチングによりソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成するとき、ソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを介して露出されるのはソース電極およびドレインライン用外部接続端子ではなくその上面に設けられたソース電極用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜であり、これらの金属酸化膜の上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質しないので、これらの金属酸化膜を介して、ソース電極およびドレインライン用外部接続端子と画素電極および上層ドレインライン用外部接続端子との間の接続抵抗値を比較的小さくすることができる。   According to the present invention, when the source electrode contact hole and the drain line external connection terminal contact hole are formed in the insulating film by dry etching, the source electrode contact hole and the drain line external connection terminal contact hole are interposed. What is exposed is not the source electrode and drain line external connection terminals, but the source electrode metal oxide film and drain line external connection terminal metal oxide film provided on the upper surface thereof, and the upper surfaces of these metal oxide films are exposed. Since it is resistant to plasma damage due to dry etching and does not change even when exposed to etching gas, the external connection terminal for the source electrode and the drain line and the external connection terminal for the pixel electrode and the upper drain line are connected via these metal oxide films. The connection resistance value between Rukoto can.

図１はこの発明の一実施形態としての液晶表示装置の要部の断面図を示す。この場合、図１の左側から右側に向かって、画素電極１８を含む薄膜トランジスタ１３の部分の断面図、ドレインライン用外部接続端子２１の部分の断面図、ゲートライン用外部接続端子２５の部分の断面図を示す。   FIG. 1 shows a cross-sectional view of a main part of a liquid crystal display device as one embodiment of the present invention. In this case, from the left side to the right side of FIG. 1, a cross-sectional view of the thin film transistor 13 including the pixel electrode 18, a cross-sectional view of the drain line external connection terminal 21, and a cross section of the gate line external connection terminal 25. The figure is shown.

まず、画素電極１８を含む薄膜トランジスタ１３の部分について説明する。ガラス基板１の上面の所定の箇所にはＣｒなどの金属からなるゲート電極２および該ゲート電極２に接続されたゲートライン３が設けられている。ゲート電極２およびゲートライン３を含むガラス基板１の上面には窒化シリコンからなるゲート絶縁膜４が設けられている。   First, a portion of the thin film transistor 13 including the pixel electrode 18 will be described. A gate electrode 2 made of a metal such as Cr and a gate line 3 connected to the gate electrode 2 are provided at predetermined locations on the upper surface of the glass substrate 1. A gate insulating film 4 made of silicon nitride is provided on the upper surface of the glass substrate 1 including the gate electrode 2 and the gate line 3.

ゲート電極２上におけるゲート絶縁膜４の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜５が設けられている。半導体薄膜５の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜６が設けられている。チャネル保護膜６の上面両側およびその両側における半導体薄膜５の上面にはｎ型アモルファスシリコンからなるオーミックコンタクト層７、８が設けられている。   A semiconductor thin film 5 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the gate insulating film 4 on the gate electrode 2. A channel protective film 6 made of silicon nitride is provided at substantially the center of the upper surface of the semiconductor thin film 5. Ohmic contact layers 7 and 8 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel protective film 6 and on the upper surface of the semiconductor thin film 5 on both sides thereof.

オーミックコンタクト層７、８の各上面には金属からなるソース電極９およびドレイン電極１０が設けられている。ソース電極９およびドレイン電極１０に使用される金属には、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどが挙げられる。ソース電極９およびドレイン電極１０の各上面には例えばＩＴＯなどの金属酸化物からなるソース電極用金属酸化膜１１およびドレイン電極用金属酸化膜１２が設けられている。   A source electrode 9 and a drain electrode 10 made of metal are provided on the upper surfaces of the ohmic contact layers 7 and 8. Examples of the metal used for the source electrode 9 and the drain electrode 10 include Cr, Mo, W, Ta, and Ti. A source electrode metal oxide film 11 and a drain electrode metal oxide film 12 made of a metal oxide such as ITO, for example, are provided on the upper surfaces of the source electrode 9 and the drain electrode 10.

そして、ゲート電極２、ゲート絶縁膜４、半導体薄膜５、チャネル保護膜６、オーミックコンタクト層７、８、ソース電極９、ドレイン電極１０、ソース電極用金属酸化膜１１およびドレイン電極用金属酸化膜１２により、ボトムゲート型の薄膜トランジスタ１３が構成されている。   The gate electrode 2, the gate insulating film 4, the semiconductor thin film 5, the channel protective film 6, the ohmic contact layers 7 and 8, the source electrode 9, the drain electrode 10, the source electrode metal oxide film 11, and the drain electrode metal oxide film 12. Thus, a bottom gate type thin film transistor 13 is formed.

ゲート絶縁膜４の上面の所定の箇所には、ドレイン電極１０と同一の金属からなるドレインライン１４がドレイン電極１０に接続されて設けられている。ドレインライン１４の上面および側面には、ドレイン電極用金属酸化膜１２と同一の金属酸化物からなるドレインライン用金属酸化膜１５がドレイン電極用金属酸化膜１２に接続されて設けられている。   A drain line 14 made of the same metal as the drain electrode 10 is connected to the drain electrode 10 at a predetermined location on the upper surface of the gate insulating film 4. A drain line metal oxide film 15 made of the same metal oxide as the drain electrode metal oxide film 12 is connected to the drain electrode metal oxide film 12 on the upper surface and side surfaces of the drain line 14.

薄膜トランジスタ１３およびドレインライン用金属酸化膜１５を含むゲート絶縁膜４の上面には窒化シリコンからなるオーバーコート膜（絶縁膜）１６が設けられている。ソース電極用金属酸化膜１１の所定の箇所に対応する部分におけるオーバーコート膜１６にはソース電極用コンタクトホール１７が設けられている。オーバーコート膜１６の上面の所定の箇所には例えばＩＴＯなどの金属酸化物からなる画素電極１８がソース電極用コンタクトホール１７を介してソース電極用金属酸化膜１１に接続されて設けられている。   An overcoat film (insulating film) 16 made of silicon nitride is provided on the upper surface of the gate insulating film 4 including the thin film transistor 13 and the drain line metal oxide film 15. A source electrode contact hole 17 is provided in the overcoat film 16 in a portion corresponding to a predetermined portion of the source electrode metal oxide film 11. A pixel electrode 18 made of a metal oxide such as ITO is connected to the source electrode metal oxide film 11 through a source electrode contact hole 17 at a predetermined position on the upper surface of the overcoat film 16.

次に、ドレインライン用外部接続端子２１の部分について説明する。ドレインライン用外部接続端子２１は、ドレインライン１４と同一の金属からなり、ゲート絶縁膜４の上面の所定の箇所にドレインライン１４の一端部に接続されて設けられている。ドレインライン用外部接続端子２１の上面および側面には、ドレインライン用金属酸化膜１５と同一の金属酸化物からなるドレインライン用外部接続端子用金属酸化膜２２がドレインライン用金属酸化膜１５の一端部に接続されて設けられている。   Next, the drain line external connection terminal 21 will be described. The drain line external connection terminal 21 is made of the same metal as the drain line 14 and is provided at a predetermined position on the upper surface of the gate insulating film 4 so as to be connected to one end of the drain line 14. On the top and side surfaces of the drain line external connection terminal 21, a drain line external connection terminal metal oxide film 22 made of the same metal oxide as the drain line metal oxide film 15 is provided at one end of the drain line metal oxide film 15. Connected to the unit.

ドレインライン用外部接続端子用金属酸化膜２２の所定の箇所に対応する部分におけるオーバーコート膜１６にはドレインライン用外部接続端子用コンタクトホール２３が設けられている。オーバーコート膜１６の上面の所定の箇所には、画素電極１８と同一の金属酸化物からなる上層ドレインライン用外部接続端子２４がドレインライン用外部接続端子用コンタクトホール２３を介してドレインライン用外部接続端子用金属酸化膜２２に接続されて設けられている。   A drain line external connection terminal contact hole 23 is provided in the overcoat film 16 in a portion corresponding to a predetermined portion of the drain line external connection terminal metal oxide film 22. An upper drain line external connection terminal 24 made of the same metal oxide as that of the pixel electrode 18 is provided at a predetermined position on the upper surface of the overcoat film 16 via the drain line external connection terminal contact hole 23. It is connected to the metal oxide film 22 for connection terminals.

次に、ゲートライン用外部接続端子２５の部分について説明する。ゲートライン用外部接続端子２５は、ゲートライン３と同一の金属からなり、ゲート絶縁膜４の上面の所定の箇所にゲートライン３の一端部に接続されて設けられている。ゲートライン用外部接続端子２５の所定の箇所に対応する部分におけるオーバーコート膜１６にはゲートライン用外部接続端子用コンタクトホール２６が設けられている。オーバーコート膜１６の上面の所定の箇所には、画素電極１８と同一の金属酸化物からなる上層ゲートライン用外部接続端子２７がゲートライン用外部接続端子用コンタクトホール２６を介してゲートライン用外部接続端子２５に接続されて設けられている。   Next, the gate line external connection terminal 25 will be described. The gate line external connection terminal 25 is made of the same metal as that of the gate line 3, and is provided at a predetermined position on the upper surface of the gate insulating film 4 so as to be connected to one end of the gate line 3. A contact hole 26 for external connection terminal for gate line is provided in the overcoat film 16 in a portion corresponding to a predetermined portion of the external connection terminal 25 for gate line. An upper gate line external connection terminal 27 made of the same metal oxide as that of the pixel electrode 18 is provided at a predetermined position on the upper surface of the overcoat film 16 via the gate line external connection terminal contact hole 26. It is connected to the connection terminal 25 and provided.

次に、この液晶表示装置の製造方法の一例について説明する。まず、図２に示すように、ガラス基板１の上面の所定の箇所に、スパッタ法により成膜されたＣｒなどからなる金属膜をフォトリソグラフィ法によりパターニングすることにより、ゲート電極２、該ゲート電極２に接続されたゲートライン３および該ゲートライン３の一端部に接続されたゲートライン用外部接続端子２５を形成する。   Next, an example of a manufacturing method of this liquid crystal display device will be described. First, as shown in FIG. 2, the gate electrode 2 and the gate electrode are formed by patterning a metal film made of Cr or the like formed by sputtering at a predetermined position on the upper surface of the glass substrate 1 by photolithography. 2 and the gate line external connection terminal 25 connected to one end of the gate line 3 are formed.

次に、ゲート電極２などを含むガラス基板１の上面に、プラズマＣＶＤ法により、窒化シリコンからなるゲート絶縁膜４、真性アモルファスシリコン膜３１および窒化シリコンからなるチャネル保護膜形成用膜３２を連続して成膜する。次に、チャネル保護膜形成用膜３２をフォトリソグラフィ法によりパターニングすることにより、チャネル保護膜６を形成する。   Next, a gate insulating film 4 made of silicon nitride, an intrinsic amorphous silicon film 31 and a channel protective film forming film 32 made of silicon nitride are continuously formed on the upper surface of the glass substrate 1 including the gate electrode 2 and the like by plasma CVD. To form a film. Next, the channel protective film 6 is formed by patterning the channel protective film forming film 32 by photolithography.

次に、図３に示すように、チャネル保護膜６を含む真性アモルファスシリコン膜３１の上面に、プラズマＣＶＤ法により、ｎ型アモルファスシリコン膜３３を成膜する。次に、ｎ型アモルファスシリコン膜および真性アモルファスシリコン膜３１をフォトリソグラフィ法により連続してパターニングすると、図４に示すように、半導体薄膜５およびオーミックコンタクト層７、８が形成される。   Next, as shown in FIG. 3, an n-type amorphous silicon film 33 is formed on the upper surface of the intrinsic amorphous silicon film 31 including the channel protective film 6 by plasma CVD. Next, when the n-type amorphous silicon film and the intrinsic amorphous silicon film 31 are successively patterned by photolithography, the semiconductor thin film 5 and the ohmic contact layers 7 and 8 are formed as shown in FIG.

次に、図５に示すように、オーミックコンタクト層７、８などを含むゲート絶縁膜４の上面に、スパッタ法により、例えばＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉなどからなる金属膜３４を成膜する。次に、金属膜３４をフォトリソグラフィ法によりパターニングすると、図６に示すように、ソース電極９、ドレイン電極１０、該ドレイン電極１０に接続されたドレインライン１４および該ドレインライン１４の一端部に接続されたドレインライン用外部接続端子２１が形成される。   Next, as shown in FIG. 5, a metal film 34 made of, for example, Cr, Mo, W, Ta, Ti or the like is formed on the upper surface of the gate insulating film 4 including the ohmic contact layers 7 and 8 by sputtering. To do. Next, when the metal film 34 is patterned by photolithography, as shown in FIG. 6, the source electrode 9, the drain electrode 10, the drain line 14 connected to the drain electrode 10, and one end of the drain line 14 are connected. The drain line external connection terminal 21 thus formed is formed.

次に、図７に示すように、薄膜トランジスタ１３およびドレインライン１４などを含むゲート絶縁膜４の上面に、スパッタ法により、例えばＩＴＯなどの金属酸化物からなる金属酸化膜３５を成膜する。次に、金属酸化膜３５をフォトリソグラフィ法によりパターニングすると、図８に示すように、ソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２が形成される。   Next, as shown in FIG. 7, a metal oxide film 35 made of a metal oxide such as ITO is formed on the upper surface of the gate insulating film 4 including the thin film transistor 13 and the drain line 14 by sputtering. Next, when the metal oxide film 35 is patterned by a photolithography method, as shown in FIG. 8, the source electrode metal oxide film 11, the drain electrode metal oxide film 12, the drain line metal oxide film 15, and the drain line exterior A metal oxide film 22 for connection terminals is formed.

次に、図９に示すように、薄膜トランジスタ１３などを含むゲート絶縁膜４の上面に、プラズマＣＶＤ法により、窒化シリコンからなるオーバーコート膜１６を成膜する。次に、図１０に示すように、フォトリソグラフィ法により、オーバーコート膜１６の各所定の箇所にソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を形成し、且つ、オーバーコート膜１６およびゲート絶縁膜４の所定の箇所にゲートライン用外部接続端子用コンタクトホール２６を連続して形成する。   Next, as shown in FIG. 9, an overcoat film 16 made of silicon nitride is formed on the upper surface of the gate insulating film 4 including the thin film transistor 13 by plasma CVD. Next, as shown in FIG. 10, a source electrode contact hole 17 and a drain line external connection terminal contact hole 23 are formed in each predetermined portion of the overcoat film 16 by photolithography, and the overcoat film is overcoated. Contact holes 26 for external connection terminals for gate lines are continuously formed at predetermined locations on the film 16 and the gate insulating film 4.

この場合、オーバーコート膜１６およびゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２６を連続して形成するため、オーバーコート膜１６のみにソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を形成する部分においては、少なくともゲート絶縁膜４にゲートライン用外部接続端子用コンタクトホール２６を形成するための時間だけ、オーバーエッチングとなる。   In this case, since the gate line external connection terminal contact hole 26 is continuously formed in the overcoat film 16 and the gate insulating film 4, the source electrode contact hole 17 and the drain line external connection terminal are formed only in the overcoat film 16. In the portion where the contact hole 23 is formed, overetching is performed at least for the time required for forming the gate line external connection terminal contact hole 26 in the gate insulating film 4.

しかるに、ソース電極用コンタクトホール１７およびドレインライン用外部接続端子用コンタクトホール２３を介して露出されるソース電極用金属酸化膜１１およびドレインライン用外部接続端子用金属酸化膜２２の上面はドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質しないため、オーバーエッチングがある程度の時間行なわれても別に支障はない。   However, the upper surfaces of the source electrode metal oxide film 11 and the drain line external connection terminal metal oxide film 22 exposed through the source electrode contact hole 17 and the drain line external connection terminal contact hole 23 are formed by dry etching. Since it is resistant to plasma damage and does not deteriorate even when exposed to an etching gas, there is no problem even if overetching is performed for a certain period of time.

次に、図１に示すように、オーバーコート膜１６の上面の各所定の箇所に、スパッタ法により成膜された例えばＩＴＯなどからなる金属酸化膜をフォトリソグラフィ法によりパターニングすることにより、画素電極１８をソース電極用コンタクトホール１７を介してソース電極用金属酸化膜１１に接続させて形成し、また上層ドレインライン用外部接続端子２４をドレインライン用外部接続端子用コンタクトホール２３を介してドレインライン用外部接続端子用金属酸化膜２２に接続させて形成し、さらに上層ゲートライン用外部接続端子２７をゲートライン用外部接続端子用コンタクトホール２６を介してゲートライン用外部接続端子２５に接続させて形成する。かくして、図１に示す液晶表示装置が得られる。   Next, as shown in FIG. 1, the pixel electrode is formed by patterning a metal oxide film made of, for example, ITO or the like formed by sputtering at a predetermined position on the upper surface of the overcoat film 16 by photolithography. 18 is connected to the source electrode metal oxide film 11 via the source electrode contact hole 17, and the upper drain line external connection terminal 24 is connected to the drain line external connection terminal contact hole 23. The upper gate line external connection terminal 27 is connected to the gate line external connection terminal 25 through the gate line external connection terminal contact hole 26. Form. Thus, the liquid crystal display device shown in FIG. 1 is obtained.

このようにして得られた液晶表示装置では、ソース電極用金属酸化膜１１およびドレインライン用外部接続端子用金属酸化膜２２の上面がドライエッチングによるプラズマダメージに強く、またエッチングガスにさらされても変質していないため、これらの金属酸化膜１１、２２を介して、ソース電極９およびドレインライン用外部接続端子２１と画素電極１８および上層ドレインライン用外部接続端子２４との間の接続抵抗値を比較的低くすることができる。   In the liquid crystal display device thus obtained, the upper surfaces of the source electrode metal oxide film 11 and the drain line external connection terminal metal oxide film 22 are resistant to plasma damage due to dry etching and are exposed to an etching gas. Since there is no alteration, the connection resistance value between the source electrode 9 and the drain line external connection terminal 21 and the pixel electrode 18 and the upper drain line external connection terminal 24 is determined via these metal oxide films 11 and 22. It can be relatively low.

なお、上記実施形態では、ソース電極９、ドレイン電極１０、ドレインライン１４およびドレインライン用外部接続端子２１の形成と、ソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２の形成とを別々の工程で行なっているが、同一の工程で行なうようにしてもよい。   In the above embodiment, the source electrode 9, the drain electrode 10, the drain line 14, and the drain line external connection terminal 21 are formed, and the source electrode metal oxide film 11, the drain electrode metal oxide film 12, and the drain line metal. The formation of the oxide film 15 and the metal oxide film 22 for drain line external connection terminals is performed in separate steps, but may be performed in the same step.

すなわち、図５に示す工程において、図１１に示すように、オーミックコンタクト層７、８などを含むゲート絶縁膜４の上面に、スパッタ法により、Ｃｒなどからなる金属膜３４およびＩＴＯなどからなる金属酸化膜３５を連続して成膜する。次に、金属酸化膜３５および金属膜３４をフォトリソグラフィ法により連続してパターニングすると、図１２に示すように、ソース電極、ドレイン電極１０、ドレインライン１４およびドレインライン用外部接続端子２１が形成されるとともに、これらの上面にのみソース電極用金属酸化膜１１、ドレイン電極用金属酸化膜１２、ドレインライン用金属酸化膜１５およびドレインライン用外部接続端子用金属酸化膜２２が形成される。   That is, in the step shown in FIG. 5, as shown in FIG. 11, a metal film 34 made of Cr or the like and a metal made of ITO or the like are formed on the upper surface of the gate insulating film 4 including the ohmic contact layers 7 and 8 by sputtering. An oxide film 35 is continuously formed. Next, when the metal oxide film 35 and the metal film 34 are successively patterned by photolithography, the source electrode, the drain electrode 10, the drain line 14, and the drain line external connection terminal 21 are formed as shown in FIG. In addition, the source electrode metal oxide film 11, the drain electrode metal oxide film 12, the drain line metal oxide film 15, and the drain line external connection terminal metal oxide film 22 are formed only on the upper surfaces thereof.

この発明の一実施形態としての液晶表示装置の要部の断面図。Sectional drawing of the principal part of the liquid crystal display device as one Embodiment of this invention. 図１に示す液晶表示装置の製造に際し、当初の工程の断面図。Sectional drawing of an original process in the case of manufacture of the liquid crystal display device shown in FIG. 図２に続く工程の断面図。Sectional drawing of the process following FIG. 図３に続く工程の断面図。Sectional drawing of the process following FIG. 図４に続く工程の断面図。Sectional drawing of the process following FIG. 図５に続く工程の断面図。Sectional drawing of the process following FIG. 図６に続く工程の断面図。Sectional drawing of the process following FIG. 図７に続く工程の断面図。Sectional drawing of the process following FIG. 図８に続く工程の断面図。FIG. 9 is a cross-sectional view of the process following FIG. 8. 図９に続く工程の断面図。Sectional drawing of the process following FIG. 他の製造方法を説明するために示す図５に相当する工程の断面図。Sectional drawing of the process corresponded in FIG. 5 shown in order to demonstrate another manufacturing method. 図１１に続く工程の断面図。Sectional drawing of the process following FIG.

符号の説明Explanation of symbols

１ ガラス基板
２ ゲート電極
３ ゲートライン
４ ゲート絶縁膜
５ 半導体薄膜
６ チャネル保護膜
７、８ オーミックコンタクト層
９ ソース電極
１０ ドレイン電極
１１ ソース電極用金属酸化膜
１２ ドレイン電極用金属酸化膜
１３ 薄膜トランジスタ
１４ ドレインライン
１５ ドレインライン用金属酸化膜
１６ オーバーコート膜（絶縁膜）
１７ ソース電極用コンタクトホール
１８ 画素電極
２１ ドレインライン用外部接続端子
２２ ドレインライン用外部接続端子用金属酸化膜
２３ ドレインライン用外部接続端子用コンタクトホール
２４ 上層ドレインライン用外部接続端子
２５ ゲートライン用外部接続端子
２６ ゲートライン用外部接続端子用コンタクトホール
２７ 上層ゲートライン用外部接続端子 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Gate electrode 3 Gate line 4 Gate insulating film 5 Semiconductor thin film 6 Channel protective film 7, 8 Ohmic contact layer 9 Source electrode 10 Drain electrode 11 Metal oxide film for source electrodes 12 Metal oxide film for drain electrodes 13 Thin film transistor 14 Drain Line 15 Metal oxide film for drain line 16 Overcoat film (insulating film)
17 Contact hole for source electrode 18 Pixel electrode 21 External connection terminal for drain line 22 Metal oxide film for external connection terminal for drain line 23 Contact hole for external connection terminal for drain line 24 External connection terminal for upper layer drain line 25 External for gate line Connection terminal 26 Contact hole for external connection terminal for gate line 27 External connection terminal for upper gate line

Claims (5)

上面に金属からなるソース電極およびドレイン電極を有し、且つ、少なくとも前記ソース電極の上面にソース電極用金属酸化膜を有する薄膜トランジスタと、前記ドレイン電極に接続された金属からなるドレインラインと、前記ドレインラインの一端部に接続された金属からなるドレインライン用外部接続端子と、前記ドレインライン用外部接続端子の上面に設けられたドレインライン用外部接続端子用金属酸化膜と、前記薄膜トランジスタおよび前記ドレインラインを覆うように設けられ、且つ、前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜に対応する部分にソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを有する絶縁膜と、前記絶縁膜の上面に前記ソース電極用コンタクトホールを介して前記ソース電極用金属酸化膜に接続されて設けられた金属酸化物からなる画素電極と、前記絶縁膜の上面に前記ドレインライン用外部接続端子用コンタクトホールを介して前記ドレインライン用外部接続端子用金属酸化膜に接続されて設けられた金属酸化物からなる上層ドレインライン用外部接続端子とを具備することを特徴とする表示装置。   A thin film transistor having a source electrode and a drain electrode made of metal on the upper surface and having a metal oxide film for a source electrode on at least the upper surface of the source electrode, a drain line made of metal connected to the drain electrode, and the drain A drain line external connection terminal made of metal connected to one end of the line, a drain line external connection terminal metal oxide film provided on an upper surface of the drain line external connection terminal, the thin film transistor, and the drain line A source electrode contact hole and a drain line external connection terminal contact hole in a portion corresponding to the source electrode metal oxide film and the drain line external connection terminal metal oxide film. An insulating film and the source on the upper surface of the insulating film; A pixel electrode made of a metal oxide connected to the source electrode metal oxide film via the electrode contact hole; and the drain film external connection terminal contact hole on the upper surface of the insulating film. A display device comprising: an upper drain line external connection terminal made of a metal oxide connected to a drain line external connection terminal metal oxide film. 請求項１に記載の発明において、前記ドレイン電極および前記ドレインラインの各上面にドレイン電極用金属酸化膜およびドレインライン用金属酸化膜が設けられていることを特徴とする表示装置。   2. The display device according to claim 1, wherein a drain electrode metal oxide film and a drain line metal oxide film are provided on each upper surface of the drain electrode and the drain line. 請求項１に記載の発明において、前記薄膜トランジスタは前記絶縁膜下に設けられたゲート絶縁膜下に設けられた金属からなるゲート電極を有し、前記ゲート絶縁膜下に、前記ゲート電極に接続された金属からなるゲートラインおよび該ゲートラインの一端部に接続された金属からなるゲートライン用外部接続端子が設けられ、前記絶縁膜の上面に金属酸化物からなる上層ゲートライン用外部接続端子が前記絶縁膜および前記ゲート絶縁膜に設けられたゲートライン用外部接続端子用コンタクトホールを介して前記ゲートライン用外部接続端子に接続されて設けられていることを特徴とする表示装置。   3. The thin film transistor according to claim 1, wherein the thin film transistor has a gate electrode made of a metal provided under the gate insulating film provided under the insulating film, and is connected to the gate electrode under the gate insulating film. A gate line made of metal and an external connection terminal for gate line made of metal connected to one end of the gate line, and an upper gate line external connection terminal made of metal oxide is provided on the upper surface of the insulating film. A display device comprising: an insulating film; and a gate line external connection terminal contact hole provided in the gate insulating film, and connected to the gate line external connection terminal. 基板上に形成されたゲート絶縁膜上に金属からなるソース電極、ドレイン電極、該ドレイン電極に接続されたドレインラインおよび該ドレインラインの一端部に接続されたドレインライン用外部接続端子を形成するとともに、こられの上にソース電極用金属酸化膜、ドレイン電極用金属酸化膜、ドレインライン用金属酸化膜およびドレインライン用外部接続端子用金属酸化膜を形成する工程と、
それらの上に絶縁膜を形成する工程と、
前記絶縁膜にドライエッチングによりソース電極用コンタクトホールおよびドレインライン用外部接続端子用コンタクトホールを形成する工程と、
前記絶縁膜の上面に金属酸化物からなる画素電極および上層ドレインライン用外部接続端子を前記ソース電極用コンタクトホールおよび前記ドレインライン用外部接続端子用コンタクトホールを介して前記ソース電極用金属酸化膜および前記ドレインライン用外部接続端子用金属酸化膜に接続させて形成する工程と、
を有することを特徴とする表示装置の製造方法。 A source electrode made of metal, a drain electrode, a drain line connected to the drain electrode, and an external connection terminal for a drain line connected to one end of the drain line are formed on a gate insulating film formed on the substrate. Forming a metal oxide film for a source electrode, a metal oxide film for a drain electrode, a metal oxide film for a drain line, and a metal oxide film for an external connection terminal for a drain line on the metal,
Forming an insulating film on them;
Forming a source electrode contact hole and a drain line external connection terminal contact hole by dry etching in the insulating film;
A pixel electrode made of a metal oxide and an upper layer drain line external connection terminal on the upper surface of the insulating film via the source electrode contact hole and the drain line external connection terminal contact hole, and the source electrode metal oxide film and Forming and connecting to the drain line external connection terminal metal oxide film;
A method for manufacturing a display device, comprising: 請求項４に記載の発明において、前記ゲート絶縁膜を形成する前に、前記基板上に金属からなるゲート電極、該ゲート電極に接続されたゲートラインおよび該ゲートラインの一端部に接続されたゲートライン用外部接続端子を形成し、前記ソース電極用コンタクトホールおよび前記ドレインライン用外部接続端子用コンタクトホールを形成する工程と同時に、前記絶縁膜および前記ゲート絶縁膜にゲートライン用外部接続端子用コンタクトホールを連続して形成し、前記画素電極および前記上層ドレインライン用外部接続端子を形成する工程と同時に、前記絶縁膜の上面に金属酸化物からなる上層ゲートライン用外部接続端子を前記ゲートライン用外部接続端子用コンタクトホールを介して前記ゲートライン用外部接続端子に接続させて形成することを特徴とする表示装置の製造方法。   5. The gate electrode connected to one end of the gate line and the gate line made of metal on the substrate, the gate line connected to the gate electrode, and the gate line before forming the gate insulating film. Simultaneously with the step of forming a line external connection terminal and forming the source electrode contact hole and the drain line external connection terminal contact hole, the gate line external connection terminal contact is formed on the insulating film and the gate insulating film. Simultaneously with the step of forming holes continuously and forming the pixel electrode and the upper drain line external connection terminal, the upper gate line external connection terminal made of metal oxide is formed on the upper surface of the insulating film for the gate line. Formed by connecting to the external connection terminal for gate line through the contact hole for external connection terminal Method of manufacturing a display device according to claim Rukoto.
JP2005050341A 2005-02-25 2005-02-25 Display device and its manufacturing method Pending JP2006235284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050341A JP2006235284A (en) 2005-02-25 2005-02-25 Display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050341A JP2006235284A (en) 2005-02-25 2005-02-25 Display device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2006235284A true JP2006235284A (en) 2006-09-07

Family

ID=37042993

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050341A Pending JP2006235284A (en) 2005-02-25 2005-02-25 Display device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2006235284A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135598A (en) * 2006-11-29 2008-06-12 Casio Comput Co Ltd Manufacturing method for thin-film transistor panel
JP2009025803A (en) * 2007-07-18 2009-02-05 Samsung Electronics Co Ltd Display substrate and method of manufacturing the same
JP2009117620A (en) * 2007-11-07 2009-05-28 Casio Comput Co Ltd Image reading device and method of manufacturing same
WO2013125377A1 (en) * 2012-02-22 2013-08-29 富士フイルム株式会社 Semiconductor element, radiation detector, and method for manufacturing semiconductor element
JP2014134801A (en) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd Array substrate and manufacturing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282520A (en) * 1997-04-03 1998-10-23 Hitachi Ltd Liquid crystal display device
JPH1195248A (en) * 1997-09-18 1999-04-09 Toshiba Corp Array substrate for display device and its production

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10282520A (en) * 1997-04-03 1998-10-23 Hitachi Ltd Liquid crystal display device
JPH1195248A (en) * 1997-09-18 1999-04-09 Toshiba Corp Array substrate for display device and its production

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135598A (en) * 2006-11-29 2008-06-12 Casio Comput Co Ltd Manufacturing method for thin-film transistor panel
JP2009025803A (en) * 2007-07-18 2009-02-05 Samsung Electronics Co Ltd Display substrate and method of manufacturing the same
JP2009117620A (en) * 2007-11-07 2009-05-28 Casio Comput Co Ltd Image reading device and method of manufacturing same
WO2013125377A1 (en) * 2012-02-22 2013-08-29 富士フイルム株式会社 Semiconductor element, radiation detector, and method for manufacturing semiconductor element
JP2014134801A (en) * 2013-01-11 2014-07-24 Beijing Boe Optoelectronics Technology Co Ltd Array substrate and manufacturing method

Similar Documents

Publication Publication Date Title
US6562645B2 (en) Method of fabricating fringe field switching mode liquid crystal display
JP2008010440A (en) Active matrix tft array substrate, and manufacturing method thereof
JP4752967B2 (en) Multilayer film forming method and display panel manufacturing method
US8803150B2 (en) Display device and manufacturing process of display device
JP2000241832A (en) Liquid crystal display device and its production
KR102248837B1 (en) Manufacturing method of thin film transistor display panel
WO2017118096A1 (en) Display substrate and manufacturing method therefor, and display apparatus
JP2008102262A (en) Tft substrate and method for manufacturing the same, and display device having the tft substrate
JP2015501549A (en) Thin film transistor array substrate
JP4677654B2 (en) Transmission type liquid crystal display device and manufacturing method thereof
KR20100005457A (en) Thin film transistor substrate and method for fabricating the same
JP2006332209A (en) Thin film transistor substrate and its manufacturing method
JP2006235284A (en) Display device and its manufacturing method
TWI423394B (en) Method of manufacturing a thin film transistor substrate
JP6196387B2 (en) Active matrix substrate
CN106206615B (en) Manufacturing method of array substrate
KR102066623B1 (en) Display substrate and method of manufacturing display substrate
JP2009117620A (en) Image reading device and method of manufacturing same
WO2014172957A1 (en) Circuit board, preparation method therefor, and display apparatus
JP5200366B2 (en) Thin film transistor panel and manufacturing method thereof
US20090108265A1 (en) Thin film transistor, method of fabricating the same, and display apparatus having the same
JP2809153B2 (en) Liquid crystal display device and method of manufacturing the same
JP2007033786A (en) Display device
US7727822B2 (en) Active matrix substrate and liquid crystal display device, production methods thereof and electronic device
JP4152396B2 (en) Method for manufacturing thin film transistor array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080107

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080515

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110322

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011