JP5293240B2 - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP5293240B2 JP5293240B2 JP2009024062A JP2009024062A JP5293240B2 JP 5293240 B2 JP5293240 B2 JP 5293240B2 JP 2009024062 A JP2009024062 A JP 2009024062A JP 2009024062 A JP2009024062 A JP 2009024062A JP 5293240 B2 JP5293240 B2 JP 5293240B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- thin film
- electrostatic protection
- film transistor
- scanning line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
Description
この発明は表示装置に関する。 The present invention relates to a display device.
例えば、従来のアクティブマトリックス型の液晶表示装置には、スイッチング用薄膜トランジスタの静電気に起因する特性シフトや絶縁破壊等の不良を防止するために、マトリクス状に設けられた複数の走査ラインと複数のデータラインとの各交点近傍に画素電極および該画素電極に接続されたスイッチング用薄膜トランジスタが設けられた表示領域の外側に、走査ライン用静電気保護ラインおよび該走査ライン用静電気保護ラインと各走査ラインとの間に設けられた走査ライン用静電気保護用薄膜トランジスタと、データライン用静電気保護ラインおよび該データライン用静電気保護ラインと各データラインとの間に設けられたデータライン用静電気保護用薄膜トランジスタとを設けたものがある(例えば、特許文献1参照)。 For example, in a conventional active matrix liquid crystal display device, a plurality of scanning lines and a plurality of data provided in a matrix form are used to prevent defects such as characteristic shift and dielectric breakdown caused by static electricity of a switching thin film transistor. The scanning line electrostatic protection line, the scanning line electrostatic protection line, and each scanning line are arranged outside the display area in which a pixel electrode and a switching thin film transistor connected to the pixel electrode are provided in the vicinity of each intersection with the line. An electrostatic protection thin film transistor for scanning line provided in between, an electrostatic protection line for data line, and an electrostatic protection thin film transistor for data line provided between the data line electrostatic protection line and each data line are provided There are some (see, for example, Patent Document 1).
しかしながら、上記従来の液晶表示装置では、表示領域の外側に走査ライン用静電気保護ラインおよび走査ライン用静電気保護用薄膜トランジスタとデータライン用静電気保護ラインおよびデータライン用静電気保護用薄膜トランジスタとを設けているので、これらの配置領域を確保するため、額縁面積が大きくなってしまうという問題があった。 However, in the conventional liquid crystal display device, the scanning line electrostatic protection line, the scanning line electrostatic protection thin film transistor, the data line electrostatic protection line, and the data line electrostatic protection thin film transistor are provided outside the display area. In order to secure these arrangement regions, there is a problem that the frame area becomes large.
そこで、この発明は、額縁面積を小さくすることができる表示装置を提供することを目的とする。 Therefore, an object of the present invention is to provide a display device that can reduce the frame area.
この発明は、上記目的を達成するため、第1の基板と第2の基板とが重なり合う領域に表示領域が設けられるとともに、前記第1の基板が前記第2の基板の一辺より突出した突出部を有し、前記第1の基板における前記表示領域に、マトリクス状に配置された画素電極と、前記画素電極に接続されたスイッチング用薄膜トランジスタと、前記スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられた表示装置であって、前記突出部上に設けられた、走査ライン駆動用ドライバが搭載される領域と、前記突出部上に設けられた、データライン駆動用ドライバが搭載される領域と、前記走査ライン駆動用ドライバが搭載される領域に設けられ、一端が前記走査ラインに接続された走査ライン用静電気保護回路と、前記データライン駆動用ドライバが搭載される領域に設けられ、一端が前記データラインに接続されたデータライン用静電気保護回路と、前記表示領域の周囲を囲い、前記第1の基板の、前記第1の基板と前記第2の基板とが重なり合う領域内に設けられた共通ラインと、前記突出部の一辺に沿った端面側に設けられ、引き回し線を介して前記共通ラインに電気的に接続された共通外部接続端子と、を備え、前記共通ラインは、前記共通外部接続端子を介して外部回路と接続され、前記走査ライン用静電気保護回路の他端、および前記データライン用静電気保護回路の他端は、ダイオード接続型の薄膜トランジスタを介して前記共通ラインに電気的に接続され、前記走査ライン用静電気保護回路と前記データライン用静電気保護回路は、それぞれ複数のフローティングゲート型の薄膜トランジスタを有し、前記走査ライン用静電気保護回路は、さらに、それぞれが当該走査ライン用静電気保護回路における前記フローティングゲート型の薄膜トランジスタの何れかに対応するように接続された複数の静電気保護用薄膜トランジスタを備え、前記走査ライン駆動用ドライバが搭載される領域内に設けられた前記走査ラインと前記走査ライン駆動用ドライバとを電気的に接続する走査用出力端子の領域において、前記静電気保護用薄膜トランジスタのゲート電極をなす第1の金属電層と、前記静電気保護用薄膜トランジスタのドレイン電極及び前記フローティングゲート型の薄膜トランジスタのドレイン電極をなす第2の金属層と、が互いに積層されて電気的に接続され、前記走査ライン用静電気保護回路の前記各フローティングゲート型の薄膜トランジスタと前記データライン用静電気保護回路の前記各フローティングゲート型の薄膜トランジスタとが、前記一辺に沿う方向に同じ列で一列となるように配列されていることを特徴とするものである。 In order to achieve the above object, the present invention provides a display area in an area where the first substrate and the second substrate overlap, and the first substrate protrudes from one side of the second substrate. A pixel electrode arranged in a matrix in the display area of the first substrate, a switching thin film transistor connected to the pixel electrode, and a scan for supplying a scanning signal to the switching thin film transistor A display device provided with a line and a data line for supplying a data signal to the switching thin film transistor, wherein the scanning line driving driver is provided on the projecting portion; An area on the protruding portion where the data line driving driver is mounted and an area where the scanning line driving driver is mounted. The electrostatic protection circuit for the scanning line, one end of which is connected to the scanning line, and the electrostatic protection for the data line, which is provided in an area where the driver for driving the data line is mounted and one end of which is connected to the data line. A circuit, a common line that surrounds the periphery of the display region, and is provided in a region where the first substrate and the second substrate overlap each other along the one side of the protruding portion. A common external connection terminal provided on the end face side and electrically connected to the common line via a lead wire, and the common line is connected to an external circuit via the common external connection terminal, The other end of the scanning line electrostatic protection circuit and the other end of the data line electrostatic protection circuit are electrically connected to the common line via a diode-connected thin film transistor. The a electrostatic protection circuit for the scan line data lines for electrostatic protection circuit each have a plurality of floating gate type thin film transistor, the electrostatic protection circuit for the scanning lines are further each electrostatic protection circuit for the scanning lines A plurality of electrostatic protection thin film transistors connected so as to correspond to any of the floating gate thin film transistors, and the scan lines and the scan lines provided in a region where the scan line driving driver is mounted In the region of the scanning output terminal that is electrically connected to the driver for driving, the first metal electric layer forming the gate electrode of the electrostatic protection thin film transistor, the drain electrode of the electrostatic protection thin film transistor, and the floating gate type Thin film transistor drain A second metal layer constituting an electrode is laminated and electrically connected to each other, and the floating gate type thin film transistor of the scanning line static electricity protection circuit and the floating gate type of the data line static electricity protection circuit The thin film transistors are arranged so as to be aligned in the same row in the direction along the one side.
この発明によれば、額縁面積を小さくすることができる。 According to the present invention , the frame area can be reduced.
(第1実施形態)
図1はこの発明の第1実施形態としての液晶表示装置の要部の等価回路的平面図を示す。この液晶表示装置は、アクティブ基板1と該アクティブ基板1の上方に位置する対向基板2とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材の内側における両基板1、2間に液晶(図示せず)が封入されたものからなっている。この場合、アクティブ基板1の下辺部は対向基板2から突出されている。以下、この突出された部分を突出部1aという。また、図1において一点鎖線で囲まれた方形状の領域は表示領域3となっている。
(First embodiment)
FIG. 1 is an equivalent circuit plan view of a main part of a liquid crystal display device as a first embodiment of the present invention. In this liquid crystal display device, an
アクティブ基板1上の表示領域3には、マトリックス状に配置された複数の画素電極4と、各画素電極4に接続されたソース電極Sを有するnMOS型のスイッチング用薄膜トランジスタ5と、行方向に延ばされ、各スイッチング用薄膜トランジスタ5のゲート電極Gに走査信号を供給するための走査ライン6と、各スイッチング用薄膜トランジスタ5のドレイン電極Dにデータ信号を供給するためのデータライン7とが設けられている。
The display area 3 on the
ここで、図1において、画素電極4は僅かに2個×3個だけ図示しているのは図面の明確化のためであり、実際には数百個×数百個もしくはそれ以上の個数が配列されている。アクティブ基板1上の表示領域3の周囲には方形枠状の共通ライン8およびこれに接続された共通接続パッド9が設けられている。共通接続パッド9は、対向基板2の下面に設けられた共通電極(図示せず)に基板間導通材(図示せず)を介して接続されている。
Here, in FIG. 1, only 2 × 3
走査ライン6の右端部は、表示領域3の右側および下側に設けられた走査用引き回し線10を介して、アクティブ基板1の突出部1a上の右側の点線で示す走査ライン駆動用ドライバ搭載領域11内の上側に設けられた走査用出力端子12に接続されている。データライン7の下端部は、表示領域3の下側に設けられたデータ用引き回し線13を介して、アクティブ基板1の突出部1a上の左側の点線で示すデータライン駆動用ドライバ搭載領域14内の上側に設けられたデータ用出力端子15に接続されている。
The right end portion of the
走査ライン駆動用ドライバ搭載領域11内の下側には走査用入力端子16が設けられている。走査用入力端子16は、その下側に設けられた走査用引き回し線17を介して、その下側に設けられた走査用外部接続端子18に接続されている。データライン駆動用ドライバ搭載領域14内の下側にはデータ用入力端子19が設けられている。データ用入力端子19は、その下側に設けられたデータ用引き回し線20を介して、その下側に設けられたがデータ用外部接続端子21に接続されている。共通接続パッド9は、その下側に設けられた共通引き回し線22を介して、その下側に設けられたが共通外部接続端子23に接続されている。
A
なお、図面の明確化のために、図示は省略しているが、アクティブ基板1の走査ライン駆動用ドライバ搭載領域11上には走査用入力端子16および走査用出力端子12に対応する外部電極を有する走査ライン駆動回路部を内蔵する走査ライン駆動チップが搭載され、走査ライン駆動チップの外部電極と走査用入力端子16、および走査ライン駆動チップの外部電極と走査用出力端子12とはCOG(チップオングラス)法によりボンディングされている。ボンディング方法は半田付けによる方法でもよいし、異方性導電接着材による方法でもよい。
Although not shown for the sake of clarity, external electrodes corresponding to the
また、アクティブ基板1のデータライン駆動用ドライバ搭載領域14上には、データライン駆動回路部を内蔵するデータライン駆動チップが搭載され、データライン駆動チップの外部電極とデータ用入力端子19、およびデータライン駆動チップの外部電極とデータ用出力端子15とはCOG(チップオングラス)法によりボンディングされている。この場合も、ボンディング方法は半田付けによる方法でもよいし、異方性導電接着材による方法でもよい。
In addition, a data line driving chip incorporating a data line driving circuit unit is mounted on the data line driving
次に、図2は走査ライン駆動用ドライバ搭載領域11に設けられた走査ライン用静電気保護回路30の部分の等価回路的平面図を示す。走査ライン駆動用ドライバ搭載領域11内には走査ライン用静電気保護ライン31が設けられている。走査ライン用静電気保護ライン31と各走査用出力端子12(つまり図1に示す走査ライン6に接続された走査用引き回し線10)との間には第1、第2の走査ライン用静電気保護用薄膜トランジスタ(走査ライン用静電気保護素子)32、33が並列に設けられている。
Next, FIG. 2 shows an equivalent circuit plan view of the scanning line
この場合、第1の走査ライン用静電気保護用薄膜トランジスタ32はダイオード接続型のnMOS型であり、ゲート電極Gおよびドレイン電極Dは走査用出力端子12に接続され、ソース電極Sは走査ライン用静電気保護ライン31に接続されている。第2の走査ライン用静電気保護用薄膜トランジスタ33はフローティングゲート型であり、ゲート電極Gはどことも接続されておらず、フローティングゲートとなっており、ドレイン電極Dは走査用出力端子12に接続され、ソース電極Sは走査ライン用静電気保護ライン31に接続されている。
In this case, the first scanning line electrostatic protection
走査ライン用静電気保護ライン31の一端部は、接続用薄膜トランジスタ34および接続用引き回し線35を介して、図1に示す共通ライン8に接続されている。この場合、接続用薄膜トランジスタ34のゲート電極Gおよびドレイン電極Dは走査ライン用静電気保護ライン31に接続され、ソース電極Sは接続用引き回し線35を介して共通ライン8に接続されている。
One end of the scanning line
次に、図3はデータライン駆動用ドライバ搭載領域14に設けられたデータライン用静電気保護回路40の部分の等価回路的平面図を示す。データライン駆動用ドライバ搭載領域14内にはデータライン用静電気保護ライン41が設けられている。データライン用静電気保護ライン41と各データ用出力端子15(つまり図1に示すデータライン7に接続されたデータ用引き回し線13)との間にはフローティングゲート型のデータライン用静電気保護用薄膜トランジスタ(データライン用静電気保護素子)42が設けられている。
Next, FIG. 3 shows an equivalent circuit plan view of the data line
この場合、データライン用静電気保護用薄膜トランジスタ42のゲート電極Gはどことも接続されておらず、フローティングゲートとなっており、ドレイン電極Dはデータ用出力端子15に接続され、ソース電極Sはデータライン用静電気保護ライン41に接続されている。
In this case, the gate electrode G of the data line static electricity protection
データライン用静電気保護ライン41の一端部は、並列に設けられた第1、第2の接続用薄膜トランジスタ43、44(接続用素子)および接続用引き回し線45を介して、図1に示す共通ライン8に接続されている。この場合、第1の接続用薄膜トランジスタ43のゲート電極Gおよびドレイン電極Dはデータライン用静電気保護ライン41に接続され、ソース電極Sは接続用引き回し線45を介して共通ライン8に接続されている。第2の接続用薄膜トランジスタ44のゲート電極Gおよびドレイン電極Dは接続用引き回し線45を介して共通ライン8に接続され、ソース電極Sはデータライン用静電気保護ライン41に接続されている。
One end of the data line
次に、この液晶表示装置の一部の具体的な構造について説明する。まず、図4はスイッチング用薄膜トランジスタ5および画素電極4の部分の断面図を示す。ガラス等からなるアクティブ基板1の上面の所定の箇所にはクロム等からなるゲート電極G、該ゲート電極Gに接続された走査ライン6(図1参照)および該走査ライン6に接続された走査用引き回し線10(図1参照)が設けられている。
Next, a specific structure of a part of the liquid crystal display device will be described. First, FIG. 4 shows a cross-sectional view of the switching thin film transistor 5 and the
ゲート電極Gおよび走査ライン6等を含むアクティブ基板1の上面には窒化シリコンからなるゲート絶縁膜51が設けられている。ゲート電極G上におけるゲート絶縁膜51の上面の所定の箇所には真性アモルファスシリコンからなる半導体薄膜52が設けられている。半導体薄膜52の上面ほぼ中央部には窒化シリコンからなるチャネル保護膜53が設けられている。
A
チャネル保護膜53の上面両側およびその両側における半導体薄膜52の上面にはn型アモルファスシリコンからなるオーミックコンタクト層54、55が設けられている。一方のオーミックコンタクト層54の上面およびその近傍のゲート絶縁膜51の上面の所定の箇所にはクロム等からなるソース電極Sが設けられている。他方のオーミックコンタクト層55の上面およびゲート絶縁膜51の上面の所定の箇所にはクロム等からなるドレイン電極D、該ドレイン電極Dに接続されたデータライン7および該データライン7に接続されたデータ用引き回し線13(図1参照)が設けられている。
Ohmic contact layers 54 and 55 made of n-type amorphous silicon are provided on both sides of the upper surface of the channel
ここで、スイッチング用薄膜トランジスタ5は、ゲート電極G、ゲート絶縁膜51、半導体薄膜52、チャネル保護膜53、オーミックコンタクト層54、55、ソース電極Sおよびドレイン電極Dにより構成されている。
Here, the switching thin film transistor 5 includes a gate electrode G, a
スイッチング用薄膜トランジスタ5およびデータライン7等を含むゲート絶縁膜51の上面には窒化シリコンからなるオーバーコート膜56が設けられている。オーバーコート膜56の上面の所定の箇所にはITO等の透明導電材料からなる画素電極4が設けられている。画素電極4は、オーバーコート膜56の所定の箇所に設けられたコンタクトホール57を介してソース電極Sに接続されている。
An
次に、図5は走査ライン駆動用ドライバ搭載領域11内の第1、第2の走査ライン用静電気保護用薄膜トランジスタ32、33、走査用出力端子12および走査ライン用静電気保護ライン31の部分の断面図を示す。第1、第2の走査ライン用静電気保護用薄膜トランジスタ32、33は、図4に示すスイッチング用薄膜トランジスタ5とほぼ同じ構造であり、ゲート電極G、ゲート絶縁膜51、半導体薄膜52、チャネル保護膜53、オーミックコンタクト層54、55、ソース電極Sおよびドレイン電極Dからなっている。
Next, FIG. 5 shows a cross section of the first and second scanning line electrostatic protection
走査用出力端子12は、アクティブ基板1の上面に設けられたクロム等からなる下層金属層12aと、ゲート絶縁膜51に設けられたコンタクトホール57を介して露出された下層金属層12aの上面およびその周囲におけるゲート絶縁膜51の上面に設けられたクロム等からなる上層金属層12bとの2層構造となっており、オーバーコート膜56に設けられた開口部58を介して露出されている。走査ライン用静電気保護ライン31は、ゲート絶縁膜51の上面に設けられたクロム等の金属層からなっている。
The
そして、第1の走査ライン用静電気保護用薄膜トランジスタ32のゲート電極Gは、アクティブ基板1の上面に設けられたクロム等からなる引き回し線59を介して、走査用出力端子12の下層金属層12aに接続され、ドレイン電極Dは走査用出力端子12の上層金属層12bに接続され、ソース電極Sは走査ライン用静電気保護ライン31に接続されている。第2の走査ライン用静電気保護用薄膜トランジスタ33のゲート電極Gはフローティングゲートとなっており(図2参照)、ドレイン電極Dは走査用出力端子12の上層金属層12bに接続され、ソース電極Sは走査ライン用静電気保護ライン31に接続されている。
The gate electrode G of the first scanning line electrostatic protection
次に、図6は走査ライン駆動用ドライバ搭載領域11内の接続用薄膜トランジスタ34、走査ライン用静電気保護ライン31および共通引き回し線35の部分の断面図を示す。接続用薄膜トランジスタ34は、図4に示すスイッチング用薄膜トランジスタ5とほぼ同じ構造であり、ゲート電極G、ゲート絶縁膜51、半導体薄膜52、チャネル保護膜53、オーミックコンタクト層54、55、ソース電極Sおよびドレイン電極Dからなっている。共通引き回し線35は、アクティブ基板1の上面に設けられたクロム等の金属層からなっている。
Next, FIG. 6 shows a cross-sectional view of the connection
そして、ゲート絶縁膜51の上面に設けられた走査ライン用静電気保護ライン31の一端部は、ゲート絶縁膜51に設けられたコンタクトホール60を介して、アクティブ基板1の上面にゲート電極Gに接続されて設けられたクロム等からなる引き回し線61に接続され、且つ、接続用薄膜トランジスタ34のドレイン電極Dに接続されている。接続用薄膜トランジスタ34のソース電極Sは、ゲート絶縁膜51に設けられたコンタクトホール62を介して共通引き回し線35に接続されている。
One end of the scanning line
次に、図7はデータライン駆動用ドライバ搭載領域14内のデータライン用静電気保護用薄膜トランジスタ42、データ用出力端子15およびデータライン用静電気保護ライン41の部分の断面図を示す。データライン用静電気保護用薄膜トランジスタ42は、図4に示すスイッチング用薄膜トランジスタ5とほぼ同じ構造であり、ゲート電極G、ゲート絶縁膜51、半導体薄膜52、チャネル保護膜53、オーミックコンタクト層54、55、ソース電極Sおよびドレイン電極Dからなっている。
Next, FIG. 7 shows a cross-sectional view of the data line static electricity protection
データ用出力端子15は、ゲート絶縁膜51の上面に設けられたクロム等の金属層からなっている。データライン用静電気保護ライン41は、アクティブ基板1の上面に設けられたクロム等の金属層からなっている。そして、データライン用静電気保護用薄膜トランジスタ42のゲート電極Gはフローティングゲートとなっており(図3参照)、ドレイン電極Dはデータ用出力端子15に接続され、ソース電極Sはゲート絶縁膜51に設けられたコンタクトホール63を介してデータライン用静電気保護ライン41に接続されている。
The
次に、図8はデータライン駆動用ドライバ搭載領域14内の第1、第2の接続用薄膜トランジスタ43、44、データライン用静電気保護ライン41および共通引き回し線45の部分の断面図を示す。第1、第2の接続用薄膜トランジスタ43、44は、図4に示すスイッチング用薄膜トランジスタ5とほぼ同じ構造であり、ゲート電極G、ゲート絶縁膜51、半導体薄膜52、チャネル保護膜53、オーミックコンタクト層54、55、ソース電極Sおよびドレイン電極Dからなっている。共通引き回し線45は、アクティブ基板1の上面に設けられたクロム等の金属層からなっている。
Next, FIG. 8 is a cross-sectional view of the first and second connection
そして、第1の接続用薄膜トランジスタ43のゲート電極Gはデータライン用静電気保護ライン41に接続されている。第2の接続用薄膜トランジスタ44のゲート電極Gは共通引き回し線45に接続されている。第1の接続用薄膜トランジスタ43のソース電極Sおよび第2の接続用薄膜トランジスタ44のドレイン電極Dは、ゲート絶縁膜51に設けられたコンタクトホール64を介して共通引き回し線45に接続されている。第1の接続用薄膜トランジスタ43のドレイン電極Dおよび第2の接続用薄膜トランジスタ44のソース電極Sは、ゲート絶縁膜51に設けられた同一のコンタクトホール65(図8では図示の都合上別々となっている)を介して、データライン用静電気保護ライン41に接続されている。
The gate electrode G of the first connection
ところで、この液晶表示装置では、図1に示すように、アクティブ基板1上の表示領域3の外側の突出部1a上の走査ライン駆動用ドライバ搭載領域11内に、走査ライン用静電気保護ライン31、第1、第2の走査ライン用静電気保護用薄膜トランジスタ32、33および接続用薄膜トランジスタ34を設けているので、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。
By the way, in this liquid crystal display device, as shown in FIG. 1, in the scanning line driving
また、この液晶表示装置では、図1に示すように、アクティブ基板上1の表示領域3の外側の突出部1a上のデータライン駆動用ドライバ搭載領域14内に、データライン用静電気保護ライン41、データライン用静電気保護用薄膜トランジスタ42および第1、第2の接続用薄膜トランジスタ43、44を設けているので、これらを配置するためのそれ専用の配置領域が不要となり、それに応じて額縁面積を小さくすることができる。
Further, in this liquid crystal display device, as shown in FIG. 1, in the data line driving
次に、上記構成の液晶表示装置の静電気保護動作について説明する。この場合、スイッチング用薄膜トランジスタ5の静電気による不良は、正の静電気が侵入した場合のみであるため、静電気が正の場合について説明する。 Next, the electrostatic protection operation of the liquid crystal display device having the above configuration will be described. In this case, since the failure due to static electricity of the switching thin film transistor 5 is only when positive static electricity enters, the case where the static electricity is positive will be described.
ある1本の走査ライン6に外部から何らかの理由により正の静電気が侵入したとする。すると、当該走査ライン6に走査用引き回し線10および走査用出力端子12を介して接続された走査ライン用静電気保護用薄膜トランジスタ32がオン状態となり、当該走査ライン6から電流がそれに接続された走査ライン用静電気保護用薄膜トランジスタ32を介して走査ライン用静電気保護ライン31に流れ、走査ライン用静電気保護ライン31が高電位となる。
It is assumed that positive static electricity enters a
走査ライン用静電気保護ライン31が高電位になると、残りの走査ライン6に接続された第2の走査ライン用静電気保護用薄膜トランジスタ33が導通状態となり、走査ライン用静電気保護ライン31から電流が第2の走査ライン用静電気保護用薄膜トランジスタ33を介して残りの走査ライン6に流れ、すべての走査ライン6が同電位となる。
When the scanning line
また、走査ライン用静電気保護ライン31が高電位になると、接続用薄膜トランジスタ34がオン状態となり、走査ライン用静電気保護ライン31から電流が接続用薄膜トランジスタ34を介して共通ライン8に流れ、さらに、共通接続パッド9および基板間導通材を介して対向基板2の対向電極に流れる。かくして、走査ライン6に外部から何らかの理由により侵入した正の静電気は放電され、スイッチング用薄膜トランジスタ5の静電気に起因する特性シフトや絶縁破壊等の不良が防止される。
When the scanning line
この場合、ダイオード接続型の接続用薄膜トランジスタ34がドレイン電極Dからソース電極Sへの一方向のみ導通可能であるため、走査ライン用静電気保護素子ライン31の電位が共通ライン8の電位よりも高い場合には、走査ライン用静電気保護素子ライン31から電流が接続用薄膜トランジスタ34を介して共通ライン8に流れるが、その逆方向には流れないので、消費電力が増加しないようにすることができる。
In this case, since the diode-connected thin film transistor for
一方、ある1本のデータライン7に外部から何らかの理由により正の静電気が侵入したとする。すると、当該データライン7に接続されたデータライン用静電気保護用薄膜トランジスタ42が導通状態となり、当該データライン7から電流がそれに接続されたデータライン用静電気保護用薄膜トランジスタ42を介してデータライン用静電気保護ライン41に流れ、データライン用静電気保護ライン41が高電位となる。
On the other hand, it is assumed that positive static electricity enters a
データライン用静電気保護ライン41が高電位になると、残りのデータライン7に接続されたデータライン用静電気保護用薄膜トランジスタ42が導通状態となり、データライン用静電気保護ライン41から電流がデータライン用静電気保護用薄膜トランジスタ42を介して残りのデータライン7に流れ、すべてのデータライン7が同電位となる。
When the data line static
また、データライン用静電気保護ライン41が高電位になると、第1の接続用薄膜トランジスタ43がオン状態となり、データライン用静電気保護ライン41から電流が第1の接続用薄膜トランジスタ43および共通引き回し線45を介して共通ライン8に流れ、さらに、共通接続パッド9および基板間導通材を介して対向基板2の対向電極に流れる。かくして、データライン7に外部から何らかの理由により侵入した正の静電気は放電され、スイッチング用薄膜トランジスタ5の静電気に起因する特性シフトや絶縁破壊等の不良が防止される。
Further, when the data line static
ところで、データライン用静電気保護ライン41の電位が共通ライン8の電位よりも大きい場合には、第1の接続用薄膜トランジスタ43がオン状態となり、データライン用静電気保護ライン41から電流が共通ライン8に流れる。一方、共通ライン8の電位がデータライン用静電気保護ライン41の電位よりも大きい場合には、第2の接続用薄膜トランジスタ44がオン状態となり、共通ライン8から電流がデータライン用静電気保護ライン41に流れる。そして、データライン用静電気保護ライン41と共通ライン8との電位差が小さい場合には、どちらの方向へも電流が流れにくく、消費電力が増加しにくいようにすることができる。
By the way, when the potential of the
ところで、図7に示すように、データライン用静電気保護ライン41はアクティブ基板1の上面に形成されている。このため、同図7に示すように、データライン用静電気保護用薄膜トランジスタ42のソース電極Sは、ゲート絶縁膜51のコンタクトホール63を介してデータライン用静電気保護ライン41に接続されている。したがって、コンタクトホール63が必要となる。次に説明する第2実施形態は、コンタクトホール63を不要としたものである。
By the way, as shown in FIG. 7, the
(第2実施形態)
図9はこの発明の第2実施形態としての液晶表示装置の図7同様の断面図を示す。この液晶表示装置においては、データライン用静電気保護用薄膜トランジスタ42のソース電極Sは、ゲート絶縁膜51の上面に設けられたデータライン用静電気保護ライン41に接続されている。したがって、図7に示すようなコンタクトホール63は不要となる。
(Second Embodiment)
FIG. 9 is a sectional view similar to FIG. 7 of a liquid crystal display device as a second embodiment of the present invention. In this liquid crystal display device, the source electrode S of the data line static electricity protection
なお、この第2実施形態の液晶表示装置においては、図8同様の断面図である図10に示すように、データライン用静電気保護ライン41をゲート絶縁膜51の上面に設けても、第1の接続用薄膜トランジスタ43のソース電極Sおよび第2の接続用薄膜トランジスタ44のドレイン電極Dを共通引き回し線45に接続するためのコンタクトホール64およびデータライン用静電気保護ライン41を第1の接続用薄膜トランジスタ43のゲート電極Gに接続するためのコンタクトホール65は必要である。
In the liquid crystal display device according to the second embodiment, as shown in FIG. 10 which is a cross-sectional view similar to FIG. 8, the first
(第3実施形態)
図11はこの発明の第3実施形態としての液晶表示装置の図2同様の等価回路的平面図を示す。この液晶表示装置において、図2に示す場合と異なる点は、第2の走査ライン用静電気和語用薄膜トランジスタ33を省略し、接続用薄膜トランジスタ34のソース電極Sを走査ライン駆動用ドライバ搭載領域11内に設けられたVgl端子71に接続した点である。
(Third embodiment)
FIG. 11 is an equivalent circuit plan view similar to FIG. 2 of a liquid crystal display device as a third embodiment of the present invention. In this liquid crystal display device, the difference from the case shown in FIG. 2 is that the second scan line electrostatic
この場合、Vgl端子71には非選択状態の走査ライン6に印加される負電圧(例えば、Vgl=−20〜−15V)が供給される。この非選択状態の走査ライン6の電位Vgl(−20〜−15V)は共通ライン8の電位(例えば、Vcom=−5〜+5V)よりも低い。したがって、走査ライン用静電気保護ライン31から電流が接続用薄膜トランジスタ34を介してVgl端子71に流れるようにしてもよい。
In this case, a negative voltage (for example, Vgl = −20 to −15 V) applied to the
(第4実施形態)
図12はこの発明の第4実施形態としての液晶表示装置の図11同様の等価回路的平面図を示す。この液晶表示装置において、図11に示す場合と異なる点は、接続用薄膜トランジスタ34を省略し、走査ライン用静電気保護ライン31の一端部をVgl端子71に接続した点である。このように、走査ライン用静電気保護ライン31から電流がVgl端子71に直接流れるようにしてもよい。
(Fourth embodiment)
FIG. 12 is an equivalent circuit plan view similar to FIG. 11 of a liquid crystal display device as a fourth embodiment of the present invention. In this liquid crystal display device, the difference from the case shown in FIG. 11 is that the connection
(その他の実施形態)
図3に示す場合において、第1の接続用薄膜トランジスタ43のソース電極Sおよび第2の接続用薄膜トランジスタ44のゲート電極G、ドレイン電極Dを、図11に示す場合と同様に、Vgl端子71に接続するようにしてもよい。また、図3に示す場合において、第1、第2の接続用薄膜トランジスタ43、44を省略し、図12に示す場合と同様に、データライン用静電気保護ライン41の一端部をVgl端子71に接続するようにしてもよい。
(Other embodiments)
In the case shown in FIG. 3, the source electrode S of the first connection
また、上記実施形態では、走査ライン駆動用ドライバ搭載領域11とデータライン駆動用ドライバ搭載領域14とを分離しているが、走査ライン駆動用ドライバとデータライン駆動用ドライバとを1チップ化したものが市販されており、このような1チップドライバを用いる場合には、走査ライン駆動用ドライバ搭載領域とデータライン駆動用ドライバ搭載領域は連続して形成し、その領域内に走査ライン用静電気保護回路およびデータライン用静電気保護回路とを連続あるいは、分離して形成してもよい。
In the above embodiment, the scanning line driving
また、上記実施形態では、走査ライン駆動用ドライバ搭載領域11とデータライン駆動用ドライバ搭載領域14とをアクティブ基板1の一辺である突出部1aに形成したものとしているが、アクティブ基板の複数の辺を突出部とし、各突出部に走査ライン駆動用ドライバ搭載領域とデータライン駆動用ドライバ搭載領域を形成し、それぞれに、静電気保護回路を設けるようにしてもよい。
In the above embodiment, the scanning line driving
また、上述した各実施形態において、静電気保護回路は、その全体をドライバ搭載領域内に形成する必要はなく、静電気保護回路の一部がドライバ搭載領域よりはみ出るようにしてもよい。 In each of the above-described embodiments, the entire electrostatic protection circuit does not need to be formed in the driver mounting area, and a part of the electrostatic protection circuit may protrude from the driver mounting area.
また、上記各実施形態では、表示装置として液晶表示装置の場合で説明したが、有機EL、フィールドエミッションデバイス等、他の表示素子を有する表示装置に対しても適用することができる。 In each of the above embodiments, the liquid crystal display device has been described as the display device. However, the present invention can also be applied to a display device having another display element such as an organic EL or a field emission device.
1 アクティブ基板
2 対向基板
3 表示領域
4 画素電極
5 スイッチング用薄膜トランジスタ
6 走査ライン
7 データライン
8 共通ライン
9 共通接続パッド
10 走査用引き回し線
11 走査ライン駆動用ドライバ搭載領域
12 走査用出力端子
13 データ用引き回し線
14 データライン駆動用ドライバ搭載領域
15 データ用出力端子
30 走査ライン用静電気保護回路
31 走査ライン用静電気保護ライン
32 第1の走査ライン用静電気保護用薄膜トランジスタ
33 第2の走査ライン用静電気保護用薄膜トランジスタ
34 接続用薄膜トランジスタ
35 共通引き回し線
40 データライン用静電気保護回路
41 データライン用静電気保護ライン
42 データライン用静電気保護用薄膜トランジスタ
43、44 接続用薄膜トランジスタ
45 共通引き回し線
DESCRIPTION OF
Claims (3)
前記第1の基板における前記表示領域に、マトリクス状に配置された画素電極と、前記画素電極に接続されたスイッチング用薄膜トランジスタと、前記スイッチング用薄膜トランジスタに走査信号を供給するための走査ラインと、前記スイッチング用薄膜トランジスタにデータ信号を供給するためのデータラインとが設けられた表示装置であって、
前記突出部上に設けられた、走査ライン駆動用ドライバが搭載される領域と、
前記突出部上に設けられた、データライン駆動用ドライバが搭載される領域と、
前記走査ライン駆動用ドライバが搭載される領域に設けられ、一端が前記走査ラインに接続された走査ライン用静電気保護回路と、
前記データライン駆動用ドライバが搭載される領域に設けられ、一端が前記データラインに接続されたデータライン用静電気保護回路と、
前記表示領域の周囲を囲い、前記第1の基板の、前記第1の基板と前記第2の基板とが重なり合う領域内に設けられた共通ラインと、
前記突出部の一辺に沿った端面側に設けられ、引き回し線を介して前記共通ラインに電気的に接続された共通外部接続端子と、
を備え、
前記共通ラインは、前記共通外部接続端子を介して外部回路と接続され、
前記走査ライン用静電気保護回路の他端、および前記データライン用静電気保護回路の他端は、ダイオード接続型の薄膜トランジスタを介して前記共通ラインに電気的に接続され、
前記走査ライン用静電気保護回路と前記データライン用静電気保護回路は、それぞれ複数のフローティングゲート型の薄膜トランジスタを有し、
前記走査ライン用静電気保護回路は、さらに、それぞれが当該走査ライン用静電気保護回路における前記フローティングゲート型の薄膜トランジスタの何れかに対応するように接続された複数の静電気保護用薄膜トランジスタを備え、
前記走査ライン駆動用ドライバが搭載される領域内に設けられた前記走査ラインと前記走査ライン駆動用ドライバとを電気的に接続する走査用出力端子の領域において、前記静電気保護用薄膜トランジスタのゲート電極をなす第1の金属電層と、前記静電気保護用薄膜トランジスタのドレイン電極及び前記フローティングゲート型の薄膜トランジスタのドレイン電極をなす第2の金属層と、が互いに積層されて電気的に接続され、
前記走査ライン用静電気保護回路の前記各フローティングゲート型の薄膜トランジスタと前記データライン用静電気保護回路の前記各フローティングゲート型の薄膜トランジスタとが、前記一辺に沿う方向に同じ列で一列となるように配列されていることを特徴とする表示装置。 A display region is provided in a region where the first substrate and the second substrate overlap, and the first substrate has a protrusion protruding from one side of the second substrate;
A pixel electrode arranged in a matrix in the display area of the first substrate; a switching thin film transistor connected to the pixel electrode; a scanning line for supplying a scanning signal to the switching thin film transistor; A display device provided with a data line for supplying a data signal to the switching thin film transistor,
A region provided on the protruding portion, on which a driver for driving a scanning line is mounted;
A region provided on the protruding portion, on which a data line driving driver is mounted;
An electrostatic protection circuit for a scanning line provided in an area where the scanning line driving driver is mounted, and having one end connected to the scanning line;
An electrostatic protection circuit for data lines provided in a region where the driver for driving the data lines is mounted, and one end connected to the data line;
A common line that surrounds the periphery of the display region and is provided in a region of the first substrate where the first substrate and the second substrate overlap;
A common external connection terminal provided on an end surface side along one side of the projecting portion and electrically connected to the common line via a lead wire;
With
The common line is connected to an external circuit via the common external connection terminal;
The other end of the scanning line electrostatic protection circuit and the other end of the data line electrostatic protection circuit are electrically connected to the common line via a diode-connected thin film transistor,
The scanning line electrostatic protection circuit and the data line electrostatic protection circuit each have a plurality of floating gate type thin film transistors,
The scanning line electrostatic protection circuit further includes a plurality of electrostatic protection thin film transistors each connected to correspond to one of the floating gate thin film transistors in the scanning line electrostatic protection circuit,
In the region of the scanning output terminal that electrically connects the scanning line and the scanning line driving driver provided in the region where the scanning line driving driver is mounted, the gate electrode of the electrostatic protection thin film transistor is provided. A first metal electric layer formed and a second metal layer forming a drain electrode of the electrostatic protection thin film transistor and a drain electrode of the floating gate type thin film transistor are stacked and electrically connected to each other;
The floating gate type thin film transistors of the scanning line static electricity protection circuit and the floating gate type thin film transistors of the data line static electricity protection circuit are arranged in a line along the same side in the same row. A display device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024062A JP5293240B2 (en) | 2009-02-04 | 2009-02-04 | Display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024062A JP5293240B2 (en) | 2009-02-04 | 2009-02-04 | Display device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008217572A Division JP2008293048A (en) | 2008-08-27 | 2008-08-27 | Display |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009151325A JP2009151325A (en) | 2009-07-09 |
JP5293240B2 true JP5293240B2 (en) | 2013-09-18 |
Family
ID=40920456
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009024062A Expired - Fee Related JP5293240B2 (en) | 2009-02-04 | 2009-02-04 | Display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5293240B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015108765A (en) | 2013-12-05 | 2015-06-11 | パナソニック液晶ディスプレイ株式会社 | Display device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08179360A (en) * | 1994-12-20 | 1996-07-12 | Casio Comput Co Ltd | Active matrix panel |
JP3586049B2 (en) * | 1996-05-07 | 2004-11-10 | 株式会社 日立ディスプレイズ | LCD panel |
JPH09329796A (en) * | 1996-06-10 | 1997-12-22 | Hitachi Ltd | Liquid crystal display substrate |
CN1132053C (en) * | 1997-04-21 | 2003-12-24 | 精工爱普生株式会社 | Liquid crystal display, method of mfg. liquid crystal display, and electronic device |
JP4385691B2 (en) * | 2003-09-12 | 2009-12-16 | カシオ計算機株式会社 | Display panel electrostatic protection structure and liquid crystal display panel |
JP4541734B2 (en) * | 2004-03-19 | 2010-09-08 | 三菱電機株式会社 | Display device |
JP2006047643A (en) * | 2004-08-04 | 2006-02-16 | Sanyo Electric Co Ltd | Display module |
-
2009
- 2009-02-04 JP JP2009024062A patent/JP5293240B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009151325A (en) | 2009-07-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007316104A (en) | Display device | |
KR100847640B1 (en) | Display device | |
TWI437335B (en) | Display device | |
TWI599049B (en) | Semiconductor device and display device | |
US11460742B2 (en) | Display device | |
WO2011135920A1 (en) | Circuit board, display device, and method for producing circuit board | |
JP5294883B2 (en) | Liquid crystal display device and electronic device | |
JP2008129374A (en) | Liquid crystal display | |
US8586987B2 (en) | Active matrix substrate and active matrix display device | |
JP5940163B2 (en) | Semiconductor device and display device | |
JP6050379B2 (en) | Display device | |
JP2007041096A (en) | Electrooptical device, its manufacturing method, and electronic equipment | |
JP2008064961A (en) | Wiring structure, and display device | |
KR20120033689A (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
JP2007316105A (en) | Display device | |
JP2007310131A (en) | Active matrix substrate and active matrix display device | |
JP5293240B2 (en) | Display device | |
JP2003043523A (en) | Thin film transistor panel | |
JP4986307B2 (en) | Liquid crystal display | |
JP2009069725A (en) | Liquid crystal panel | |
JP2008293048A (en) | Display | |
JP2020123696A (en) | Display device and transistor | |
JP2008233417A (en) | Matrix array substrate and flat panel display device using the same | |
JP2010054909A (en) | Liquid crystal display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090512 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090512 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120924 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130527 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5293240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |