JP2008125179A - Ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】シリーズレギュレータの前段にスイッチングレギュレータが接続されるＤＣ−ＤＣコンバータにおいて、前記シリーズレギュレータの損失を最小限に抑える。
【解決手段】シリーズレギュレータ２４の出力電圧Ｖｏｕｔに比例した出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄからシリーズレギュレータ２４の制御トランジスタ５２の入出力間電圧Ｖｃｅが小さくなる方向の最小電圧値Ｖｍｉｎを検出するピーク検出器２６と、検出した最小電圧値Ｖｍｉｎに基づき、シリーズレギュレータ２４の制御トランジスタ５２の入出力間電圧Ｖｃｅが許容最小入出力間電圧値Ｖｃｅｍｉｎとなるようスイッチングレギュレータ２２のスイッチング素子２８に供給されるＰＷＭ信号Ｓｓｗを調整するＰＷＭ駆動回路３６を備える。
【選択図】図１

Description

この発明は、シリーズレギュレータの前段にスイッチングレギュレータが接続されたＤＣ−ＤＣコンバータ（直流−直流変換装置）に関する。

半導体スイッチにより非安定の直流電圧（入力電圧）をスイッチングして、所望の出力電圧を発生するスイッチングレギュレータは効率が高い電源であり消費電力が少ないという利点を有する。しかし、スイッチングレギュレータの出力電圧には、スイッチング動作を原因とする出力リップル（脈流）が発生する。このため、スイッチングレギュレータは、出力リップルの影響を受けにくいデジタル回路機器の電源に採用される。

その一方、アナログ回路機器の電源には、出力リップルがほとんどない出力電圧が要求されるために、出力リップルが原理的に発生しないシリーズレギュレータが採用される。

この場合、シリーズレギュレータは、非安定の直流電圧（入力電圧）と負荷との間に制御トランジスタが直列に接続され、入力電圧の変動に対して安定な出力電圧を確保するために、制御トランジスタへの入力電圧を出力電圧より数Ｖ高めに設定する必要がある。ところが、入力電圧を高めに設定すればするほどシリーズレギュレータの電力損失が大きくなる。

シリーズレギュレータの電力損失を小さくするために、シリーズレギュレータの前段にスイッチングレギュレータを接続したＤＣ−ＤＣコンバータが、特許第２７０６７４０号（特許文献１）に開示されている。

図６に、この特許文献１に開示されたＤＣ−ＤＣコンバータ２の回路図を示す。このＤＣ−ＤＣコンバータ２において、入力端子１から入力電圧Ｖｉｎが入力され、コイルとダイオードを通じてスイッチングレギュレータ１１の出力端子２に出力電圧Ｖｓｗが出力される。出力端子２に出力された出力電圧Ｖｓｗは、入力電圧としてシリーズレギュレータ１０に供給され、制御トランジスタ７を介して出力端子８に出力電圧Ｖｏｕｔとして出力される。

シリーズレギュレータ１０では、出力電圧Ｖｏｕｔが抵抗器１２、１３で分圧され、この分圧電圧である比較電圧Ｖｄと基準電圧発生器１４の基準電圧Ｖｏｕｔｒｅｆとが誤差増幅器９により比較され誤差増幅器９の出力により制御トランジスタ７が制御されることで、出力電圧Ｖｏｕｔが基準電圧Ｖｏｕｔｒｅｆに対応した電圧に安定化される。

ここで、シリーズレギュレータ１０の比較電圧Ｖｄが、スイッチングレギュレータ１１の誤差増幅器３にも供給される。誤差増幅器３により比較電圧Ｖｄと基準電圧Ｖｓｗｒｅｆとが比較され、誤差増幅器３の出力と発振回路４の出力とがゲート回路５を介して制御トランジスタ６を制御することで、スイッチングレギュレータ１１の出力電圧Ｖｓｗが、出力電圧Ｖｏｕｔに制御トランジスタ７の入出力間電圧（降下電圧）Ｖｃｅを加算した値に制御される。この場合、入出力間電圧Ｖｃｅは、出力電流Ｉｏｕｔに比例して増減する。

特許第２７０６７４０号公報

しかしながら、上記従来技術に係るＤＣ−ＤＣコンバータ２においては、スイッチングレギュレータ１１の誤差増幅器３の比較電圧Ｖｄとして、シリーズレギュレータ１０の比較電圧Ｖｄを供給しているため、入出力間電圧Ｖｃｅをできるだけ小さくしようとして基準電圧Ｖｓｗｒｅｆを小さい電圧に設定している場合、出力電圧Ｖｓｗの出力リップルの負側ピークが出力電圧Ｖｏｕｔを下回る電圧となることがあり、この場合、シリーズレギュレータ１０によるスイッチングレギュレータ１１の出力電圧Ｖｓｗに対する出力リップルの除去効果が消失するという欠点が表れる。この欠点を解決するためには、基準電圧Ｖｓｗｒｅｆを、出力電圧Ｖｓｗのリップルの負側ピークが出力電圧Ｖｏｕｔを下回る電圧とならないような高い基準電圧Ｖｓｗｒｅｆに設定する必要があるが、そのように設定すると、その分、シリーズレギュレータ１０の電力消費が増加するという欠点があらわれる。

この発明はこのような課題を考慮してなされたものであり、シリーズレギュレータのリップルの除去効果を維持し、かつシリーズレギュレータの入出力間電圧（降下電圧）を最小に維持することを可能とする、シリーズレギュレータの前段にスイッチングレギュレータが接続されたＤＣ−ＤＣコンバータを提供することを目的とする。

この発明に係るＤＣ−ＤＣコンバータは、シリーズレギュレータの前段にスイッチングレギュレータが接続されたＤＣ−ＤＣコンバータにおいて、以下の特徴（１）〜（４）を有する。

（１）前記スイッチングレギュレータの出力電圧から、前記シリーズレギュレータの入出力間電圧が小さくなる方向の最小電圧値を検出するピーク検出器と、検出した前記最小電圧値に基づき、前記シリーズレギュレータの前記入出力間電圧が許容最小入出力間電圧値以上となるよう前記スイッチングレギュレータのスイッチング素子に供給するＰＷＭ信号を調整するＰＷＭ駆動回路と、を備えることを特徴とする。

この特徴（１）を有する発明によれば、ＰＷＭ駆動回路が、スイッチングレギュレータの出力電圧からピーク検出器により検出した最小電圧値に基づき、シリーズレギュレータの入出力間電圧が許容最小入出力間電圧以上となるよう前記スイッチングレギュレータのスイッチング素子に供給されるＰＷＭ信号を調整するように構成しているので、シリーズレギュレータによるスイッチングレギュレータの出力電圧に対する出力リップルの除去効果が消失することなくシリーズレギュレータの電力損失を少なくすることができる。

（２）前記シリーズレギュレータの出力電圧から、前記シリーズレギュレータの入出力間電圧が小さくなる方向の最小電圧値を検出するピーク検出器と、検出した前記最小電圧値に基づき、前記シリーズレギュレータの前記入出力間電圧が許容最小入出力間電圧値以上となるよう前記スイッチングレギュレータのスイッチング素子に供給するＰＷＭ信号を調整するＰＷＭ駆動回路と、を備えることを特徴とする。

この特徴（２）を有する発明によれば、ＰＷＭ駆動回路が、シリーズレギュレータの出力電圧からピーク検出器により検出した最小電圧値に基づき、シリーズレギュレータが最小入出力間電圧値以上となるよう前記スイッチングレギュレータのスイッチング素子に供給されるＰＷＭ信号を調整するようにしているので、シリーズレギュレータによるスイッチングレギュレータの出力電圧に対する出力リップルの除去効果が消失することなくシリーズレギュレータの電力損失を少なくすることができる。

（３）上記の特徴（１）又は（２）を有する発明において、前記ＰＷＭ駆動回路は、前記シリーズレギュレータの出力電圧に前記シリーズレギュレータの前記許容最小入出力間電圧値を加えた電圧が、前記スイッチングレギュレータの前記出力電圧の前記最小電圧値に等しくなるように前記ＰＷＭ信号を調整することを特徴とする。

この特徴（３）を有する発明によれば、シリーズレギュレータによるスイッチングレギュレータの出力電圧に対する出力リップルの除去効果が消失することなくシリーズレギュレータの電力損失を最小にすることができる。

（４）上記の特徴（１）又は（２）を有する発明において、前記ピーク検出器は、少なくとも前記ＰＷＭ信号が前記スイッチングレギュレータの前記スイッチング素子を導通させるタイミング毎にリセットされ、リセットされた後に前記最小電圧値を検出してホールドするピークホールド回路であることを特徴とする。

この特徴（４）を有する発明によれば、スイッチングレギュレータの出力電圧はスイッチング素子の導通時以降に最小となるので、スイッチングレギュレータ又はシリーズレギュレータの出力電圧値の最小電圧を確実に検出することができる。

この発明によれば、シリーズレギュレータの電力損失を少なくできる。また、この発明によれば、シリーズレギュレータによるスイッチングレギュレータの出力電圧に対する出力リップルの除去効果が消失することなく、換言すれば、シリーズレギュレータの出力電圧にリップルが現れることなく、かつシリーズレギュレータの電力損失を最小化できる。

以下、この発明の実施形態について図面を参照して説明する。

図１は、この発明の一実施形態に係るＤＣ−ＤＣコンバータ２０の構成を示す回路図である。

このＤＣ−ＤＣコンバータ２０は、基本的には、入力端子１００に供給される非安定直流電圧である入力電圧Ｖｉｎをスイッチングし、スイッチング周波数の出力リプルを含む安定化電圧である出力電圧Ｖｓｗを出力するスイッチングレギュレータ２２と、出力電圧Ｖｓｗが入力電圧として供給されスイッチングレギュレータ２２の出力電圧Ｖｓｗに含まれるリップルが除去されてより安定化した出力電圧Ｖｏｕｔを出力端子１０２に出力するシリーズレギュレータ２４と、シリーズレギュレータ２４の出力電圧Ｖｏｕｔからシリーズレギュレータ２４の入出力間電圧（降下電圧）Ｖｃｅが小さくなる方向の最小電圧値Ｖｍｉｎを検出するピーク検出器２６とを備える。

スイッチングレギュレータ２２は、ＭＯＳＦＥＴ等のスイッチング素子２８と、ダイオード３０と、コイル３２と、コンデンサ３４とを有する出力回路３５と、ピーク検出器２６により検出された最小電圧値Ｖｍｉｎに基づきスイッチング素子２８のデューティ（オン時間とオフ時間の時間比率）を調整するためのＰＷＭ（パルス幅変調）信号Ｓｓｗをスイッチング素子２８のゲート端子に供給するＰＷＭ駆動回路３６とを備える。

ＰＷＭ駆動回路３６は、比較電圧としての最小電圧値Ｖｍｉｎと基準電圧発生器３８からの基準電圧Ｖ２とが供給され誤差電圧Ｖｅを出力する誤差増幅器４０と、ＰＷＭ回路４２とを備える。

ＰＷＭ回路４２は、三角波Ｓｓｔを発生する三角波発振器４４と、三角波Ｓｓｔと誤差電圧Ｖｅとを比較してデューティの調整されたＰＷＭ信号Ｓｗを出力回路３５とピーク検出器２６とに出力する比較器４５とを備える。

なお、ピーク検出器２６の出力端子と誤差増幅器４０の比較入力端子（図中、負入力端子）との間に、最小電圧値Ｖｍｉｎを平滑する（直流化させる）図示しないローパスフィルタを設けてフィードバックの安定性をより向上させるように構成してもよい。

シリーズレギュレータ２４は、出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄを出力する抵抗器（分圧器）４６、４８と、基準電圧Ｖ１を発生する基準電圧発生器５０と、分圧電圧Ｖｄと基準電圧Ｖ１を比較して出力端子１０２に所定の出力電圧Ｖｏｕｔが得られるように制御トランジスタ５２のベース端子をフィードバック制御する誤差増幅器５５とを備える。制御トランジスタ５２は、ＦＥＴに代替することができる。

ピーク検出器２６は、ＰＷＭ信号Ｓｓｗが供給されスイッチング素子２８を導通させるタイミング毎にリセット信号Ｓｒを出力する微分回路構成のリセット回路５４と、リセット信号Ｓｒによりリセットされた後に、シリーズレギュレータ２４の出力電圧Ｖｏｕｔに比例した分圧電圧Ｖｄの最小電圧値Ｖｍｉｎを検出してホールド（保持）するピークホールド回路５６とを備える。抵抗器４６と抵抗器４８による分圧比は既知であるので、ピークホールド回路５６は、出力電圧Ｖｏｕｔの最小値を検出するのと同等である。

リセット回路５４は、振幅制限用のダイオード５８、６０と、バイアス用の抵抗器６２と、微分用のコンデンサ６４とを備える。

ピークホールド回路５６は、分圧電圧Ｖｄを検出するボルテージフォロワ６６と、最小電圧値Ｖｍｉｎを検出しホールドするダイオード６８とコンデンサ７０と、リセット信号Ｓｒによりスイッチング素子２８の導通タイミング毎にコンデンサ７０にホールドされている最小電圧値Ｖｍｉｎを発生する電荷を放電する抵抗器７２とＭＯＳＦＥＴ等の半導体素子７４とを備える。

基本的には、以上のように構成されかつ動作するシリーズレギュレータ２４の前段にスイッチングレギュレータ２２が接続されたＤＣ−ＤＣコンバータ２０の動作について図２の定常状態の波形図を用いてより詳しく説明する。

三角波発振器４４から発生された一定振幅一定周期の三角波Ｓｓｔ（点線で示す信号）と、誤差増幅器４０からの誤差電圧Ｖｅ（一点鎖線で示す電圧）がＰＷＭ回路４２を構成する比較器４５により比較されてデューティが調整されるＰＷＭ信号Ｓｓｗ（２点鎖線で示す信号）が出力され、出力回路３５を構成するスイッチング素子２８のゲート端子とリセット回路５４に供給される。

この実施形態において、スイッチング素子２８は、ＰＷＭ信号Ｓｓｗの立ち下がり時点（例えば、時点ｔ１）から次の立ち上がり時点ｔ２までの間ＯＮ状態（導通期間）とされ、ＰＷＭ信号Ｓｓｗの立ち上がり時点、例えば、時点ｔ０（又は時点ｔ２）から次の立ち下がり時点ｔ１（又は時点ｔ３）までの間ＯＦＦ状態（非導通期間）とされる。

非導通期間の時点ｔ０〜時点ｔ１の間において、出力電圧Ｖｓｗは、コイル３２とコンデンサ３４にそれ以前の導通期間に蓄えられたエネルギが放出されることで保持されるので、スイッチング素子２８が導通した時点ｔ１では、出力電圧Ｖｓｗは、図２の波形図から理解されるように出力リプル電圧幅の最小電圧に近い電圧となる。時点ｔ１でスイッチング素子２８が導通されるとコイル３２による遅延があるので、その遅延時間分だけ遅れて最小電圧となり、その後、時点ｔ１〜時点ｔ２間でコイル３２にエネルギが蓄えられながらコンデンサＣ３４が充電されるので、出力電圧Ｖｓｗは、時点ｔ１〜時点ｔ２間で増加する。

したがって、出力電圧Ｖｓｗには、ＰＷＭ信号Ｓｓｗの周期、換言すれば、スイッチング周波数に比例した周期で振幅が変動する出力リップルが現れる。

ここで、シリーズレギュレータ２４の制御トランジスタ５２の入出力間のリップル除去効果（除去機能）は制御トランジスタ５２の入出力間のストレイキャパシタンス等により無限大とはなり得ないので、この出力リップルの一部がシリーズレギュレータ２４の出力電圧Ｖｏｕｔに現れる。

したがって、分圧電圧Ｖｄにも、出力電圧Ｖｏｕｔに現れている出力リップルの分圧電圧Ｖｄに比例した分が載る。ただし、出力電圧Ｖｏｕｔに現れる出力リップルはきわめて小さい値であるので、図２中の出力電圧Ｖｏｕｔには描いていない。

ピークホールド回路５６の最小電圧値Ｖｍｉｎをホールドするコンデンサ７０は、スイッチング素子２８が導通するタイミングのリセット信号Ｓｒにより半導体素子７４がＯＮ状態となったときに、例えば、時点ｔ１で最小電圧値Ｖｍｉｎとなる直前の電圧に充電され、その後、分圧電圧Ｖｄが低下すると、換言すればボルテージフォロワ６６の出力電圧が低下するとダイオード６８を通じてコンデンサ７０の電荷が放電され、ダイオード６８のカソード側の電圧が最小値となった時点で最小電圧値Ｖｍｉｎがコンデンサ７０にホールドされる（時点ｔ１）。このホールド時点ｔａ（図２参照）から次にリセットされる時点ｔ３まで最小電圧値Ｖｍｉｎが比較電圧としてＰＷＭ駆動回路３６が駆動される。したがって、出力電圧Ｖｓｗは、概ね、最小電圧値Ｖｍｉｎに基づいて電圧値が制御されることとなる（例えば、時点ｔ１〜ｔ３の１周期で考えると、リセット時点ｔ１からホールド時点ｔａまでの期間を除いたホールド時点ｔａから次のリセット時点ｔ３までの間、最小電圧値Ｖｍｉｎに基づいて出力電圧Ｖｓｗの電圧値がフィードバック制御されることとなる。）。

この場合、検出した最小電圧値Ｖｍｉｎに基づきシリーズレギュレータ２４の入出力間電圧Ｖｃｅが制御トランジスタ５２が通常の範囲（飽和しない能動の範囲）で動作する許容最小入出力間電圧値（最低入力電圧値ともいう。）Ｖｃｅｍｉｎ以上の値、好ましくは許容最小入出力間電圧値Ｖｃｅｍｉｎに等しい値になるように、基準電圧発生器３８による基準電圧Ｖ２が設定される。

以上説明したように上述した実施形態によれば、シリーズレギュレータ２４の前段にスイッチングレギュレータ２２を接続したＤＣ−ＤＣコンバータ２０において、シリーズレギュレータ２４の出力電圧Ｖｏｕｔに比例した出力電圧Ｖｏｕｔを分圧した分圧電圧Ｖｄからシリーズレギュレータ２４の制御トランジスタ５２の入出力間電圧Ｖｃｅが小さくなる方向の最小電圧値Ｖｍｉｎを検出するピーク検出器２６と、検出した最小電圧値Ｖｍｉｎに基づき、シリーズレギュレータ２４の制御トランジスタ５２の入出力間電圧Ｖｃｅが許容最小入出力間電圧値Ｖｃｅｍｉｎ以上となるようスイッチングレギュレータ２２のスイッチング素子２８に供給されるＰＷＭ信号Ｓｓｗを調整するＰＷＭ駆動回路３６を備える。

この場合、ＰＷＭ駆動回路３６が、シリーズレギュレータ２４の出力電圧Ｖｏｕｔからピーク検出器２６により検出した最小電圧値Ｖｍｉｎに基づき、シリーズレギュレータ２４が許容最小入出力間電圧値Ｖｃｅｍｉｎ以上（実際には、Ｖｃｅｍｉｎ又はＶｃｅｍｉｎ以上でなるべく低い値）となるようスイッチングレギュレータ２２のスイッチング素子２８に供給されるＰＷＭ信号Ｓｓｗを調整するようにしているので、シリーズレギュレータ２４によるスイッチングレギュレータ２２の出力電圧Ｖｓｗに対する出力リップルの除去効果が消失することなくシリーズレギュレータ２４の電力損失を最小化又は少なくすることができる。

なお、図１例のＤＣ−ＤＣコンバータ２０において、最小電圧値Ｖｍｉｎは、シリーズレギュレータ２４の出力電圧Ｖｏｕｔの分圧電圧Ｖｄから得るようにしているが、図３に示す他の実施形態に係るＤＣ−ＤＣコンバータ２０Ａに示すように、スイッチングレギュレータ２２の出力電圧Ｖｓｗ自体を抵抗器８０、８２により分圧した分圧電圧Ｖｄ´からシリーズレギュレータ２４の入出力間電圧Ｖｃｅが小さくなる方向の最小電圧値Ｖｍｉｎを検出するように構成を変更してもよい。この場合、検出した最小電圧値Ｖｍｉｎに基づきシリーズレギュレータ２４の入出力間電圧Ｖｃｅが制御トランジスタ５２が通常の範囲（飽和しない能動の範囲）で動作する許容最小入出力間電圧値Ｖｃｅｍｉｎ以上となるように、基準電圧発生器３８による基準電圧Ｖ２を再設定するだけで略同一の作用効果が達成される。

ＰＷＭ駆動回路３６は、ＰＷＭ信号Ｓｓｗを調整する際、シリーズレギュレータ２４の出力電圧Ｖｏｕｔにシリーズレギュレータ２４の制御トランジスタ５２の許容最小入出力間電圧値Ｖｃｅｍｉｎを加えた電圧（Ｖｏｕｔ＋Ｖｃｅｍｉｎ）が、スイッチングレギュレータ２２の出力リップルを含む出力電圧Ｖｓｗの最小値に等しい値となるように調整することで、シリーズレギュレータ２４の出力電圧Ｖｏｕｔにリップルが現れることがなく、かつシリーズレギュレータ２４の電力損失を最小化することができる。

また、ピーク検出器２６は、ＰＷＭ信号Ｓｓｗが、スイッチングレギュレータ２２のスイッチング素子２８を導通させるタイミング毎（例えば、時点ｔ１、ｔ３等）にリセットされた後に、最小電圧値Ｖｍｉｎを検出しホールドするピークホールド回路５６を含む構成としており、スイッチングレギュレータ２２の出力電圧Ｖｓｗはスイッチング素子２８の導通時以降に出力リップルを含む電圧値が最小となるので、スイッチングレギュレータ２２及びシリーズレギュレータ２４の出力電圧Ｖｓｗ、Ｖｏｕｔの最小値に対応する最小電圧値Ｖｍｉｎを確実に検出することができる。

なお、上述した実施形態において、ピーク検出器２６によりピークを検出するタイミングは、ＰＷＭ信号Ｓｓｗの周期に一致させているが、これに限らず、ＰＷＭ信号Ｓｓｗの周期を分周又は逓倍した周期、あるいはＰＷＭ信号Ｓｓｗの周期と非同期であってより高周波の周期で検出するようにしてもよい。

上述した実施形態によれば、シリーズレギュレータ２４の電力損失を少なくできる。また、シリーズレギュレータ２４によるスイッチングレギュレータ２２の出力電圧Ｖｓｗに対する出力リップルの除去効果が消失することなく、換言すれば、シリーズレギュレータ２４の出力電圧Ｖｏｕｔにリップルが現れることなく、かつシリーズレギュレータ２４の電力損失を最小化できる。

図４は、図１例のピーク検出器２６を備えるＤＣ−ＤＣコンバータ２０のスイッチングレギュレータ２２の出力電圧Ｖｓｗと、シリーズレギュレータ２４の出力電圧Ｖｏｕｔのシミュレーション波形図、図５は、図１例のＤＣ−ＤＣコンバータ２０において、ピーク検出器２６を削除し、分圧電圧Ｖｄを直接誤差増幅器４０の比較入力端子に供給するように構成を変更した場合の従来技術に係るＤＣ−ＤＣコンバータのシミュレーション波形図である。

図４及び図５を比較すれば、スイッチングレギュレータ２２の出力電圧Ｖｓｗの出力リップルの負側のピークに応じてシリーズレギュレータ２４の出力電圧Ｖｏｕｔに現れる負側のリップルが、図５例（従来技術）に比較して図４例（実施形態）では格段に低減されていることが理解される。

なお、この発明は、上述の実施形態に限らず、この明細書の記載内容に基づき、種々の構成を採り得ることはもちろんである。

この発明の一実施形態に係るＤＣ−ＤＣコンバータの回路図である。 図１例のＤＣ−ＤＣコンバータの動作説明に供される波形図である。 他の実施形態に係るＤＣ−ＤＣコンバータの回路図である。 図１例のＤＣ−ＤＣコンバータによる出力電圧の波形図である。 従来技術に係るＤＣ−ＤＣコンバータによる出力電圧の波形図である。 従来技術に係るＤＣ−ＤＣコンバータの回路図である。

符号の説明

２０、２０Ａ…ＤＣ−ＤＣコンバータ ２２…スイッチングレギュレータ
２４…シリーズレギュレータ ２６…ピーク検出器
２８…スイッチング素子 ３５…出力回路
３６…ＰＷＭ駆動回路 ３８、５０…基準電圧発生器
４０、５５…誤差増幅器 ４２…ＰＷＭ回路
４４…三角波発振器 ４５…比較器
５２…制御トランジスタ ５４…リセット回路
５６…ピークホールド回路 ６６…ボルテージフォロワ
７４…半導体素子 Ｓｓｔ…三角波
Ｓｓｗ…ＰＷＭ信号 Ｖ１、Ｖ２…基準電圧
Ｖｃｅ…入出力間電圧（降下電圧） Ｖｃｅｍｉｎ…許容最小入出力間電圧値
Ｖｄ、Ｖｄ´…分圧電圧 Ｖｅ…誤差電圧
Ｖｏｕｔ、Ｖｓｗ…出力電圧 Ｖｍｉｎ…最小電圧値

Claims (4)

1. シリーズレギュレータの前段にスイッチングレギュレータが接続されたＤＣ−ＤＣコンバータにおいて、
   前記スイッチングレギュレータの出力電圧から、前記シリーズレギュレータの入出力間電圧が小さくなる方向の最小電圧値を検出するピーク検出器と、
   検出した前記最小電圧値に基づき、前記シリーズレギュレータの前記入出力間電圧が許容最小入出力間電圧値以上となるよう前記スイッチングレギュレータのスイッチング素子に供給するＰＷＭ信号を調整するＰＷＭ駆動回路と、
   を備えることを特徴とするＤＣ−ＤＣコンバータ。
2. シリーズレギュレータの前段にスイッチングレギュレータを接続したＤＣ−ＤＣコンバータにおいて、
   前記シリーズレギュレータの出力電圧から、前記シリーズレギュレータの入出力間電圧が小さくなる方向の最小電圧値を検出するピーク検出器と、
   検出した前記最小電圧値に基づき、前記シリーズレギュレータの前記入出力間電圧が許容最小入出力間電圧値以上となるよう前記スイッチングレギュレータのスイッチング素子に供給するＰＷＭ信号を調整するＰＷＭ駆動回路と、
   を備えることを特徴とするＤＣ−ＤＣコンバータ。
3. 請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
   前記ＰＷＭ駆動回路は、前記シリーズレギュレータの出力電圧に前記シリーズレギュレータの前記許容最小入出力間電圧値を加えた電圧が、前記スイッチングレギュレータの前記出力電圧の前記最小電圧値に等しくなるように前記ＰＷＭ信号を調整する
   ことを特徴とするＤＣ−ＤＣコンバータ。
4. 請求項１又は２記載のＤＣ−ＤＣコンバータにおいて、
   前記ピーク検出器は、少なくとも前記ＰＷＭ信号が前記スイッチングレギュレータの前記スイッチング素子を導通させるタイミング毎にリセットされ、リセットされた後に前記最小電圧値を検出してホールドするピークホールド回路である
   ことを特徴とするＤＣ−ＤＣコンバータ。

Images