JP2008124165A - 半導体実装基板と、これに用いる製造方法 - Google Patents
半導体実装基板と、これに用いる製造方法 Download PDFInfo
- Publication number
- JP2008124165A JP2008124165A JP2006304734A JP2006304734A JP2008124165A JP 2008124165 A JP2008124165 A JP 2008124165A JP 2006304734 A JP2006304734 A JP 2006304734A JP 2006304734 A JP2006304734 A JP 2006304734A JP 2008124165 A JP2008124165 A JP 2008124165A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- semiconductor element
- substrate
- resin
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】半導体実装基板において、落下時などにシリコン基板2aと樹脂膜2bとの界面2e部分で剥離が発生。
【解決手段】電子部品3を半導体素子2の角部6近傍に装着することによって、基板12と半導体素子2との間に充填した樹脂5を半導体素子2と電子部品3との間の隙間14へ這い上がらせ、界面2eを樹脂5で覆うようにするものである。これにより、界面2eが樹脂5で覆われるので、落下などに強くなり、剥離などが発生し難くできる。
【選択図】図1
【解決手段】電子部品3を半導体素子2の角部6近傍に装着することによって、基板12と半導体素子2との間に充填した樹脂5を半導体素子2と電子部品3との間の隙間14へ這い上がらせ、界面2eを樹脂5で覆うようにするものである。これにより、界面2eが樹脂5で覆われるので、落下などに強くなり、剥離などが発生し難くできる。
【選択図】図1
Description
本発明は、基板にはんだバンプを介して半導体素子が実装された半導体実装基板に関するものである。
以下、従来の半導体実装基板について図面を用いて説明する。図7は従来の半導体実装基板の側面図であり、図8は同、角部の拡大側面図である。近年機器の小型化の要求に対応するために、基板1へ半導体素子2をフェイスダウンでフリップチップ実装したような半導体実装基板が登場してきている。特に携帯電話に代表される携帯機器では、携帯性と機能とを両立するために、このような実装方法が用いられてきている。
このような半導体実装基板は、図7、図8に示すように、基板1上に半導体素子2と電子部品3とが搭載されている。半導体素子2にははんだバンプ4を有しており、半導体素子2はこのはんだバンプ4を介して基板1へ接続されている。そして基板1と半導体素子2との間には樹脂5が充填される。
ここで、半導体素子2は、シリコン基板2aの下面側に樹脂膜2b(いわゆる再配線層)が形成されている。この樹脂膜2b上に形成された配線によってシリコン基板2a上に形成された回路とはんだバンプ4とが接続されている。
なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平8−241900号公報
しかしながらこのような従来の半導体実装基板において、基板1と半導体素子2との間に樹脂5を充填する場合、半導体素子2の角部の側面2cでは、シリコン基板2aと樹脂膜2bとの界面2eが樹脂5で覆われず、露出した状態となる。
ここで、シリコン基板2aと樹脂膜2bとの接続強度は弱く、半導体実装基板1を落下したような場合に、シリコン基板2aと樹脂膜2bとの界面2e部分で剥離が発生する。
そこで本発明は、この問題を解決したもので、落下強度の高い半導体実装基板を提供することを目的としたものである。
この目的を達成するために本発明の半導体実装基板は、電子部品を半導体素子の角部近傍に装着することによって、基板と半導体素子との間に充填した樹脂を半導体素子と電子部品との間の隙間へ這い上がらせるものである。これにより所期の目的を達成できる。
以上のように本発明によれば、基板上に装着された半導体素子と、この半導体素子と前記基板とを接続するはんだバンプと、前記半導体素子と前記基板との間の隙間に充填された樹脂と、前記基板における前記半導体素子の装着面側に装着された電子部品とを備え、前記電子部品は前記半導体素子の角部近傍に装着されたものである。
これにより、樹脂はその界面張力と毛細管現象とにより、半導体素子と電子部品との間の隙間へ這い上がることとなる。従って、半導体素子の角部近傍の側面にも樹脂が付着するので、落下強度の高い半導体実装基板を提供できるという効果がある。
また、電子部品は汎用の実装機で実装が可能であるので、生産性が良好である。更に、電子部品は半導体実装基板上に構成された回路の一部としての役割も果たせることも可能であるので、別途部品を設けずとも良く、安価な半導体実装基板を実現できる。
(実施の形態1)
以下、本実施の形態における半導体実装基板11について図面を用いて説明する。図1は本実施の形態における半導体実装基板11の上面図であり、図2は同、側面図であり、図3は同、要部拡大断面図である。なお、図1から図3において、従来(図7、図8)と同じものは同じ番号を用いてその説明は簡略化している。
以下、本実施の形態における半導体実装基板11について図面を用いて説明する。図1は本実施の形態における半導体実装基板11の上面図であり、図2は同、側面図であり、図3は同、要部拡大断面図である。なお、図1から図3において、従来(図7、図8)と同じものは同じ番号を用いてその説明は簡略化している。
図1〜図3において、基板12上には半導体素子2と電子部品3とが搭載されている。半導体素子2は、はんだバンプ4を介して基板12へ接続されている。一方電子部品3は、はんだ13を介して基板12へ接続されている。ここではんだバンプ4の大きさは、100マイクロメータ程度であるので、半導体素子2と基板12との間の接続強度が弱い。そこでこの半導体素子2と基板12との接続強度を補うために、半導体素子2と基板12との間の隙間に樹脂5が充填される。
樹脂5は、半導体素子2の角部6にまで到達するように充填される。このとき、半導体素子2の側面2cの中央部2dには樹脂5が早く到達する。従って、中央部2dにおいては、樹脂5が半導体素子2と基板12の隙間より溢れ出て、半導体素子2の側面2cを這い上がるので、中央部2d近傍においてシリコン基板2aと樹脂膜2bとの界面2eは、樹脂5で覆われる。
一方、角部6に到達した樹脂5は、毛細管現象により半導体素子2の角部6と電子部品3の絶縁部分3a間に形成された隙間14を這い上がることとなる。そしてこの樹脂5を這い上がらせる隙間を形成するために、電子部品3が半導体素子2の角部6に近接するように配置される。なお、電子部品3の絶縁部分3aが角部6に対応する位置となるように実装する。このようにすれば、樹脂5がはんだ13を覆い難くなるので、修理などで電子部品3を交換するような場合においてもはんだ13が作業の邪魔になり難い。
ここで、樹脂5が角部6において隙間14を這い上がり易くするためには、隙間14の間隔15は、基板12の表面から樹脂膜20までの間隔16より小さくすることが望ましい。本実施の形態において間隔16は約110マイクロメータとしている。これは、樹脂5を角部6まで完全に充填し、樹脂5内にボイドなどを発生しないようにするためである。従って本実施の形態において隙間14の間隔15は、100ミクロンメータとしている。
また、電子部品3と基板12との間には一般的に隙間17が生じる。ところが樹脂5が隙間14を這い上がる時に、この隙間17があると樹脂5がこの隙間17へ流れ込み、樹脂5が隙間14を這い上がりにくくなってしまうこととなる。そこで、本実施の形態では、電子部品3の絶縁部分3aの下となる箇所に導体18を形成し、さらにこの導体18の上を覆うように絶縁膜19を形成している。これにより、電子部品3の絶縁部分3aの下に形成される隙間17を小さくできるので、樹脂5は隙間17へ吸い込まれにくくなり、樹脂5が隙間14を這い上がり易くなる。
さらに電子部品3は、絶縁部分3aの尖った側が下方となる方向で実装することが望ましい。コンデンサ、抵抗や、インダクタなどは一般的に焼成前にチップ形状に切断される。このとき、切断歯が入る側の角にはだれが生じ、その逆側の角は尖った形状となる。そこで、本実施の形態では、このことに着目し、電子部品3を実装する場合に、尖った側の角が下方を向くように実装するものである。これにより、電子部品3と基板12との間の隙間17を小さくできることとなり、樹脂5は隙間17へ吸い込まれにくくなり、樹脂5が隙間14を這い上がり易くなる。
ここで、基板12の上面から電子部品3の上面までの高さ20は、少なくとも基板12の上面から界面2eまでの界面高さ21より高い電子部品3を用いることが重要である。これは半導体素子2の側面2cと電子部品3の絶縁部分3aの側面との間での毛細管現象により、樹脂5を界面高さ21まで這い上がらせなければならないことによるものであるためである。
なお、隙間14を這い上がった樹脂5は、樹脂5の界面張力により隙間14の中央が窪んだ凹形状となる。従ってこの窪みの最も低い点の高さは界面高さ21以上にすることが望ましい。ここで樹脂5は、絶縁部分3aでの界面張力により、窪みの底に対して這い上がり寸法22だけ這い上がる。そこで、本実施の形態においては電子部品3の上面と界面高さ21との差が、這い上がり寸法22以上となる電子部品3を用いている。これにより、窪みの底部の高さを界面高さ21より高くできるので、衝撃力が加わってもクラックなどが発生し難くできる。
以下、本実施の形態における半導体実装基板11の製造方法について図面を用いて説明する。図4は本発明の一実施の形態における半導体実装基板の製造フローチャートであり、図5は同、基板の上面図である。なお、図4、図5において図1から図3と同じものには同じ番号を用いて、その説明は簡略化している。
図4、図5において、基板12には半導体素子2が装着される接続ランド31と電子部品3が接続される接続ランド32とが形成されている。なお基板12には絶縁膜19が形成されるが、これら接続ランド31、接続ランド32のそれぞれに対応する位置に、絶縁膜19の不形成部33と不形成部34aとがそれぞれ形成されている。
まず接続部材供給工程41は、基板12上へ接続部材を供給する工程であり、接続ランド31上にはフラックス40が塗布され、接続ランド32上にはペースト状のはんだ13が塗布される。
装着工程42は、この接続部材供給工程41の後で、半導体素子2や電子部品3をそれぞれの接続ランド31、接続ランド32上に装着する工程である。なお、半導体素子2には、接続ランド31のそれぞれと対応する位置にはんだバンプ4が形成されている。そしてリフロー工程43では、この装着工程42の後ではんだバンプ4やはんだ13を加熱・溶融させて、半導体素子2や電子部品3を基板12へ接続固定する。
樹脂充填工程44は、リフロー工程43の後で半導体素子2と基板12との間の隙間へ熱硬化性の樹脂5を充填し硬化する工程である。この樹脂充填工程44は、注入工程45と、この注入工程の後の硬化工程46とからなる。なお本実施の形態において樹脂5にはエポキシ樹脂を用いている。
まず注入工程45では、半導体素子2の側面2cの中央部2dからディスペンサで液状の樹脂5を注入する。このとき注入された樹脂5は、樹脂5が注入された側とは反対側の中央部に早く到着する。従って樹脂5は、注入側とは反対側の中央部において樹脂5が溢れ、注入側と反対側中央部で半導体素子の側面2cを這い上がる。次に樹脂5は、樹脂5が注入された側に隣接する側面2cの中央部に到着する。そして樹脂5は、注入側と隣接する側面2cの中央部から溢れ、半導体素子の側面2cを這い上がる。
そして最後に角部6に到着する。そしてこの角部6に到達した樹脂5は角部6で溢れ、樹脂5は半導体素子2と電子部品3との間の隙間14を毛細管現象によって這い上がる。そしてこのようにして樹脂5を注入した後に、硬化工程46で樹脂5を硬化させる。これにより、樹脂5が隙間14に這い上がるので、樹脂5で界面2eを覆うことができる。従って、落下などに対しても半導体素子2の樹脂膜2bが界面2eから剥離しにくくなるので、半導体実装基板11の落下強度を強くできる。
なおこのとき、界面2eの全周が樹脂5で覆われなければならない。そこで、本実施の形態における硬化工程46では、半導体素子2側が下方となる向きで加熱硬化させる。これにより、硬化工程46の熱により、一旦粘度が小さくなった樹脂5が、下方へと流れ落ちて硬化するので、樹脂5はさらに這い上がることとなり、界面2eはさらにしっかりと樹脂5で覆われることとなる。
なおこのような場合注入工程45では、少なくとも半導体素子2の周囲から溢れた樹脂5が半導体素子2の側面2cに付着するようにしておく。また半導体素子2の角部6においては、樹脂5が隙間14を這い上がり、隣接した電子部品3の絶縁部分3aと接触するようにしておくことが望ましい。このようにしておくことにより、硬化工程46で樹脂5が半導体素子2の側面2cや電子部品3の絶縁部分3aに沿って流れ易くできる。
なお、本実施の形態では、角部6が電子部品3の絶縁部分3aに対応するように配置される。これは、絶縁部分3aであれば、はんだ13が樹脂5で覆われにくくなるので、半導体実装基板11が再度加熱された場合においても、はんだ13が再溶融して噴出するようなことは発生し難くなる。
また、本実施の形態では、電子部品3の絶縁部分3aの下となる位置に、接続導体18を設けている。これにより隙間17を小さくできるので、樹脂5が隙間14を這い上がり易くできる。さらに本実施の形態では、接続導体18が接続ランド32同士を接続するように設けられている。これにより電子部品3の絶縁部分3aの下方全体に対して隙間17を小さくできる。
ここで、電子部品3は、半導体素子2の側面2cに対して平行あるいは傾斜して装着のいずれでも良いが、電子部品3を半導体素子2の側面2cと平行に装着した場合には、毛細管現象により這い上げる範囲を広くできる。一方、角部6に傾斜して装着した場合には、その角部6に隣接する2辺に対して樹脂5を這い上げ易くできる。
なお、角部6が電子部品3の側面のほぼ中央部に対応する位置となるように装着すると良い。これは、たとえ電子部品3や半導体素子2の装着がずれた場合でも、角部6の近傍に絶縁部分3aを配置することができるためである。
また本実施の形態において、半導体素子2に対する絶縁膜19の不形成部34aは、半導体素子2の外周により大きくしている。これにより半導体素子2と基板12との間の間隔16を大きくできるので、樹脂5が流れ易くなる。従って半導体素子2と基板12との間にボイドなどが発生し難くなる。
さらに、不形成部34aには、その角から電子部品3の方向に向かって形成した絶縁膜19の不形成部34bを設けている。これにより角部6に達した樹脂5を不形成部34bに沿って、電子部品3の方向へと流れ易くしている。
(実施の形態2)
以下本実施の形態について図面を用いて説明する。図6は、本発明の実施の形態2における装着工程での半導体実装基板の上面図である。図6において図1から図3と同じものには同じ番号を用いて、その説明は簡略化している。
以下本実施の形態について図面を用いて説明する。図6は、本発明の実施の形態2における装着工程での半導体実装基板の上面図である。図6において図1から図3と同じものには同じ番号を用いて、その説明は簡略化している。
図6は、本実施の形態における装着工程42では、実施の形態1と同じく基板12上に半導体素子2と電子部品3とを装着する。ただし電子部品3の装着は、接続ランド32の位置より電子部品3が半導体素子2から離れる方向へずれた位置に装着している。ただし、はんだ13と電子部品3とが接触する位置としておくことが必要である。
そして、リフロー工程43ではんだ13を溶融させることによって、電子部品3を所定の接続ランド32の位置へ移動させるわけである。これは、はんだ13が溶融することにより生じる表面張力が生じ、はんだ13が電子部品3を所定の位置へと引き戻す作用(セルフアライメント現象)を用いている。
このようにすることによって、電子部品3を半導体素子2の角部6へ近づけることができる。従って隙間14を小さくすることができるので、樹脂5を確実に隙間14へ這い上がらせることができる。
また、半導体素子2と電子部品3との隙間14を、実装機での実装可能な間隔16よりも小さくすることも可能となる。そしてこれは、半導体実装基板11の薄型化のために間隔16を小さくしたような場合に対して、有用となる。
本発明にかかる半導体実装基板は、半導体素子の落下強度が良いという効果を有し、特に落下強度および小型化を必要とするような機器等に用いると有用である。
2 半導体素子
3 電子部品
4 はんだバンプ
5 樹脂
6 角部
12 基板
3 電子部品
4 はんだバンプ
5 樹脂
6 角部
12 基板
Claims (11)
- 基板と、この基板上に装着された半導体素子と、この半導体素子と前記基板とを接続するはんだバンプと、前記半導体素子と前記基板との間の隙間に充填された樹脂と、前記基板における前記半導体素子の装着面側に装着された電子部品とを備え、前記電子部品は前記半導体素子の角部近傍に装着された半導体実装基板。
- 電子部品は、前記電子部品の絶縁部分が半導体素子の角部と対応する位置に配置された請求項1に記載の半導体実装基板。
- 電子部品の側面の中央部が半導体素子の角部と対応する位置に配置された請求項2に記載の半導体実装基板。
- 電子部品は、半導体素子の側面に対して斜めに実装された請求項1に記載の半導体実装基板。
- 基板上には前記電子部品の絶縁部分の下方となる位置に導体が形成された請求項1に記載の半導体実装基板。
- 接続導体の上面には、絶縁膜が形成された請求項5に記載の半導体実装基板。
- 電子部品は、絶縁部分の角が尖った側を下側となる方向に実装された請求項1に記載の半導体実装基板。
- 半導体素子の下面には樹脂膜を有し、基板上面から電子部品の上端までの高さは、前記基板上面から前記半導体素子と樹脂膜との界面までの高さより高くした請求項1に記載の半導体実装基板。
- 電子部品の上端と界面との高さの差は、前記電子部品の側面において前記側面と樹脂との界面張力によって生じる前記樹脂の這い上がり寸法以上とした請求項8に記載の半導体実層基板。
- 基板に設けられた接続ランド上に接続部材を供給し、その後で半導体素子と電子部品を前記基板上に装着し、その後で加熱して前記基板と前記半導体素子および前記電子部品とを接続し、その後で前記半導体素子と前記基板との間に樹脂を充填し硬化する半導体実装基板の製造方法において、前記電子部品を装着する工程では、前記半導体素子の角部と前記電子部品との間に前記樹脂が這い上がり可能な隙間が形成されるように前記半導体素子と前記電子部品とを装着し、前記樹脂を充填し硬化する工程では、前記半導体素子の側面と前記電子部品の側面との間の隙間に前記樹脂を這い上がらせる半導体実装基板の製造方法。
- 電子部品を装着する工程では、半導体素子の角部の近傍であって、前記電子部品が装着されるべき前記接続ランドの位置より前記電子部品が前記半導体素子から離れる方向へずれた位置であるとともに、前記クリームはんだと前記電子部品とが接触可能な位置へ前記電子部品を装着し、前記加熱工程では前記電子部品を前記半導体素子の角部側へ近づける請求項10に記載の半導体実装基板の製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304734A JP2008124165A (ja) | 2006-11-10 | 2006-11-10 | 半導体実装基板と、これに用いる製造方法 |
EP07118576A EP1914798A3 (en) | 2006-10-18 | 2007-10-16 | Semiconductor Mounting Substrate and Method for Manufacturing the Same |
CN 200710181935 CN101166395B (zh) | 2006-10-18 | 2007-10-17 | 半导体安装基板及其制造方法 |
US11/873,618 US7919359B2 (en) | 2006-10-18 | 2007-10-17 | Semiconductor mounting substrate and method for manufacturing the same |
US13/031,945 US8217515B2 (en) | 2006-10-18 | 2011-02-22 | Semiconductor mounting substrate and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304734A JP2008124165A (ja) | 2006-11-10 | 2006-11-10 | 半導体実装基板と、これに用いる製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008124165A true JP2008124165A (ja) | 2008-05-29 |
Family
ID=39508614
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304734A Withdrawn JP2008124165A (ja) | 2006-10-18 | 2006-11-10 | 半導体実装基板と、これに用いる製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008124165A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062472A (ja) * | 2011-09-15 | 2013-04-04 | Toppan Printing Co Ltd | 半導体パッケージおよびその製造方法 |
US9847299B2 (en) | 2014-09-30 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Semiconductor package and mounting structure thereof |
-
2006
- 2006-11-10 JP JP2006304734A patent/JP2008124165A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013062472A (ja) * | 2011-09-15 | 2013-04-04 | Toppan Printing Co Ltd | 半導体パッケージおよびその製造方法 |
US9847299B2 (en) | 2014-09-30 | 2017-12-19 | Murata Manufacturing Co., Ltd. | Semiconductor package and mounting structure thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10535616B2 (en) | Warpage control in package-on-package structures | |
TWI532133B (zh) | 半導體元件中的無鉛結構 | |
US20170018534A1 (en) | Electronic component device and manufacturing method thereof | |
JPWO2014112167A1 (ja) | モジュールおよびその製造方法 | |
KR20040100949A (ko) | 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법 | |
US8217515B2 (en) | Semiconductor mounting substrate and method for manufacturing the same | |
JP2003100809A (ja) | フリップチップ実装方法 | |
JP2009135391A (ja) | 電子装置およびその製造方法 | |
JP2008124165A (ja) | 半導体実装基板と、これに用いる製造方法 | |
CN114823573B (zh) | 一种散热型封装结构及其形成方法 | |
US11837476B2 (en) | Flip-chip package with reduced underfill area | |
JP4752717B2 (ja) | モジュールの製造方法 | |
JP2007258448A (ja) | 半導体装置 | |
KR20120062434A (ko) | 반도체 패키지 및 그 제조방법 | |
JP2015070187A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4561969B2 (ja) | 半導体装置 | |
KR102107035B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2013062472A (ja) | 半導体パッケージおよびその製造方法 | |
JP4591715B2 (ja) | 半導体装置の製造方法 | |
JP6812919B2 (ja) | 半導体パッケージ | |
JP2007266640A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2008243879A (ja) | 電子装置およびその製造方法 | |
JP2003332381A (ja) | 電子部品の実装方法 | |
JP2009027109A (ja) | 電子部品の実装方法及び回路基板 | |
JP2006005208A (ja) | 半導体装置およびその実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091110 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091214 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100907 |