JP2008123135A - マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 - Google Patents
マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 Download PDFInfo
- Publication number
- JP2008123135A JP2008123135A JP2006304559A JP2006304559A JP2008123135A JP 2008123135 A JP2008123135 A JP 2008123135A JP 2006304559 A JP2006304559 A JP 2006304559A JP 2006304559 A JP2006304559 A JP 2006304559A JP 2008123135 A JP2008123135 A JP 2008123135A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- sub
- faulty
- multiprocessor system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
- G06F11/0724—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU] in a multiprocessor or a multi-core unit
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Abstract
【解決手段】複数のプロセッサのうち、障害を有する障害プロセッサを特定し、一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定するプロセッサ指定情報と、を関連づけるテーブルを、障害プロセッサのリング型バスに対する接続位置に応じて各プロセッサ指定情報が障害プロセッサを除くいずれかのプロセッサを指定するように生成し、当該一部のプロセッサのそれぞれは、複数の所定処理がそれぞれプロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び生成されたテーブルに基づいて、当該プロセッサを指定するプロセッサ指定情報に関連づけられた所定処理を実行するマルチプロセッサシステムである。
【選択図】図2
Description
Claims (6)
- 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムであって、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを記憶するテーブル記憶手段と、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段と、
前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように、前記テーブルを生成するテーブル生成手段と、
を含み、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするマルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムにおいて、
前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置に応じて、前記障害プロセッサを除く前記複数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
ことを特徴とするマルチプロセッサシステム。 - 請求項2に記載のマルチプロセッサシステムにおいて、
前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置と、前記複数の処理モジュールのうちの所定の処理モジュールの前記リング型バスに対する接続位置と、の位置関係に応じて、前記障害プロセッサを除く前記複数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
ことを特徴とするマルチプロセッサシステム。 - 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムの制御方法であって、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定するステップと、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを、前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように生成するステップと、
を含み、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするマルチプロセッサシステムの制御方法。 - 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムにより実行されるプログラムであって、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段、及び
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを、前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように生成するテーブル生成手段、
として前記マルチプロセッサシステムを機能させ、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするプログラム。 - 請求項5に記載のプログラムを記憶したコンピュータ読み取り可能な情報記憶媒体。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304559A JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
US12/444,747 US8266476B2 (en) | 2006-11-09 | 2007-09-26 | Multiprocessor system, its control method, and information recording medium |
CN2007800401077A CN101529387B (zh) | 2006-11-09 | 2007-09-26 | 多处理器系统、其控制方法和信息存储介质 |
EP07807867.2A EP2085885B1 (en) | 2006-11-09 | 2007-09-26 | Multiprocessor system, its control method, and information recording medium |
PCT/JP2007/068651 WO2008056489A1 (fr) | 2006-11-09 | 2007-09-26 | Système à processeurs multiples, son procédé de commande et support d'enregistrement d'informations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304559A JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008123135A true JP2008123135A (ja) | 2008-05-29 |
JP2008123135A5 JP2008123135A5 (ja) | 2009-12-03 |
JP4421593B2 JP4421593B2 (ja) | 2010-02-24 |
Family
ID=39507846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304559A Active JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4421593B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504835A (ja) * | 2008-10-03 | 2012-02-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 多重プロセッサアーキテクチャ及び方法 |
JP2018022205A (ja) * | 2016-08-01 | 2018-02-08 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
US9977756B2 (en) | 2008-10-03 | 2018-05-22 | Advanced Micro Devices, Inc. | Internal bus architecture and method in multi-processor systems |
-
2006
- 2006-11-09 JP JP2006304559A patent/JP4421593B2/ja active Active
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012504835A (ja) * | 2008-10-03 | 2012-02-23 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 多重プロセッサアーキテクチャ及び方法 |
US9977756B2 (en) | 2008-10-03 | 2018-05-22 | Advanced Micro Devices, Inc. | Internal bus architecture and method in multi-processor systems |
JP2018022205A (ja) * | 2016-08-01 | 2018-02-08 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
US11418384B2 (en) | 2016-08-01 | 2022-08-16 | Canon Kabushiki Kaisha | Information processing apparatus and method for controlling the same |
Also Published As
Publication number | Publication date |
---|---|
JP4421593B2 (ja) | 2010-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160210159A1 (en) | User Mode Driver Extension and Preprocessing | |
KR101713009B1 (ko) | 스케일가능한 컴퓨트 패브릭 | |
US8661440B2 (en) | Method and apparatus for performing related tasks on multi-core processor | |
JP2017068345A (ja) | バスシステム | |
US8266476B2 (en) | Multiprocessor system, its control method, and information recording medium | |
JP4421593B2 (ja) | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 | |
JP4421592B2 (ja) | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 | |
JP2010244580A (ja) | 外部デバイスアクセス装置 | |
JP7277592B2 (ja) | 家庭用ゲームコンソール及びクラウドゲーム用のスケーラブルなゲームコンソールcpu/gpu設計 | |
CN112218140A (zh) | 视频同步播放方法、装置、系统和存储介质 | |
JP4011082B2 (ja) | 情報処理装置、グラフィックプロセッサ、制御用プロセッサおよび情報処理方法 | |
JP6106986B2 (ja) | 演算処理装置、情報処理装置及び割込制御方法 | |
JP4446968B2 (ja) | データ処理装置 | |
JP2007206255A (ja) | 表示制御装置及び負荷分散方法 | |
JP6056363B2 (ja) | 処理装置及び処理装置の制御方法 | |
JP2007109109A (ja) | メディア処理装置 | |
JP2005190487A (ja) | グラフィックスプロセッサ | |
US20100299682A1 (en) | Method and apparatus for executing java application | |
KR20140112860A (ko) | 시스템 온-칩 및 이의 동작 방법 | |
JP2007241922A (ja) | 共有資源利用のための調停方法及びその調停装置 | |
WO2014020745A1 (ja) | 情報処理装置およびその制御方法 | |
JP4560398B2 (ja) | データ処理回路 | |
JPWO2014045500A1 (ja) | Lsi及びlsi製造方法 | |
JP5390316B2 (ja) | 画像処理装置および画像処理方法 | |
JP2007272358A (ja) | 情報処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091020 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091202 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4421593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |