JP2008123135A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2008123135A5 JP2008123135A5 JP2006304559A JP2006304559A JP2008123135A5 JP 2008123135 A5 JP2008123135 A5 JP 2008123135A5 JP 2006304559 A JP2006304559 A JP 2006304559A JP 2006304559 A JP2006304559 A JP 2006304559A JP 2008123135 A5 JP2008123135 A5 JP 2008123135A5
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- designation information
- multiprocessor system
- ring bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (8)
- 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムであって、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを記憶するテーブル記憶手段と、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段と、
前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように、前記テーブルを生成するテーブル生成手段と、
を含み、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするマルチプロセッサシステム。 - 請求項1に記載のマルチプロセッサシステムにおいて、
前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置に応じて、前記障害プロセッサを除く前記複数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
ことを特徴とするマルチプロセッサシステム。 - 請求項2に記載のマルチプロセッサシステムにおいて、
前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置と、前記複数の処理モジュールのうちの所定の処理モジュールの前記リング型バスに対する接続位置と、の位置関係に応じて、前記障害プロセッサを除く前記複数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
ことを特徴とするマルチプロセッサシステム。 - 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムの制御方法であって、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定するステップと、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを、前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように生成するステップと、
を含み、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするマルチプロセッサシステムの制御方法。 - 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムにより実行されるプログラムであって、
前記複数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段、及び
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを、前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するように生成するテーブル生成手段、
として前記マルチプロセッサシステムを機能させ、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするプログラム。 - 請求項5に記載のプログラムを記憶したコンピュータ読み取り可能な情報記憶媒体。
- 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムであって、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルであって、前記複数のプロセッサ指定情報のそれぞれが、障害を有する少なくとも一つの障害プロセッサの前記リング型バスに対する接続位置に応じて決まる、前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するテーブルを記憶するテーブル記憶手段を含み、
前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記テーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
ことを特徴とするマルチプロセッサシステム。 - 複数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するリング型バスと、を備えるマルチプロセッサシステムの制御方法であって、
前記複数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルであって、前記複数のプロセッサ指定情報のそれぞれが、障害を有する少なくとも一つの障害プロセッサの前記リング型バスに対する接続位置に応じて決まる、前記障害プロセッサを除く前記複数のプロセッサのうちのいずれかのプロセッサを指定するテーブルを取得するステップと、
前記一部のプロセッサのそれぞれが、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記テーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行するステップと、
を含むことを特徴とするマルチプロセッサシステムの制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304559A JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
US12/444,747 US8266476B2 (en) | 2006-11-09 | 2007-09-26 | Multiprocessor system, its control method, and information recording medium |
CN2007800401077A CN101529387B (zh) | 2006-11-09 | 2007-09-26 | 多处理器系统、其控制方法和信息存储介质 |
EP07807867.2A EP2085885B1 (en) | 2006-11-09 | 2007-09-26 | Multiprocessor system, its control method, and information recording medium |
PCT/JP2007/068651 WO2008056489A1 (fr) | 2006-11-09 | 2007-09-26 | Système à processeurs multiples, son procédé de commande et support d'enregistrement d'informations |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006304559A JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008123135A JP2008123135A (ja) | 2008-05-29 |
JP2008123135A5 true JP2008123135A5 (ja) | 2009-12-03 |
JP4421593B2 JP4421593B2 (ja) | 2010-02-24 |
Family
ID=39507846
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006304559A Active JP4421593B2 (ja) | 2006-11-09 | 2006-11-09 | マルチプロセッサシステム、その制御方法、プログラム及び情報記憶媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4421593B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8373709B2 (en) * | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
US8892804B2 (en) | 2008-10-03 | 2014-11-18 | Advanced Micro Devices, Inc. | Internal BUS bridge architecture and method in multi-processor systems |
JP6869660B2 (ja) * | 2016-08-01 | 2021-05-12 | キヤノン株式会社 | 情報処理装置、及び情報処理装置の制御方法 |
-
2006
- 2006-11-09 JP JP2006304559A patent/JP4421593B2/ja active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3161639B1 (en) | Techniques for handling errors in persistent memory | |
JP2015527681A5 (ja) | ||
JP2012248184A5 (ja) | ||
JP2014534532A5 (ja) | ||
ATE497611T1 (de) | Integriertes mikroprozessorsystem für sicherheitskritische regelungen | |
WO2014204437A3 (en) | Tracking core-level instruction set capabilities in a chip multiprocessor | |
WO2013016567A3 (en) | System and method for virtual partition monitoring | |
JP2013520748A5 (ja) | ||
JP2014132490A5 (ja) | ||
JP2012150583A5 (ja) | ||
JP2008123135A5 (ja) | ||
JP2006216027A5 (ja) | ||
JP2009245009A (ja) | 車両制御装置及びマルチコアプロセッサ | |
CN1794197A (zh) | 双重同步系统和双重同步系统的操作方法 | |
CN104461468A (zh) | 基于处理器指令快速完成的精确异常维护方法及装置 | |
CN104536770A (zh) | 一种支持并行作业断点恢复的作业提交和恢复方法 | |
JP2008123134A5 (ja) | ||
JP2006236105A5 (ja) | ||
WO2010064874A3 (ko) | 자동좌표 생성을 통한 영상기반 제어 가공 장치 | |
CN104992271A (zh) | 一种不同流程实例协同运行的系统及其实现方法 | |
JP2019053617A5 (ja) | ||
JP2016506001A5 (ja) | ||
RU2016135934A (ru) | Эффективности операционной системы/гипервизора для подразделенных уровней привилегии | |
US20140039846A1 (en) | Information processing method, information processing device, and information processing system | |
JP2010146117A (ja) | 情報処理装置、情報処理方法および情報処理プログラム |