JP2008123134A5 - - Google Patents

Claims (13)

1. ３以上の所定数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するバスと、を備えるマルチプロセッサシステムであって、
   前記所定数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段と、
   前記障害プロセッサの前記バスに対する接続位置に対応する位置において前記バスに接続された少なくとも一つの前記プロセッサを、通信制限の対象となる通信制限プロセッサとして選択する通信制限プロセッサ選択手段と、
   前記通信制限プロセッサによる、前記バスを介したデータ通信を制限する通信制限手段と、
   を含むことを特徴とするマルチプロセッサシステム。
2. 請求項１に記載のマルチプロセッサシステムにおいて、
   前記バスはリング型バスであり、
   前記通信制限プロセッサ選択手段は、前記障害プロセッサの前記バスに対する接続位置と前記通信制限プロセッサの前記バスに対する接続位置との間における、前記バスに対して接続される前記処理モジュールの個数の差が小さくなるように、前記通信制限プロセッサを選択する
   ことを特徴とするマルチプロセッサシステム。
3. 請求項１又は２に記載のマルチプロセッサシステムにおいて、
   前記バスは複数のデータ伝送路を含んで構成され、
   前記所定数のプロセッサは、それぞれ前記複数のデータ伝送路のいずれかを用いて前記複数の処理モジュールのうちの所定の処理モジュールとの間でデータ通信を行い、
   前記通信制限プロセッサ選択手段は、前記複数のデータ伝送路のうち、前記障害プロセッサから前記所定の処理モジュールへのデータ通信に用いられるデータ伝送路とは異なるデータ伝送路を用いて前記所定の処理モジュールへのデータ通信を行うプロセッサを、前記通信制限プロセッサとして選択する
   ことを特徴とするマルチプロセッサシステム。
4. 請求項１乃至３のいずれか一項に記載のマルチプロセッサシステムにおいて、
   前記通信制限手段は、前記通信制限プロセッサによるプログラムの実行を制限することにより、前記通信制限プロセッサによるデータ通信を制限する
   ことを特徴とするマルチプロセッサシステム。
5. 請求項１乃至３のいずれか一項に記載のマルチプロセッサシステムにおいて、
   所定のプログラムを記憶する手段をさらに含み、
   前記通信制限手段は、前記通信制限プロセッサに前記所定のプログラムを実行させることによって、前記通信制限プロセッサによるデータ通信を制限する
   ことを特徴とするマルチプロセッサシステム。
6. 請求項１乃至５のいずれか一項に記載のマルチプロセッサシステムにおいて、
   前記バスはリング型バスであり、
   前記所定数のプロセッサのうちの一部のプロセッサと、当該一部のプロセッサのいずれかをそれぞれ指定する複数のプロセッサ指定情報と、を関連づけるテーブルを記憶するテーブル記憶手段と、
   前記障害プロセッサの前記リング型バスに対する接続位置に応じて、前記各プロセッサ指定情報が前記障害プロセッサを除く前記所定数のプロセッサのうちのいずれかのプロセッサを指定するように、前記テーブルを生成するテーブル生成手段と、
   を含み、
   前記一部のプロセッサのそれぞれは、複数の所定処理を含むとともに、当該各所定処理がそれぞれ前記プロセッサ指定情報のいずれかに関連づけられてなるアプリケーションプログラム、及び前記生成されたテーブルに基づいて、当該プロセッサを指定する前記プロセッサ指定情報に関連づけられた前記所定処理を実行する
   ことを特徴とするマルチプロセッサシステム。
7. 請求項６に記載のマルチプロセッサシステムにおいて、
   前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置に応じて、前記障害プロセッサを除く前記所定数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
   ことを特徴とするマルチプロセッサシステム。
8. 請求項７に記載のマルチプロセッサシステムにおいて、
   前記テーブル生成手段は、前記障害プロセッサを除く前記各プロセッサの前記リング型バスに対する接続位置と、前記複数の処理モジュールのうちの所定の処理モジュールの前記リング型バスに対する接続位置と、の位置関係に応じて、前記障害プロセッサを除く前記所定数のプロセッサの中から前記各プロセッサ指定情報が指定するプロセッサを決定する
   ことを特徴とするマルチプロセッサシステム。
9. ３以上の所定数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するバスと、を備えるマルチプロセッサシステムの制御方法であって、
   前記所定数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定するステップと、
   前記障害プロセッサの前記バスに対する接続位置に対応する位置において前記バスに接続された少なくとも一つの前記プロセッサを、通信制限の対象となる通信制限プロセッサとして選択するステップと、
   前記通信制限プロセッサによる、前記バスを介したデータ通信を制限するステップと、
   を含むことを特徴とするマルチプロセッサシステムの制御方法。
10. ３以上の所定数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するバスと、を備えるマルチプロセッサシステムにより実行されるプログラムであって、
    前記所定数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段、
    前記障害プロセッサの前記バスに対する接続位置に対応する位置において前記バスに接続された少なくとも一つの前記プロセッサを、通信制限の対象となる通信制限プロセッサとして選択する通信制限プロセッサ選択手段、及び
    前記通信制限プロセッサによる、前記バスを介したデータ通信を制限する通信制限手段、
    として前記マルチプロセッサシステムを機能させるためのプログラム。
11. 請求項１０に記載のプログラムを記憶したコンピュータ読み取り可能な情報記憶媒体。
12. ３以上の所定数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するバスと、を備えるマルチプロセッサシステムであって、
    前記所定数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定する障害プロセッサ特定手段と、
    前記障害プロセッサの前記バスに対する接続位置に対応する位置において前記バスに接続された少なくとも一つの前記プロセッサを、通信制限の対象となる通信制限プロセッサとして、当該通信制限プロセッサによる前記バスを介したデータ通信を制限する通信制限手段と、
    を含むことを特徴とするマルチプロセッサシステム。
13. ３以上の所定数のプロセッサを含む複数の処理モジュールと、当該各処理モジュール相互のデータ通信を中継するバスと、を備えるマルチプロセッサシステムの制御方法であって、
    前記所定数のプロセッサのうち、障害を有する少なくとも一つの障害プロセッサを特定するステップと、
    前記障害プロセッサの前記バスに対する接続位置に対応する位置において前記バスに接続された少なくとも一つの前記プロセッサを、通信制限の対象となる通信制限プロセッサとして、当該通信制限プロセッサによる前記バスを介したデータ通信を制限するステップと、
    を含むことを特徴とするマルチプロセッサシステムの制御方法。