JP7277592B2 - 家庭用ゲームコンソール及びクラウドゲーム用のスケーラブルなゲームコンソールｃｐｕ／ｇｐｕ設計 - Google Patents

Description

本出願は一般的に、家庭用ゲームコンソール及びクラウドゲーム用のスケーラブルなゲームコンソールＣＰＵ／ＧＰＵ設計に関する。

コンピュータゲームコンソールなどのシミュレーションコンソールは、通常、中央処理装置（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）を含む「システムオンチップ」（ＳｏＣ）と呼ばれる単一のチップを使用する。半導体のスケーリングの問題と歩留まりの問題により、複数の小さなチップを高速コヒーレントバスでリンクして大きなチップを形成することができる。このようなスケーリングソリューションは、巨大なモノリシックチップを構築する場合に比べて性能がやや劣るが、コストは低くなる。

本明細書で理解されるように、ＳｏＣ技術は、ゲームコンソールなどのビデオシミュレーションコンソールに適用することができ、詳細には、単一のＳｏＣは、コンソールの「軽量」バージョンに提供されてよく、複数のＳｏＣは、「軽量」バージョンよりも優れた処理能力とストレージ機能を備えた「ハイエンド」バージョンのコンソールを提供するために使用されてよい。「ハイエンド」システムは、ランダムアクセスメモリ（ＲＡＭ）やその他の機能など、より多くのメモリを含むことができ、同じゲームコンソールチップを使用して、より性能の高いクラウド最適化バージョンにも使用されてよい。

ただし、本明細書でさらに理解されるように、そのような「ハイエンド」の複数のＳｏＣ設計は、ソフトウェアとシミュレーション（ゲーム）の設計に課題をもたらし、従ってスケーリングが必要になる。例として、不均一メモリアクセス（ＮＵＭＡ）及びスレッド管理に関連する課題と、ハードウェアを最適な方法で使用するためのヒントをソフトウェアに提供することに関する課題が生じる。協調して動作するＧＰＵの場合、フレームバッファの管理と高解像度マルチメディア（ＨＤＭＩ（登録商標））出力の制御に対処し得る。他の課題にも本明細書で対処し得る。

従って、装置は、少なくとも第１のグラフィックス処理ユニット（ＧＰＵ）と、第１のＧＰＵに通信可能に結合された少なくとも第２のＧＰＵとを備える。ＧＰＵは、第１のＧＰＵがビデオの第１の部分をレンダリングし、第２のＧＰＵがビデオの第２の部分をレンダリングし、第１の部分と第２の部分は互いに異なるように、ビデオの各部分をレンダリングするようにプログラムされる。

言い換えると、第１のＧＰＵは、ビデオの第１のフレームをレンダリングして第１の出力を提供するようにプログラムされてよく、第２のＧＰＵは、ビデオの全てのフレームではなく一部のフレームをレンダリングして第２の出力を提供するようにプログラムされる。第２のＧＰＵによってレンダリングされるフレームは、第１のＧＰＵによってレンダリングされるフレームとは異なる。第１の出力及び第２の出力を組み合わせて、ビデオをレンダリングしてよい。さらに、または代替として、第１のＧＰＵは、ビデオのフレームの全てのラインではなく一部のラインの全てをレンダリングして第１のライン出力を提供するようにプログラムされてよく、第２のＧＰＵは、ビデオのフレームの全てのラインではなく一部のラインをレンダリングして第２のライン出力を提供するようにプログラムされてよい。第２のＧＰＵによってレンダリングされるラインは、第１のＧＰＵによってレンダリングされるラインとは異なる。第１のライン出力と第２のライン出力を組み合わせて、フレームをレンダリングすることができる。

ある実施形態では、第１のＧＰＵ及び第２のＧＰＵは、共通のダイ上に実装される。他の実施形態では、第１のＧＰＵ及び第２のＧＰＵは、それぞれ、第１のダイ及び第２のダイ上に実装される。第１のＧＰＵは、第１の中央処理装置（ＣＰＵ）に関連付けられてよく、第２のＧＰＵは、第２のＣＰＵに関連付けられてよい。

ある実施態様では、第１のメモリコントローラ及び第１のメモリは第１のＧＰＵに関連付けられ、第２のメモリコントローラ及び第２のメモリは第２のＧＰＵに関連付けられる。他の実施態様では、ＧＰＵは共通メモリを制御する共通メモリコントローラを共有する。

ある例では、各ＧＰＵは、他のＧＰＵによってレンダリングされるビデオのフレームとは異なるビデオの全てのフレームではなく一部のフレームの全てをレンダリングして、各出力を提供するようにプログラムされる。ＧＰＵの出力を組み合わせて、ビデオをレンダリングすることができる。他の例では、あるＧＰＵによってレンダリングされるビデオのフレームのラインは、他のＧＰＵによってレンダリングされるフレームのラインとは異なるように、各ＧＰＵは、ビデオのフレームの全てのラインではなく一部のラインの全てをレンダリングして、各出力を提供するようにプログラムされる。ＧＰＵの出力を組み合わせて、ビデオをレンダリングすることができる。

例示的な技術では、第１のＧＰＵは、第２のＧＰＵによって管理される少なくとも１つのバッファを指す少なくとも１つのスキャンアウトユニットを備える。第１のＧＰＵは、バッファを循環してビデオのフレームの完全なシーケンスを出力するようにプログラムすることができる。別の例では、第１のＧＰＵは、第１のＧＰＵによって管理されるバッファのみを指す少なくとも１つのスキャンアウトユニットを備え、ダイレクトメモリアクセス（ＤＭＡ）を介して第２のＧＰＵからビデオのフレームを受信して、ビデオのフレームの完全なシーケンスを出力するようにプログラムされる。

さらに別の例示的な技術では、第１のＧＰＵは、少なくとも第１のＧＰＵによって管理される第１のバッファと第２のＧＰＵによって管理される第２のバッファとを指す少なくとも１つのスキャンアウトユニットを備える。この技術では、第１のＧＰＵは、バッファを循環して、第１のバッファに関連付けられる１～Ｎラインと第２のバッファに関連付けられる（Ｎ＋１）～Ｍラインを使用したビデオのフレームの完全なシーケンスを出力するようにプログラムされる。１～Ｎラインは、同じフレームの、（Ｎ＋１）～Ｍラインに関連付けられた異なるラインである。

さらに、第１のＧＰＵは、第１のＧＰＵによって管理される少なくとも第１のバッファを指し、第２のＧＰＵによって管理される第２のバッファを指さない少なくとも１つのスキャンアウトユニットを備えることができる。この実施態様では、第１のＧＰＵは、バッファを循環して、第１のバッファに関連付けられた１～Ｎラインと、第２のバッファに関連付けられ、ダイレクトメモリアクセス（ＤＭＡ）を介して第１のＧＰＵによって受信された（Ｎ＋１）～Ｍラインを使用してビデオのフレームの完全なシーケンスを出力するようにプログラムされてよい。１～Ｎラインと（Ｎ＋１）～Ｍラインは、ビデオのフレームの異なるラインである。

さらに別の技術では、第１のＧＰＵは、共通メモリコントローラと通信する少なくとも第１のバッファを指す少なくとも１つのスキャンアウトユニットを備える。第２のＧＰＵは、共通メモリコントローラと通信する第２のバッファを備える。第１のＧＰＵは、第１のバッファに関連付けられた１～Ｎラインをレンダリングするようにプログラムされ、第２のＧＰＵは、第２のバッファに関連付けられた（Ｎ＋１）～Ｍラインをレンダリングするようにプログラムされる。

ある例では、第１のＧＰＵが第１のＧＰＵ及び第２のＧＰＵからのビデオデータ出力を管理する。これは、ＨＤＭＩ（登録商標）ポートを第１のＧＰＵに物理的に接続することによって影響を受ける場合がある。他の例では、ＧＰＵは、マルチプレクサにビデオデータを出力し、マルチプレクサは、各ＧＰＵからのフレーム及び／またはラインを一緒に多重化してビデオを出力する。

別の態様では、マルチグラフィックス処理ユニット（ＧＰＵ）シミュレーション環境において、方法は、複数のＧＰＵに、ビデオの各フレームをレンダリングさせること、ビデオの各フレームの各部分をレンダリングさせること、または、ビデオの各フレーム及びビデオのフレームの各部分の両方をレンダリングさせることを含む。方法は、ＧＰＵのうちの第１のＧＰＵが他のＧＰＵ（複数可）の少なくとも１つからフレーム情報を受信することを使用して、または、ＧＰＵの出力を一緒に多重化して、または、ＧＰＵのうちの第１のＧＰＵが他のＧＰＵ（複数可）の少なくとも１つからフレーム情報を受信し、且つＧＰＵの出力を一緒に多重化することの両方を使用して、フレーム出力を制御することを含む。

別の態様では、コンピュータシミュレーション装置は、シミュレーションビデオの各第１の部分をレンダリングするようにプログラムされた少なくとも第１のグラフィックス処理ユニット（ＧＰＵ）と、シミュレーションビデオの各第２の部分をレンダリングするようにプログラムされた少なくとも第２のＧＰＵとを備える。少なくとも第１のＧＰＵは、第１の部分と第２の部分を結合し、完全なシミュレーションビデオを確立する出力をレンダリングするようにプログラムされる。

本出願の詳細は、その構造と動作との両方について、添付図面を参照すると最もよく理解でき、図面中、類似の参照番号は、類似の部分を指す。

本原理に従った例を含む例示的なシステムのブロック図である。 クラウドベースゲームシステムの概略図である。 １つのファブリック上に２つのＡＰＵが示されている例示的な非均一メモリアクセス（ＮＵＭＡ）アーキテクチャのブロック図である。ＮＵＭＡアーキテクチャは、別個のファブリック上のＡＰＵによって実装されてもよく、３つ以上のＡＰＵが実装されてもよいことは理解されよう。 ２つのＡＰＵが示され、各プロセッサがそれぞれのダイに実装されている共有メモリアーキテクチャのブロック図である。アーキテクチャはより少ないダイまたは１つのダイに実装されてもよく、３つ以上のＡＰＵが実装されてもよいことは理解されよう。 ２つのＡＰＵが示され、各ＡＰＵはそれぞれのファブリックに実装され、共有メモリコントローラがファブリックの１つに実装されている共有メモリアーキテクチャのブロック図である。アーキテクチャは１つのファブリック上に実装されてもよく、３つ以上のＡＰＵが１つまたは複数のダイに実装されてもよいことは理解されよう。 スキャンアウトユニットを備えた例示的なＧＰＵのブロック図である。 各ＧＰＵが同じビデオの他のＧＰＵとは異なるフレームをレンダリングし、ＧＰＵの１つが他のＧＰＵ（複数可）のバッファを指すレジスタを有する、各ＧＰＵが完全なフレームをレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。 各ＧＰＵが同じビデオの他のＧＰＵとは異なるフレームをレンダリングし、ＧＰＵの１つが他のＧＰＵ（複数可）からＤＭＡを介してフレームを受信する、各ＧＰＵが完全なフレームをレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。 各ＧＰＵが同じフレームの他のＧＰＵとは異なる部分をレンダリングする、各ＧＰＵがフレームの一部（例えば、ライン）をレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。 各ＧＰＵが同じフレームの他のＧＰＵとは異なる部分をレンダリングし、ＧＰＵの１つが他のＧＰＵ（複数可）からＤＭＡを介してラインを受信する、各ＧＰＵがフレームの一部（例えば、ライン）をレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。 各ＧＰＵが同じフレームの他のＧＰＵとは異なる部分をレンダリングする、各ＧＰＵがフレームの一部（例えば、ライン）をレンダリングする共有メモリの実施形態の例示的な論理のフローチャートである。 ＨＤＭＩ（登録商標）ポートに接続された単一のＧＰＵを使用してビデオ出力を制御するための例示的な論理のフローチャートである。 マルチプレクサを使用してビデオ出力を制御するための例示的な論理のフローチャートである。 図１３に関連付けられたブロック図である。

本開示は一般的に、限定ではないが、分散コンピュータゲームネットワーク、ビデオブロードキャスティング、コンテンツ配信ネットワーク、仮想マシン、及び機械学習アプリケーションなどの消費者電子（ＣＥ）デバイスネットワークの態様を含むコンピュータエコシステムに関する。本明細書のシステムは、クライアントコンポーネントとサーバコンポーネントとの間でデータが交換され得るように、ネットワークを介して接続されたサーバコンポーネント及びクライアントコンポーネントを備えてよい。クライアントコンポーネントは、Ｓｏｎｙ ＰｌａｙＳｔａｔｉｏｎ（登録商標）などのゲームコンソール、関連するマザーボード、ポータブルテレビ（例えば、スマートテレビ、インターネット対応テレビ）、ラップトップコンピュータ及びタブレットコンピュータなどのポータブルコンピュータ、並びにスマートフォン及び以下で検討する追加の例を含む他のモバイルデバイスを含む、１つまたは複数のコンピューティングデバイスを含み得る。これらのクライアントデバイスは、様々な動作環境で動作してよい。例えば、クライアントコンピュータの一部は、例として、ＯｒｂｉｓもしくはＬｉｎｕｘ（登録商標）オペレーティングシステム、Ｍｉｃｒｏｓｏｆｔ製のオペレーティングシステム、またはＵｎｉｘ（登録商標）オペレーティングシステム、またはＡｐｐｌｅ ＣｏｍｐｕｔｅｒもしくはＧｏｏｇｌｅによって製造されたオペレーティングシステムを採用してよい。これらの動作環境は、ＭｉｃｒｏｓｏｆｔもしくはＧｏｏｇｌｅもしくはＭｏｚｉｌｌａによって作成されたブラウザ、または下記に説明されるインターネットサーバによってホストされるウェブサイトにアクセスできる他のブラウザプログラム等、１つまたは複数の閲覧プログラムを実行するために使用されてよい。また、本原理に従った動作環境は、１つまたは複数のコンピュータゲームプログラムを実行するために使用されてよい。

サーバ及び／またはゲートウェイは、インターネット等のネットワークを介してデータを受信及び送信するサーバを構成する命令を実行する１つまたは複数のプロセッサを備えてよい。または、クライアント及びサーバは、ローカルイントラネットまたは仮想プライベートネットワークを介して接続することができる。サーバまたはコントローラは、Ｓｏｎｙ ＰｌａｙＳｔａｔｉｏｎ（登録商標）などのゲームコンソール及び／またはその１つまたは複数のマザーボード、パーソナルコンピュータなどによってインスタンス化されてよい。

情報は、クライアントとサーバの間でネットワークを介して交換されてよい。この目的のために、及びセキュリティのために、サーバ及び／またはクライアントは、ファイアウォール、ロードバランサ、一時的ストレージ、及びプロキシ、並びに信頼性及びセキュリティのための他のネットワークインフラストラクチャを備えてよい。１つまたは複数のサーバは、ネットワークメンバーにオンラインソーシャルウェブサイト等のセキュアコミュニティを提供する方法を実施する装置を形成してよい。

本明細書で使用される場合、命令は、システムにおいて情報を処理するためにコンピュータにより実施されるステップを指す。命令は、ソフトウェア、ファームウェア、またはハードウェアにおいて実施することができ、システムのコンポーネントが実施する任意のタイプのプログラムされたステップを含むことができる。

プロセッサは、アドレスライン、データライン及び制御ラインなどの様々なライン、並びにレジスタ及びシフトレジスタによって論理を実行することができる従来の任意の汎用シングルチッププロセッサまたはマルチチッププロセッサであってよい。

本明細書でフローチャート及びユーザインタフェースによって説明されるソフトウェアモジュールは、様々なサブルーチン、手順等を含み得る。本開示を限定することなく、特定のモジュールによって実行されるように規定される論理は、他のソフトウェアモジュールに再分配できる、及び／または単一のモジュールに一緒に組み合わされることができる、及び／または共有可能ライブラリにおいて利用可能にできる。

本明細書に説明される本原理は、ハードウェア、ソフトウェア、ファームウェア、またはそれらの組み合わせとして実装することができる。従って、実例となるコンポーネント、ブロック、モジュール、回路、及びステップは、それらの機能の観点から説明される。

さらに上記に指摘したものについて、下記に説明される論理ブロック、モジュール、及び回路は、汎用プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）もしくは特定用途向け集積回路（ＡＳＩＣ）等の他のプログラマブル論理デバイス、個別ゲートもしくはトランジスタ論理、個別ハードウェアコンポーネント、または本明細書に説明される機能を行うように設計されたそれらのいずれかの組み合わせによって実装できるまたは行うことができる。プロセッサは、コントローラもしくは状態機械、またはコンピューティングデバイスの組み合わせによって実装することができる。

以下で説明される機能及び方法は、ソフトウェアにおいて実装されるとき、限定ではないが、Ｊａｖａ（登録商標）、Ｃ＃、またはＣ＋＋等の適切な言語において記述することができ、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、コンパクトディスクリードオンリメモリ（ＣＤ－ＲＯＭ）、またはデジタル多用途ディスク（ＤＶＤ）等の他の光ディスクストレージ、磁気ディスクストレージもしくは着脱可能サムドライブ等を含む他の磁気記憶装置等のコンピュータ可読記憶媒体に記憶することができ、またはそれらを通して伝送することができる。接続は、コンピュータ可読媒体を確立し得る。このような接続は、例として、光ファイバ、同軸ワイヤ、デジタル加入者回線（ＤＳＬ）、及びツイストペアワイヤを含む有線ケーブルを含み得る。このような接続は、赤外線及び無線を含む無線通信接続を含み得る。

一実施形態に含まれるコンポーネントは、他の実施形態では、任意の適切な組み合わせで使用することができる。例えば、本明細書で説明される、及び／または図で示される様々なコンポーネントの任意のコンポーネントが、組み合わされてよい、交換されてよい、または他の実施形態から排除されてよい。

「Ａ、Ｂ及びＣのうちの少なくとも１つを有するシステム」（同様に「Ａ、ＢまたはＣのうちの少なくとも１つを有するシステム」及び「Ａ、Ｂ、Ｃのうちの少なくとも１つを有するシステム」）は、Ａ単独、Ｂ単独、Ｃ単独、Ａ及びＢを一緒に、Ａ及びＣを一緒に、Ｂ及びＣを一緒に、及び／またはＡ、Ｂ及びＣを一緒に有するシステムなどを含む。

ここで、具体的に図１を参照すると、本原理による、上記で言及され、以下でさらに説明される例示的なデバイスのうちの１つまたは複数を含み得る例示的なシステム１０が示されている。システム１０に含まれる例示的なデバイスのうちの第１のデバイスは、限定ではないが、テレビチューナ（同等に、テレビを制御するセットトップボックス）を備えたインターネット対応テレビなどのオーディオビデオデバイス（ＡＶＤ）１２などの消費者電子（ＣＥ）デバイスである。しかし、ＡＶＤ１２は、代わりに、電気器具または家庭用品、例えば、コンピュータ制御でインターネット対応の冷蔵庫、洗濯機、または乾燥機であってよい。代わりに、ＡＶＤ１２は、また、コンピュータ制御型インターネット対応（「スマート」）電話、タブレットコンピュータ、ノートブックコンピュータ、例えば、コンピュータ制御型インターネット対応時計、コンピュータ制御型インターネット対応ブレスレット、他のコンピュータ制御型インターネット対応デバイス等のウェアラブルコンピュータ制御デバイス、コンピュータ制御型インターネット対応ミュージックプレイヤ、コンピュータ制御型インターネット対応ヘッドフォン、インプラント可能な皮膚用デバイス等のコンピュータ制御型でインターネット対応のインプラント可能なデバイス等であってよい。それにも関わらず、ＡＶＤ１２は、本原理を実施する（例えば、本原理を実施するように他のＣＥデバイスと通信し、本明細書に説明される論理を実行し、本明細書に説明されるいずれかの他の機能及び／または動作を行う）ように構成されることを理解されたい。

従って、このような原理を実施するために、ＡＶＤ１２は、図１に示されるコンポーネントの一部または全てによって確立できる。例えば、ＡＶＤ１２は、１つまたは複数のディスプレイ１４を備えてよく、ディスプレイ１４は、高解像度または「４Ｋ」もしくはそれ以上の超高解像度のフラットスクリーンによって実装されてよく、ディスプレイのタッチによりユーザ入力信号を受信するためにタッチ対応であってよい。ＡＶＤ１２は、本原理に従って音声を出力するための１つまたは複数のスピーカ１６と、例えば、可聴コマンドをＡＶＤ１２に入力して、ＡＶＤ１２を制御するための、例えば、音声受信機／マイクロホン等の少なくとも１つの追加の入力デバイス１８とを備えてよい。例示的なＡＶＤ１２はまた、１つまたは複数の中央処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、及びそれらの組み合わせ等の１つまたは複数のプロセッサ２４の制御下で、インターネット、ＷＡＮ、ＬＡＮなどの少なくとも１つのネットワーク２２を介して通信するための１つまたは複数のネットワークインタフェース２０を備えてよい。中央処理装置（ＣＰＵ）及びグラフィックス処理ユニット（ＧＰＵ）として機能する単一のダイ上の処理チップは、本明細書では加速処理装置（ＡＰＵ）と呼ばれてよいことに留意されたい。

インタフェース２０は、限定ではないが、Ｗｉ－Ｆｉ送受信機であってよく、Ｗｉ－Ｆｉ送受信機は、限定ではないが、メッシュネットワーク送受信機などの無線コンピュータネットワークインタフェースの例である。プロセッサ２４は、例えば、画像を提示するようにディスプレイ１４を制御することや、ディスプレイ１４から入力を受信すること等の本明細書に説明されるＡＶＤ１２の他の要素を含むＡＶＤ１２が本原理を実施するように制御することが理解されよう。さらに、ネットワークインタフェース２０は、例えば、有線もしくは無線のモデムもしくはルータ、または、例えば、無線テレフォニ送受信機もしくは上述したＷｉ－Ｆｉ送受信機等の他の適切なインタフェースであってよいことに留意されたい。

上記のものに加えて、ＡＶＤ１２はまた、例えば、別のＣＥデバイスに（例えば、有線接続を使用して）物理的に接続する高解像度マルチメディアインタフェース（ＨＤＭＩ（登録商標））ポートもしくはＵＳＢポート、及び／またはヘッドフォンを通してＡＶＤ１２からユーザに音声を提供するためにＡＶＤ１２にヘッドフォンを接続するヘッドフォンポート等の１つまたは複数の入力ポート２６を備えてよい。例えば、入力ポート２６は、オーディオビデオコンテンツのケーブルまたは衛星ソース２６ａに有線でまたは無線で接続されてよい。よって、ソース２６ａは、例えば、別個のもしくは統合されたセットトップボックス、または衛星受信機であってよい。または、ソース２６ａは、以下でさらに説明されるチャネル割り当て目的でユーザが好みと見なし得るコンテンツを含むゲームコンソールまたはディスクプレイヤであってよい。ソース２６ａは、ゲームコンソールとして実装されるとき、ＣＥデバイス４４に関連して以下で説明されるコンポーネントの一部または全てを備えてよい。

ＡＶＤ１２は、さらに、一時的信号ではない、ディスクベースストレージまたはソリッドステートストレージ等の１つまたは複数のコンピュータメモリ２８を備えてよく、これらのストレージは、場合によっては、スタンドアロンデバイスとしてＡＶＤのシャーシ内で、またはＡＶプログラムを再生するためにＡＶＤのシャーシの内部もしくは外部のいずれかでパーソナルビデオ録画デバイス（ＰＶＲ）もしくはビデオディスクプレイヤとして、または取り外し可能メモリ媒体として具現化されてよい。また、ある実施形態では、ＡＶＤ１２は、限定ではないが、携帯電話受信機、ＧＰＳ受信機、及び／または高度計３０等の位置または場所の受信機を備えることができ、位置または場所の受信機は、例えば、少なくとも１つの衛星タワーもしくは携帯電話タワーから地理的位置情報を受信し、その情報をプロセッサ２４に提供し、及び／またはＡＶＤ１２がプロセッサ２４と併せて配置されている高度を決定するように構成される。しかしながら、携帯電話受信機、ＧＰＳ受信機、及び／または高度計以外の別の適切な位置受信機が、本原理に従って、例えば、３つの次元全てにおいてＡＶＤ１２の位置を決定するために使用されてよいことは理解されたい。

ＡＶＤ１２の説明を続けると、ある実施形態では、ＡＶＤ１２は、１つまたは複数のカメラ３２を備えてよく、１つまたは複数のカメラ３２は、例えば、サーマルイメージングカメラ、ウェブカメラなどのデジタルカメラ、及び／またはＡＶＤ１２に統合され、本原理に従って写真／画像及び／またはビデオを収集するようプロセッサ２４によって制御可能なカメラであってよい。また、ＡＶＤ１２に含まれるのは、Ｂｌｕｅｔｏｏｔｈ（登録商標）及び／または近距離無線通信（ＮＦＣ）技術を各々使用して、他のデバイスと通信するためのＢｌｕｅｔｏｏｔｈ（登録商標）送受信機３４及び他のＮＦＣ要素３６であってよい。例示的なＮＦＣ要素は、無線周波数識別（ＲＦＩＤ）要素であってよい。

さらにまた、ＡＶＤ１２は、プロセッサ２４に入力を提供する１つまたは複数の補助センサ３７（例えば、加速度計、ジャイロスコープ、サイクロメータなどの動きセンサ、または磁気センサ、赤外線（ＩＲ）センサ、光学センサ、速度及び／またはケイデンスセンサ、（例えば、ジェスチャコマンドを検知するための）ジェスチャセンサなど）を備えてよい。ＡＶＤ１２は、プロセッサ２４に入力を提供する無線テレビ放送を受信するためのＯＴＨテレビブロードキャストポート３８を備えてよい。上述したものに加え、ＡＶＤ１２は、赤外線（ＩＲ）送信機及び／またはＩＲ受信機及び／または赤外線データアソシエーション（ＩＲＤＡ）デバイスなどのＩＲ送受信機４２も備えてよいことに留意されよう。ＡＶＤ１２に給電するためのバッテリ（図示せず）が備えられてよい。

さらに図１を参照して、ＡＶＤ１２に加えて、システム１０は、１つまたは複数の他のＣＥデバイスタイプを含んでもよい。一例では、以下に説明されるサーバを通して送信されたコマンドを介してディスプレイを制御するために第１のＣＥデバイス４４が使用されてよく、第２のＣＥデバイス４６は、第１のＣＥデバイス４４と同様のコンポーネントを備えてよく、よって、詳細には説明しない。図示の例では、２つのＣＥデバイス４４、４６のみが示されるが、より少ないまたはより多くのデバイスが使用されてよいことは理解されよう。上記に示唆したように、ＣＥデバイス４４／４６及び／またはソース２６ａは、ゲームコンソールによって実装されてよい。または、ＣＥデバイス４４／４６のうちの１つまたは複数は、Ｇｏｏｇｌｅ Ｃｈｒｏｍｅｃａｓｔ、Ｒｏｋｕ、Ａｍａｚｏｎ ＦｉｒｅＴＶの商標で販売されるデバイスによって実装されてよい。

図示の例では、本原理を示すために、３つのデバイス１２、４４、４６は全て、例えば家庭のエンターテインメントネットワークのメンバーであること、または少なくとも、住宅等の場所において相互に近接して存在していることが想定される。しかしながら、本原理について、他に明示的に主張されない限り、破線４８によって示されるように、特定の場所に限定されない。

例示の非限定的な第１のＣＥデバイス４４は、上述のデバイス、例えば、ポータブル無線ラップトップコンピュータまたはノートブックコンピュータまたはゲームコントローラ（「コンソール」とも称される）のいずれか１つによって確立されてよく、従って、以下で説明されるコンポーネントの１つまたは複数を有してよい。第２のＣＥデバイス４６は、限定ではないが、Ｂｌｕ－ｒａｙ（登録商標）プレイヤなどのビデオディスクプレイヤ及びゲームコンソールなどによって確立されてよい。第１のＣＥデバイス４４は、例えば、ＡＶＤ１２にＡＶ再生及び一時停止コマンドを発するためのリモートコントロール（ＲＣ）であってよい、または、第１のＣＥデバイス４４は、第２のＣＥデバイス４６によって実装されたゲームコンソールと有線もしくは無線リンクを介して通信し、ＡＶＤ１２、パーソナルコンピュータ、無線電話上などへのビデオゲームの提示を制御するタブレットコンピュータ、ゲームコントローラなどのより洗練されたデバイスであってよい。

従って、第１のＣＥデバイス４４は、ディスプレイをタッチしてユーザ入力信号を受信するためにタッチ対応であってよい１つまたは複数のディスプレイ５０を備えてよい。第１のＣＥデバイス４４は、本原理に従って音声を出力するための１つまたは複数のスピーカ５２と、例えば、デバイス４４を制御するために可聴コマンドを第１のＣＥデバイス４４に入力するための、例えば、音声受信機／マイクロホン等の少なくとも１つの追加の入力デバイス５４とを備えてよい。例示的な第１のＣＥデバイス４４はまた、１つまたは複数のＣＰＵ、ＧＰＵ、及びそれらの組み合わせなどの１つまたは複数のＣＥデバイスプロセッサ５８の制御の下、ネットワーク２２を介した通信ための１つまたは複数のネットワークインタフェース５６を備えてよい。従って、インタフェース５６は、限定ではないが、Ｗｉ－Ｆｉ送受信機であってよく、Ｗｉ－Ｆｉ送受信機は、メッシュネットワークインタフェースを含む無線コンピュータネットワークインタフェースの例である。プロセッサ５８は、例えば、画像を提示するようにディスプレイ５０を制御すること、及びそこから入力を受信すること等、本明細書に説明される第１のＣＥデバイス４４の他の要素を含む、第１のＣＥデバイス４４が本原理を実施するように制御することが理解されよう。さらに、ネットワークインタフェース５６は、例えば、有線もしくは無線のモデムもしくはルータ、または、例えば、無線テレフォニ送受信機もしくは上述したＷｉ－Ｆｉ送受信機等の他の適切なインタフェースであってよいことに留意されたい。

上記に加えて、第１のＣＥデバイス４４はまた、例えば、別のＣＥデバイスに（例えば、有線接続を使用して）物理的に接続するＨＤＭＩ（登録商標）ポートもしくはＵＳＢポート、及び／またはヘッドフォンを経由して第１のＣＥデバイス４４からユーザに音声を提供するために第１のＣＥデバイス４４にヘッドフォンを接続するためのヘッドフォンポート等の１つまたは複数の入力ポート６０を備えてよい。第１のＣＥデバイス４４は、さらに、ディスクベースストレージまたはソリッドステートストレージ等の１つまたは複数の有形コンピュータ可読記憶媒体６２を備えてよい。また、ある実施形態では、第１のＣＥデバイス４４は、限定ではないが、携帯電話及び／またはＧＰＳ受信機及び／または高度計６４など、位置または場所の受信機を備えることができ、位置または場所の受信機は、例えば、三角測量を使用して、少なくとも１つの衛星タワー及び／または携帯電話タワーから地理的位置情報を受信し、その情報をＣＥデバイスプロセッサ５８に提供し、及び／または第１のＣＥデバイス４４がＣＥデバイスプロセッサ５８と共に配置される高度を決定するように構成される。しかしながら、本原理に従って、例えば、全ての３つの次元において第１のＣＥデバイス４４の位置を決定するために、携帯電話及び／またはＧＰＳ受信機及び／または高度計以外の他の適切な位置受信機が使用されてもよいことを理解されたい。

第１のＣＥデバイス４４の説明を続けると、ある実施形態では、第１のＣＥデバイス４４は、１つまたは複数のカメラ６６を備えてよく、１つまたは複数のカメラ６６は、例えば、サーマルイメージングカメラ、ウェブカメラなどのデジタルカメラ、及び／または第１のＣＥデバイス４４に統合され、本原理に従って写真／画像及び／またはビデオを収集するようにＣＥデバイスプロセッサ５８によって制御可能であるカメラであってよい。また、第１のＣＥデバイス４４に含まれるのは、Ｂｌｕｅｔｏｏｔｈ（登録商標）及び／または近距離無線通信（ＮＦＣ）技術を各々使用して、他のデバイスと通信するためのＢｌｕｅｔｏｏｔｈ（登録商標）送受信機６８及び他のＮＦＣ要素７０であってよい。例示的なＮＦＣ要素は、無線周波数識別（ＲＦＩＤ）要素であってよい。

さらにまた、第１のＣＥデバイス４４は、ＣＥデバイスプロセッサ５８に対する入力を提供する１つまたは複数の補助センサ７２（例えば、加速度計、ジャイロスコープ、サイクロメータ等の運動センサ、または磁気センサ、赤外線（ＩＲ）センサ、光学センサ、速度及び／またはケイデンスセンサ、（例えば、ジェスチャコマンドを検知するための）ジェスチャセンサ等）を備えてよい。第１のＣＥデバイス４４は、ＣＥデバイスプロセッサ５８に対する入力を提供する、例えば、１つまたは複数の気候センサ７４（例えば、気圧計、湿度センサ、風力センサ、光センサ、温度センサ等）及び／または１つまたは複数の生体センサ７６等のさらに他のセンサを備えてよい。上述のものに加え、ある実施形態では、第１のＣＥデバイス４４は、赤外線（ＩＲ）送信機及び／またはＩＲ受信機、及び／または赤外線データアソシエーション（ＩＲＤＡ）デバイス等のＩＲ送受信機７８も含んでもよいことに留意されたい。第１のＣＥデバイス４４に給電するためにバッテリ（図示せず）が備えられてよい。ＣＥデバイス４４は、上記で説明された通信モード及び関連コンポーネントの任意のものを通してＡＶＤ１２と通信してよい。

第２のＣＥデバイス４６は、ＣＥデバイス４４に関して示されたコンポーネントの一部または全てを含み得る。いずれか１つまたは両方のＣＥデバイスは、１つまたは複数のバッテリによって給電されてよい。

ここで、上記の少なくとも１つのサーバ８０を参照すると、このサーバは、少なくとも１つのサーバプロセッサ８２と、ディスクベースストレージまたはソリッドステートストレージなどの、少なくとも１つの有形コンピュータ可読記憶媒体８４とを備える。ある実施態様では、媒体８４は、１つまたは複数のＳＳＤを含む。サーバはまた、少なくとも１つのネットワークインタフェース８６を備え、少なくとも１つのネットワークインタフェース８６は、ネットワーク２２を介した図１の他のデバイスとの通信を可能にし、実際には、本原理に従ってサーバとクライアントデバイスとの間の通信を促進し得る。ネットワークインタフェース８６は、例えば、有線もしくは無線モデムもしくはルータ、Ｗｉ－Ｆｉ送受信機、または、例えば、無線テレフォニ送受信機などの他の適切なインタフェースであってよいことに留意されたい。ネットワークインタフェース８６は、サーバプロセッサ８２を通過することなく、いわゆる「ファブリック」などのネットワークに媒体８４を直接接続するリモートダイレクトメモリアクセス（ＲＤＭＡ）インタフェースであってよい。ネットワークは、イーサネット（登録商標）ネットワーク及び／またはファイバチャネルネットワーク及び／またはＩｎｆｉｎｉＢａｎｄネットワークを含み得る。典型的には、サーバ８０は、物理サーバ「スタック」に配列され得る「ブレード」と称される複数のコンピュータにおいて複数のプロセッサを備える。

従って、ある実施形態では、サーバ８０は、インターネットサーバまたは「サーバファーム」全体であってよく、「クラウド」機能を含んでよく、「クラウド」機能を行ってよく、それにより、システム１０のデバイスは、例えば、ネットワークゲームアプリケーションに関する例示的な実施形態ではサーバ８０を介して「クラウド」環境にアクセスし得る。または、サーバ８０は、１つまたは複数のゲームコンソール、または図１に示される他のデバイスと同じ部屋にもしくはその近くにある他のコンピュータによって実装されてよい。

本明細書における方法は、プロセッサ、適切に構成された特定用途向け集積回路（ＡＳＩＣ）もしくはフィールドプログラマブルゲートアレイ（ＦＰＧＡ）モジュール、または当業者によって認識される任意の他の便利な方式によって実行されるソフトウェア命令として実装されてよい。採用される場合、ソフトウェア命令は、ＣＤ ＲＯＭまたはフラッシュドライブ等の非一時的デバイスで具体化されてよい。代わりに、ソフトウェアコード命令は、無線信号もしくは光信号などの一時的構成で、またはインターネットを通したダウンロードを介して具体化されてよい。

図２は、Ｓｏｎｙ ＰｌａｙＳｔａｔｉｏｎ（登録商標）、Ｍｉｃｒｏｓｏｆｔ Ｘｂｏｘｅｓ（登録商標）などの１つまたは複数のクライアントゲームコンソール２００（「ゲームシステム」、「ゲームデバイス」とも呼ばれる）が有線及び／または無線リンクを介して、クラウドベースのゲーム管理サーバ２０２、典型的にはインターネットサーバと通信するクラウドコンピュータゲーム環境の形式の例示的なアプリケーションを示す。次に、管理サーバ２０２は、限定ではないが、フラッシュや３Ｄ Ｘｐｏｉｎｔなどのソリッドステートメモリを使用するＮＶＭｅ対応ＳＳＤを含むランダムアクセスメモリ（ＲＡＭ）などの１つまたは複数のソリッドステートメモリ２０６を備える第１のゲームサーバ２０４（複数のサーバ「ブレード」によって具体化されてよい）と通信する。管理サーバ２０２は、１つまたは複数のソリッドステートメモリ２１４を備えるＮ番目のゲームサーバ２１２を含む、最大「Ｎ」個のそのようなサーバと通信する。

アーキテクチャ例
図３は、単一のファブリック３００が単一のダイまたは各ダイ上に２つのＡＰＵ３０２、３０４を保持する例示の非均一メモリアクセス（ＮＵＭＡ）アーキテクチャを示す。ＮＵＭＡアーキテクチャは、３つ以上のＡＰＵによって実装されてよいことは理解されよう。同じファブリック３００上の各ダイチップに実装される場合、一般的に「バス」と呼ばれ得る通信経路は、ファブリックのビア層によって確立されてよい。

図に示すように、各ＡＰＵは、１つまたは複数のＣＰＵ３０４及び１つまたは複数のＧＰＵ３０６、通常、ＡＰＵごとに１つのＣＰＵ及び１つのＧＰＵを備えてよい。各ＡＰＵ３０２は、ランダムアクセスメモリ（ＲＡＭ）などのメモリ３１０へのアクセスを制御する各ＡＰＵ３０２自体のメモリコントローラ３０８に関連付けられてよい。ＡＰＵ間の通信は、本明細書では便宜上「バス」と呼ぶ１つまたは複数の通信経路３１２の影響を受ける場合がある。

従って、各ＡＰＵ（または個々のＧＰＵ）は、それ自体のメモリコントローラを有し、従って、ＲＡＭなどのそれ自体の専用メモリを有する。ＧＰＵ間に（キャッシュコヒーレントな）共有バスが存在し得るため、１つのＧＰＵが他のＧＰＵのメモリにアクセスできる。

図４は、ＣＰＵ４００とＧＰＵ４０２をそれぞれ含み、各ＣＰＵ及び各ＧＰＵがそれ自体の各ダイに実装されている２つのＡＰＵが示されている共有メモリアーキテクチャのブロック図である。アーキテクチャはより少ないダイまたは１つのダイに実装されてもよいことと、３つ以上のＡＰＵが実装されてもよいことは理解されよう。ＡＰＵは、メモリ４０６を制御する共通のメモリコントローラ４０４を共有し、ＡＰＵは、各通信経路を介して互いに通信してよく、メモリコントローラと通信してよい。

図５は、各ＡＰＵがそれ自体の各ダイ５００上に実装され、共有メモリコントローラ５０６がダイ５００のうちの１つに実装されている２つのＡＰＵ（それぞれＣＰＵ５０２及びＧＰＵ５０４を含む）が示された共有メモリアーキテクチャのブロック図である。アーキテクチャは１つのダイに実装されてもよく、３つ以上のＡＰＵが実装されてよいことは理解されよう。共有メモリコントローラ５０６は、メモリ５０８へのアクセスを制御し、ＡＰＵは、１つまたは複数の通信経路５１０を介して互いに通信してよく、且つ、メモリコントローラ５０６と通信してよい。

図６は、スキャンアウトユニット６０２を備えた例示的なＧＰＵ６００のブロック図である。スキャンアウトユニット６０２は、各メモリバッファ（または同等に、バッファＩＤ）６０６を指す複数のレジスタ６０４を備えることができる。ビデオエンコーダ６０８は、スキャンアウトユニット６０２と通信してよい。ビデオエンコーダ６０８は、ＨＤＭＩ（登録商標）上で通常出力され得るのと同じ画像の符号化を可能にするクラウドゲームのシナリオに特に適用可能である。

スキャンアウトユニット６０２は、ビデオの各フレームのピクセルをラインごとに、例えばＨＤＭＩ（登録商標）に出力することを担当している。以下でさらに詳しく説明するように、スキャンアウトユニットは正しいビデオフレームを読み取るようにプログラムできる。これは、このためにレジスタ６０４のセットを維持し、各レジスタは異なるバッファ６０６を指し、スキャンアウトユニットはバッファを循環する。

フレームバッファ管理
ここでさらに詳しく説明するように、複数のＧＰＵがフレームバッファを管理するためにどのように連携するかについては、複数のアプローチがある。各ＧＰＵは、他のＧＰＵとは異なるビデオフレームをレンダリングしてよい。または、各ＧＰＵは同じフレームの異なる部分をレンダリングしてよい。例えば、フレームの上の１からＮラインは第１のＧＰＵによってレンダリングされてよく、同じフレームの下のＮ＋１からＭラインは第２のＧＰＵによってレンダリングされてよい。ＧＰＵ間の他のパターン／部分が使用されてよい。

図７は、各ＧＰＵが同じビデオの他のＧＰＵとは異なるフレームをレンダリングし、ＧＰＵの１つが他のＧＰＵ（複数可）のバッファを指すレジスタを有する、各ＧＰＵが完全なフレームをレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。ブロック７００で開始して、オペレーティングシステム及び／またはＧＰＵドライバは、フレームバッファとして使用されるメモリ領域を割り当てる。通常、フレームバッファは少なくとも２つのバッファで構成される（さらにレイテンシが追加される）。１つのバッファは、ＨＤＭＩ（登録商標）などを介して出力される現在表示されているフレームに使用され、第２のバッファは次のフレームのレンダリングに使用することができる。必要に応じて、追加の深度バッファやその他のバッファが存在し得る。

図７では、ＧＰＵドライバ及び／またはシミュレーションプログラム（例えば、コンピュータゲーム）がレンダリングコマンドを送信して、ＧＰＵを交互に切り替える。ＧＰＵドライバまたはゲームは、全ての奇数番号のフレームをレンダリングするように第１のＧＰＵに命令し、全ての偶数番号のフレームをレンダリングするように第２のＧＰＵに命令することでこれを管理する。

このような実装では、論理はブロック７０２に移動し、スキャンアウトユニットのレジスタを、各レジスタが異なるＧＰＵによって管理されるメモリバッファを指すようにプログラムしてよい。ブロック７０４に進むと、ＧＰＵは、それが管理するバッファと、サイクリングＧＰＵのレジスタが指す他のＧＰＵによって管理されるバッファとを循環して、ＨＤＭＩ（登録商標）に存在し得るビデオの全てのフレームを出力する。３つ以上のＧＰＵが使用される場合、各ＧＰＵによってレンダリングされるフレームの数はそれに応じて減少する可能性がある、例えば、Ｎ個のＧＰＵのそれぞれがビデオの１／Ｎのフレームをレンダリングし、各ＧＰＵは他のＧＰＵがレンダリングするのとは異なるフレームをレンダリングすることを理解されたい。

図８は、スキャンアウトユニットが「ローカル」ＧＰＵのメモリからのフレームのみをスキャンアウトする代替アプローチを示す。図７の場合と同様に、図８のブロック８００において、オペレーティングシステム及び／またはＧＰＵドライバは、フレームバッファとして使用されるメモリ領域を割り当てる。ただし、ブロック８０２に移動すると、第１のＧＰＵのレジスタは、そのＧＰＵにローカルなバッファのみを指すようにプログラムされ、第２のＧＰＵからのフレームは、フレームのレンダリングの完了時にブロック８０４で、直接メモリアクセス（ＤＭＡ）を介して第１のＧＰＵにコピーされる。「第１の」ＧＰＵは、第２のＧＰＵからの（フレーム完了を通知するための）割り込みに基づいてフレームをコピーする第１のＧＰＵによって確立されてよいことに留意されたい。ブロック８０６に進み、第１のＧＰＵは、第１のＧＰＵが管理するバッファと、ブロック８０４で第２のＧＰＵからＤＭＡを介して受信したフレームとを循環して、ＨＤＭＩ（登録商標）に存在し得るビデオの全てのフレームを出力する。

図４及び５に示すような共有メモリコントローラアーキテクチャでは、スキャンアウトユニットがデータを読み取ることについて問題がないため、フレームをコピーする必要がないことに留意されたい。どのＧＰＵがレンダリングしても、タイミングは同じである。

図９は、各ＧＰＵが同じフレームの他のＧＰＵとは異なる部分をレンダリングする、各ＧＰＵがフレームの一部（例えば、ライン）をレンダリングするＮＵＭＡ実施形態の例示的な論理のフローチャートである。ブロック９００で開始して、第１のＧＰＵは、第１のＮライン（ライン１からＮ）などのフレームの第１の部分をレンダリングし、ブロック９０２で、第２のＧＰＵは、同じフレームの異なる部分、例えば、ラインＮ＋１からＭ（最後のライン）をレンダリングする。３つ以上のＧＰＵが使用される場合、各ＧＰＵによってレンダリングされるフレームの部分はそれに応じて削減されることを理解されたい。いずれにせよ、ブロック９０４では、完全なフレーム（ライン１からＭ）が第１のＧＰＵによって出力される。

上記に影響を与えるために、スキャンアウトユニットは、それぞれ異なるＧＰＵによって管理される複数のバッファからフレームごとに読み取るように変更することができる。従って、スキャンアウトユニットは、第１の「Ｎ」ラインを第１のバッファ（それ自体の内部レンダリング用であってよい）から生成し、次のＮラインを第２のＧＰＵに関連付けられ得る第２のバッファから生成するようにプログラムされてよい。

図１０は、第２のＧＰＵのＤＭＡのメモリが第１のＧＰＵのビデオバッファの一部に渡されることを除いて、図９と同様の別の代替アプローチを示す。従って、ブロック１０００で開始して、第１のＧＰＵは、第１のＮライン（ライン１からＮ）などのフレームの第１の部分をレンダリングし、ブロック１００２で、第１のＧＰＵは、同じフレームの異なる部分、例えば、ラインＮ＋１からＭ（最後のライン）を第２のＧＰＵから受信する。ブロック１００４では、完全なフレーム（ライン１からＭ）が第１のＧＰＵによって出力される。

図１１は、各ＧＰＵが同じフレームの他のＧＰＵとは異なる部分をレンダリングする、各ＧＰＵがフレームの一部（例えば、ライン）をレンダリングする共有メモリの実施形態の例示的な論理のフローチャートである。従って、ブロック１１００において、第１のＧＰＵは、フレームの第１の部分をバッファにレンダリングし、ブロック１１０２において、第２のＧＰＵは、同じフレームの第２の部分を同じバッファにレンダリングする。ブロック１１０４で、完全なフレーム（ライン１からＭ）が共有バッファによって出力される。

ＨＤＭＩ（登録商標）出力を制御するＧＰＵの決定
図１２は、どのＧＰＵが出力を管理するかを決定するための第１のアプローチが、ブロック１２００において、製造時にＨＤＭＩ（登録商標）（またはディスプレイポート）出力を特定のＧＰＵに単に物理的に接続することを含むことを示す。従って、マッピングは製造時に制御される。

図１３及び１４は、別のアプローチにおいて、図１３のブロック１３００において、それ自体の各ビデオ出力を伴う各ＧＰＵ１４００（図１４に示される）が実装されることを示す。ＧＰＵ１４００の出力は、ブロック１３０２において、両方のＧＰＵ出力ポート間で切り替わる１つまたは複数のマルチプレクサ１４０２によって多重化される。

信号が暗号化されることが多いことを認識して、マルチプレクサ１４０２の出力を受信して暗号化に対処する暗号化チップ１４０４が備えられてよい。基本的に、多重化出力は、暗号化チップ１４０４によってＨＤＭＩ（登録商標）に変換されるＤｉｓｐｌａｙＰｏｒｔ信号を確立してよい。

ビデオ構成
本明細書で理解されるように、ユーザ体験（ＵＸ）グラフィックス及びシミュレーション（例えば、ゲーム）ビデオは、両方とも異なるＧＰＵでレンダリングすることができる。ＵＸレンダリングは通常、要求が高くないため、ＵＸをレンダリングする必要があるのは１つのＧＰＵだけ、典型的には、前のセクションでＨＤＭＩ（登録商標）出力を処理するために選択されたＧＰＵである。このＧＰＵは、ＵＸとゲームとを含む最終的なフレームバッファ画像を構成する。ゲーム、ゲームのフレームバッファは、フレームに依存し得る。合成エンジンは、各ＧＰＵのメモリまたは共有メモリコントローラからメモリを直接読み取ってよい。

電力管理
電力管理技術を実施して、電力消費を制限することによって熱負荷を下げてよい。消費電力が周波数に対して直線的に、電圧の二乗として変化することを認識して、ビデオゲームなどのコンピュータシミュレーションプログラムは、周波数／電圧／電力のしきい値に近づくと、周波数及び／または電圧を自動的に低減することにより、電力消費を所定のしきい値内に維持するようにプログラムされてよい。これを行うには、１つまたは複数のＧＰＵなどのハードウェアからのレジスタを読み取って現在の使用量の割り当てを決定し、必要に応じてパーティクルエフェクトなどの特定のエフェクトをスロットリングしてよい。同じ原理が携帯電話にも当てはまる。スロットリングはオーバークロック技術によって実施されてよく、ＧＰＵはアーキテクチャ内のＣＰＵとは独立してスロットリングされてよい。ビデオの解像度は、消費電力関連のしきい値内にとどまりながらも、シミュレーションの実行を維持するために低減されてよい。電力消費関連のしきい値に近づくと、音声及び／または視覚的な警告（ＬＥＤの作動など）が提示されてよい。

ユーザは、追加の熱予算のために追加料金を支払うことが許可されてよい。同様に、追加料金を支払うことで、ユーザはクラウドサーバ上でより多くのダイ（従って、より多くのＡＰＵ）を割り当てられてよく、低料金を支払うユーザには１つのダイのみが割り当てられる。これは、システムメトリックを呼び出してスレッドを生成し、メトリックに基づいてサービスの品質を決定するようにＡＰＩをプログラミングすることによって、アプリケーションが開始するときに実行されてよい。システムメトリックは、より少ないダイを割り当てられている低料金を支払うユーザをフィルタリングすることができる。同時処理を伴うマルチスレッドゲームの利点を望む高料金を支払うユーザには、低料金を支払うユーザよりも多くのダイを割り当てることができる。

いくつかの例示的な実施形態を参照して本原理を説明したが、これらは限定することを意図しておらず、各種の代替的な構成が本明細書で特許請求される主題を実施するために使用されてよいことは理解されよう。

Claims (19)

1. 少なくとも第１のグラフィックス処理ユニット（ＧＰＵ）と、
   前記第１のＧＰＵに通信可能に結合された少なくとも第２のＧＰＵと、
   を備える装置であって、
   前記ＧＰＵは、
   前記第１のＧＰＵがビデオの第１の部分をレンダリングし、前記第２のＧＰＵが前記ビデオの第２の部分をレンダリングし、前記第１の部分と前記第２の部分は互いに異なるように、前記ビデオの各部分をレンダリングするようにプログラムされ、
   前記第１のＧＰＵは、前記第２のＧＰＵによって管理される少なくとも１つのバッファを指す少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、バッファを循環して前記ビデオのフレームの完全なシーケンスを出力するようにプログラムされる、
   装置。
2. 前記第１のＧＰＵ及び前記第２のＧＰＵは、共通のダイ上に実装される、請求項１に記載の装置。
3. 前記第１のＧＰＵ及び前記第２のＧＰＵは、それぞれ、第１のダイ及び第２のダイ上に実装される、請求項１に記載の装置。
4. 前記第１のＧＰＵは、第１の中央処理装置（ＣＰＵ）に関連付けられ、前記第２のＧＰＵは、第２のＣＰＵに関連付けられている、請求項１に記載の装置。
5. 前記第１のＧＰＵに関連付けられた第１のメモリコントローラ及び第１のメモリと、前記第２のＧＰＵに関連付けられた第２のメモリコントローラ及び第２のメモリとを備える、請求項１に記載の装置。
6. 前記ＧＰＵは、共通メモリを制御する共通メモリコントローラを共有する、請求項１に記載の装置。
7. 各ＧＰＵは、他のＧＰＵによってレンダリングされるビデオのフレームとは異なる前記ビデオの全てのフレームではなく一部のフレームの全てをレンダリングして、各出力を提供するようにプログラムされ、前記ＧＰＵの前記出力は、前記ビデオをレンダリングするために結合される、請求項１に記載の装置。
8. 各ＧＰＵは、あるＧＰＵによってレンダリングされるビデオのフレームのラインは、他のＧＰＵによってレンダリングされる前記フレームのラインとは異なるように、ビデオのフレームの全てのラインではなく一部のラインの全てをレンダリングして、各出力を提供するようにプログラムされ、前記ＧＰＵの前記出力は、前記ビデオをレンダリングするために結合される、請求項１に記載の装置。
9. 前記第１のＧＰＵは、前記第１のＧＰＵによって管理されるバッファのみを指す少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、ダイレクトメモリアクセス（ＤＭＡ）を介して前記第２のＧＰＵから前記ビデオのフレームを受信し、前記ビデオのフレームの完全なシーケンスを出力するようにプログラムされる、請求項６に記載の装置。
10. 前記第１のＧＰＵは、少なくとも前記第１のＧＰＵによって管理される第１のバッファと前記第２のＧＰＵによって管理される第２のバッファとを指す少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、バッファを循環して、前記第１のバッファに関連付けられた１～Ｎラインと、前記第２のバッファに関連付けられた（Ｎ＋１）～Ｍラインを使用するビデオのフレームの完全なシーケンスを出力するようにプログラムされ、前記１～Ｎラインと前記（Ｎ＋１）～Ｍラインはビデオの前記フレームの異なるラインである、請求項１に記載の装置。
11. 前記第１のＧＰＵは、前記第１のＧＰＵによって管理される少なくとも第１のバッファを指し、前記第２のＧＰＵによって管理される第２のバッファを指さない少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、バッファを循環して、前記第１のバッファに関連付けられた１～Ｎラインと、前記第２のバッファに関連付けられ、直接メモリアクセス（ＤＭＡ）を介して前記第１のＧＰＵによって受信された（Ｎ＋１）～Ｍラインとを使用するビデオのフレームの完全なシーケンスを出力するようにプログラムされ、前記１～Ｎラインと前記（Ｎ＋１）～Ｍラインはビデオの前記フレームの異なるラインである、請求項１に記載の装置。
12. 前記第１のＧＰＵは、前記共通メモリコントローラと通信する少なくとも第１のバッファを指す少なくとも１つのスキャンアウトユニットを備え、前記第２のＧＰＵは、前記共通メモリコントローラと通信する第２のバッファを備え、前記第１のＧＰＵは、前記第１のバッファに関連付けられた１～Ｎラインをレンダリングし、前記第２のＧＰＵは、前記第２のバッファに関連付けられた（Ｎ＋１）～Ｍラインをレンダリングし、前記１～Ｎラインと前記（Ｎ＋１）～Ｍラインは、ビデオのフレームの異なるラインである、請求項６に記載の装置。
13. 前記第１のＧＰＵは、前記第１のＧＰＵ及び前記第２のＧＰＵから出力されたビデオデータを管理する、請求項１に記載の装置。
14. 前記ＧＰＵは、各ＧＰＵからのフレーム及び／またはラインを一緒に多重化してビデオを出力するマルチプレクサにビデオデータを出力する、請求項１に記載の装置。
15. マルチグラフィックス処理ユニット（ＧＰＵ）シミュレーション環境において、
    複数のＧＰＵに、ビデオの各フレームをレンダリングさせること、ビデオの各フレームの各部分をレンダリングさせること、またはビデオの各フレーム及びビデオのフレームの各部分をレンダリングさせることと、
    前記ＧＰＵのうちの第１のＧＰＵが前記ＧＰＵ（複数可）の少なくとも他の１つからフレーム情報を受信することを使用して、または前記ＧＰＵの出力を一緒に多重化して、または前記ＧＰＵのうちの第１のＧＰＵが前記ＧＰＵ（複数可）の少なくとも他の１つからフレーム情報を受信することと前記ＧＰＵの出力を一緒に多重化することとの両方を使用して、フレーム出力を制御することと、
    を含み、
    前記第１のＧＰＵは、少なくとも前記第１のＧＰＵによって管理される第１のバッファと第２のＧＰＵによって管理される第２のバッファとを指す少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、バッファを循環して、前記第１のバッファに関連付けられた１～Ｎラインと、前記第２のバッファに関連付けられた（Ｎ＋１）～Ｍラインを使用するビデオのフレームの完全なシーケンスを出力するようにプログラムされ、前記１～Ｎラインと前記（Ｎ＋１）～Ｍラインはビデオの前記フレームの異なるラインである、方法。
16. 複数のＧＰＵにビデオの各フレームをレンダリングさせることを含む、請求項１５に記載の方法。
17. 複数のＧＰＵにビデオの各フレームの各部分をレンダリングさせることを含む、請求項１５に記載の方法。
18. 前記ＧＰＵのうちの第１のＧＰＵが前記ＧＰＵ（複数可）のうちの少なくとも他の１つのＧＰＵからフレーム情報を受信することを使用して、フレーム出力を制御することを含む、請求項１５に記載の方法。
19. シミュレーションビデオの各第１の部分をレンダリングするようにプログラムされた少なくとも第１のグラフィックス処理ユニット（ＧＰＵ）と、
    シミュレーションビデオの各第２の部分をレンダリングするようにプログラムされた少なくとも第２のＧＰＵと、
    を備えるコンピュータシミュレーション装置であって、
    少なくとも前記第１のＧＰＵは、前記第１の部分と前記第２の部分とを結合し、完全なシミュレーションビデオを確立する出力をレンダリングするようにプログラムされ、
    前記第１のＧＰＵは、前記第１のＧＰＵによって管理される少なくとも第１のバッファを指し、前記第２のＧＰＵによって管理される第２のバッファを指さない少なくとも１つのスキャンアウトユニットを備え、前記第１のＧＰＵは、バッファを循環して、前記第１のバッファに関連付けられた１～Ｎラインと、前記第２のバッファに関連付けられ、直接メモリアクセス（ＤＭＡ）を介して前記第１のＧＰＵによって受信された（Ｎ＋１）～Ｍラインとを使用するビデオのフレームの完全なシーケンスを出力するようにプログラムされ、前記１～Ｎラインと前記（Ｎ＋１）～Ｍラインはビデオの前記フレームの異なるラインである、
    コンピュータシミュレーション装置。

Images