JP5390316B2 - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP5390316B2 JP5390316B2 JP2009210915A JP2009210915A JP5390316B2 JP 5390316 B2 JP5390316 B2 JP 5390316B2 JP 2009210915 A JP2009210915 A JP 2009210915A JP 2009210915 A JP2009210915 A JP 2009210915A JP 5390316 B2 JP5390316 B2 JP 5390316B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- memory
- image data
- memories
- memory controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Logic Circuits (AREA)
Description
まず、図1を参照して、本発明の第1実施形態に係る画像処理装置について説明する。本実施形態の画像処理装置10は、例えば、コンピュータ10として実現されている。本実施形態は、カメラ等のデバイスから画像データをコンピュータに入力して、入力された画像データを並列処理を行うことでコンピュータの複数のイメージメモリに一旦書き込み、書き込み終了後、画像データをイメージメモリから読み出し、複写機やプリンタ等の外部機器に出力する技術であり、画像データの入力を行うコンピュータのメモリコントローラの入力部を1つの入力部で行い、並列処理を行うことにより、複数のイメージメモリに出力することを特徴とする。また、メモリへ保存する必要がある汎用度の高い情報は撮像された画像データとなり、後述する機能1のみがメモリへの記憶処理を行う構成となる。他の処理を行う機能2、・・・、nは必要な画像データを対応するメモリから読み出し、様々な演算や画像の加工、画像の圧縮処理等を行う。なお、本実施形態では、機能の数と同数のメモリをそれぞれ対応させた構成について説明しているが、これに限定されるものではない。例えば、機能の数よりもメモリの数が少ない場合、アクセス負荷の少ないメモリから優先して画像データの読み出しを行うようにしてもよい。また、本実施形態では、カメラによって撮像された画像データを用いて説明を行っているが、例えばネットワークコントローラを介して受信したスキャナ、複写機等で取り込んだ画像データ、メモリカード等から取り込んだ画像データ等であってもよく、限定されるものではない。
次に、本発明の第2実施形態について、図4を参照して説明する。同図は、本発明の第2実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
次に、本発明の第3実施形態について、図6を参照して説明する。同図は、本発明の第3実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
次に、本発明の第4実施形態について、図7を参照して説明する。同図は、本発明の第4実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
次に、本発明の第5実施形態について、図8を参照して説明する。同図は、本発明の第5実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
次に、本発明の第6実施形態について、図9を参照して説明する。同図は、本発明の第6実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
次に、本発明の第7実施形態について、図10を参照して説明する。同図は、本発明の第7実施形態に係る画像処理装置の主要な構成を含む画像処理装置の構成について示したブロック図である。
Claims (10)
- 複数の外部機器と接続し、前記複数の外部機器との間で画像データの入出力を実行するための複数のイメージメモリを備えた画像処理装置であって、
前記複数のイメージメモリに対する前記画像データの入出力を制御するメモリコントローラを有し、
前記メモリコントローラは、
前記複数の外部機器のうちの1つの外部機器からの画像データを受け取って入力する入力部と、
前記入力部から入力された画像データを並列処理して前記複数のイメージメモリのそれぞれに出力して記憶させる並列処理部と、
前記複数の外部機器のうちの1つの外部機器から前記並列処理部によって記憶された前記画像データの送信要求を受け取った場合、前記複数のイメージメモリのうちの1つのイメージメモリから前記画像データを読み出して、前記送信要求を受け取った外部機器に出力するための前記複数の外部機器のそれぞれに対応した複数の出力部と
を備えることを特徴とする画像処理装置。 - 前記並列処理部は、
前記画像データを並列処理する場合に、前記入力部から入力された画像データを一括して前記複数のイメージメモリのそれぞれに出力して記憶させることを特徴とする請求項1に記載の画像処理装置。 - 前記メモリコントローラは、
前記複数のイメージメモリを単一のメモリとして利用するためのメモリ仮想化部をさらに備え、
前記メモリ仮想化部は、前記複数のイメージメモリ内のそれぞれのアドレスを、仮想的な単一のメモリの共通のアドレスに変換することを特徴とする請求項1に記載の画像処理装置。 - 前記メモリコントローラは、
前記複数のイメージメモリのそれぞれのアクセス負荷を監視してアクセスを分散させるアクセス分散部をさらに備え、
前記アクセス分散部は、前記複数のイメージメモリのそれぞれのアクセス負荷を監視して、アクセス負荷の低いメモリから優先的にアクセスを行う制御を行うことを特徴とする請求項1に記載の画像処理装置。 - 前記メモリコントローラは、
前記複数のイメージメモリよりもデータの読み出しが高速なメモリをさらに備え、
前記画像データのうち利用頻度が高いデータを前記高速なメモリに記憶して利用することを特徴とする請求項1に記載の画像処理装置。 - 前記高速なメモリは、不揮発性であることを特徴とする請求項5に記載の画像処理装置。
- 前記メモリコントローラは、
前記複数のイメージメモリからエラーが検出された場合、エラーが検出されたメモリへのアクセスを正常なメモリへのアクセスに切り替えることを特徴とする請求項1に記載の画像処理装置。 - 前記メモリコントローラを専用チップ化して、分離して構成可能とすることを特徴とする請求項1に記載の画像処理装置。
- 前記メモリコントローラは、
パラレルバスとシリアルバスとの信号変換を行う変換部をさらに備え、
前記変換部は、前記外部機器と前記画像データの授受を行う場合、前記パラレルバスに対応する信号を前記シリアルバスに対応する信号に変換することを特徴とする請求項1に記載の画像処理装置。 - 複数の外部機器と接続し、前記複数の外部機器との間で画像データの入出力を実行するための複数のイメージメモリおよび当該複数のイメージメモリに対する入出力を制御するメモリコントローラを備えた画像処理装置で用いられる画像処理方法であって、
前記メモリコントローラは、
前記複数の外部機器のうちの1つの外部機器から画像データを受け取って入力し、
前記入力部から入力された画像データを並列処理して前記複数のイメージメモリのそれぞれに出力して記憶させ、
前記複数の外部機器のうちの1つの外部機器から前記画像データの送信要求を受け取った場合に、前記複数のイメージメモリのうちの1つのイメージメモリから前記画像データを読み出して、前記送信要求を受け取った外部機器に出力することを特徴とする画像処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210915A JP5390316B2 (ja) | 2009-09-11 | 2009-09-11 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009210915A JP5390316B2 (ja) | 2009-09-11 | 2009-09-11 | 画像処理装置および画像処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011060137A JP2011060137A (ja) | 2011-03-24 |
JP5390316B2 true JP5390316B2 (ja) | 2014-01-15 |
Family
ID=43947672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009210915A Expired - Fee Related JP5390316B2 (ja) | 2009-09-11 | 2009-09-11 | 画像処理装置および画像処理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5390316B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01205259A (ja) * | 1988-02-12 | 1989-08-17 | Nec Corp | ブロック転送回路 |
JP2999662B2 (ja) * | 1993-11-26 | 2000-01-17 | キヤノン株式会社 | 印刷制御装置および印刷制御方法 |
JPH08163302A (ja) * | 1994-11-30 | 1996-06-21 | Canon Inc | 画像入出力制御装置及び画像入出力制御装置の画像情報転送方法 |
JP2003296153A (ja) * | 2002-03-29 | 2003-10-17 | Fujitsu Ltd | ストレージシステムおよびそのためのプログラム |
-
2009
- 2009-09-11 JP JP2009210915A patent/JP5390316B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011060137A (ja) | 2011-03-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5370897B2 (ja) | リモート・ダイレクト・ストレージ・アクセス | |
US20130111075A1 (en) | Switching control device and switching control method | |
KR101138674B1 (ko) | Usb 제어기 및 버퍼 메모리 제어 방법 | |
JP2006018514A (ja) | 演算装置、演算装置の制御方法、プログラム及びコンピュータ読取り可能記録媒体 | |
US7644263B2 (en) | Storage control system and boot control system | |
JP2010263328A (ja) | 画像処理装置および画像処理方法 | |
US20200257994A1 (en) | Inference processing system, inference processing device, and computer program product | |
US8522075B2 (en) | Storage system having storage devices for storing data and control devices for controlling the storage devices | |
JP5390316B2 (ja) | 画像処理装置および画像処理方法 | |
JP5103823B2 (ja) | 情報処理装置および入出力要求制御方法 | |
WO2008056489A1 (fr) | Système à processeurs multiples, son procédé de commande et support d'enregistrement d'informations | |
JP4446968B2 (ja) | データ処理装置 | |
US11409538B2 (en) | Data processing system and method for configuring and operating a data processing system | |
JP2007334668A (ja) | メモリダンプ方法、クラスタシステム、それを構成するノードおよびプログラム | |
KR100938612B1 (ko) | 전송 장치, 전송 장치를 갖는 정보 처리 장치 및 제어 방법 | |
JP2007148622A (ja) | インターフェース設定方法 | |
JP6024752B2 (ja) | 情報処理装置およびその制御方法 | |
JP4117685B2 (ja) | フォルトトレラント・コンピュータとそのバス選択制御方法 | |
JP7283108B2 (ja) | 情報処理装置、制御方法、およびプログラム | |
US20240054076A1 (en) | Storage system | |
JP2019159471A (ja) | ストレージシステム、その制御方法およびプログラム | |
US11275706B2 (en) | Storage system having multiple bridges corresponding to multiple operation modes and control method therefor | |
JP6878710B1 (ja) | 制御装置及びデータ管理方法 | |
JP2006146839A (ja) | 装置を管理するシステム及び方法 | |
JP2008204104A (ja) | メモリカード制御装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130917 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131010 |
|
LAPS | Cancellation because of no payment of annual fees |