JP2008118207A - 光電変換装置及び焦点検出装置 - Google Patents

Abstract

【課題】小規模な回路構成で、撮像部において検出した電荷に相当する信号と光が当たっていない基準画素からの信号又は撮像部で検出した平均的な光に相当する信号との間での差動増幅が可能な光電変換装置及びこのような光電変換装置を備える焦点検出装置を提供すること。
【解決手段】差動増幅回路１２４の非反転端子を画素列１１１ａ、１１１ｂ、１１１ｃにおける開口画素成分を選択する画素出力回路１１３の出力に接続し、反転端子を一方に画素列１１１ａ、１１１ｂ、１１１ｃにおける基準画素成分を選択する基準信号選択回路１２２の出力が接続され、他方が各画素列における電荷の蓄積を終了させるための基準電圧である蓄積終了電圧生成部１４０の出力に接続されたセレクト回路１２３の出力に接続する。そして、モニタ画素１１４ａ、１１４ｂ、１１４ｃにより電荷の蓄積状態を画素列単位で監視する。
【選択図】 図２

Description

本発明は、光電変換装置及びそれを備える焦点検出装置に関し、特に複数の測距点に対する焦点状態を検出するための光電変換装置及び焦点検出装置に関する。

オートフォーカスカメラに用いられている焦点検出装置の１つとして位相差検出方式の焦点検出装置が知られている。位相差検出方式においては、主光学系の異なる光路を通過した被写体からの光束が、瞳分割光学系において分割され、該分割された光束が被写体像として基準部の撮像部と参照部の撮像部の２つの焦点検出部によってそれぞれ検出され、これら検出された被写体像の２像間隔値から撮影画面内に配された測距点における焦点状態が検出される。

更に、位相差検出方式の焦点検出装置においては、撮影画面のより広い領域に位置する被写体像の検出を行うようにするためと被写体像のコントラストの検出方向を１方向から複数方向に拡張するために、例えば特許文献１のように、２以上の対となる撮像部を配置して被写体像の検出を行う、所謂多点測距が可能な焦点検出装置も提案され、多数の製品に採用されている。特許文献１の例では、瞳分割光学系が４対の瞳分割レンズで構成されている。そして、撮影画面内の中央部の被写体像は左右方向の対と上下方向の対をなす瞳分割レンズに対応して配置される撮像部において検出され、撮影画面内の左右部の被写体像はそれぞれ上下方向の対をなす瞳分割レンズに対応して配置される撮像部において検出される。

ここで、位相差検出方式においては、コントラストの低い被写体に対しては焦点位置検出が困難である。そのため、撮像部で得られる出力信号を光電変換装置の暗時出力（光が当たっていない画素からの出力）を基準として増幅する手法と、撮像部で得られる出力信号を光電変換装置の平均出力を基準として増幅する手法とを被写体に応じて適宜切り替えて焦点検出を行うことができる焦点検出装置が例えば特許文献２において提案されている。

図８を参照して、特許文献２の焦点検出装置について更に説明する。図８に示す焦点検出装置は、被写体からの光束を受光し、受光した光束に応じた信号を出力する撮像部（図８ではセンサ４０１が対応する）と、撮像部で得られた信号を処理するための読み出し部（図８ではモニタ電圧回路４０２、平均値保持回路４０３、暗時出力電圧回路４０４、セレクト回路４０５、差動増幅回路４０６が対応する）とから構成されている。

図８に示す焦点検出装置は、センサ４０１で得られた信号を差動増幅回路４０６で差動増幅するものである。そして、差動増幅回路４０６の非反転端子にはセンサ４０１の出力が接続され、反転端子には一方の入力が暗時出力電圧回路４０４の出力に、他方の入力が平均値保持回路４０３の出力に接続されたセレクト回路４０５の出力が接続されている。このような構成において、セレクト回路４０５において暗時出力電圧回路４０４を選択すると、センサ４０１からの出力とセンサ４０１に設けられている光が当たらない遮光された画素からの出力との差動増幅が行われる。一方、セレクト回路４０５において平均値保持回路４０３を選択すると、センサ４０１からの出力とモニタ電圧回路４０２によって検出され平均値保持回路４０３に保持されたセンサ出力の平均値との差動増幅が行われる。
特開平１１−２７５４号公報 特開平１１−８４２２６号公報

ここで、特許文献２において示されている読み出し部の場合、撮像部で検出された電荷を撮像部で検出された平均的な光に相当する信号と比較して出力するために、平均値保持回路とモニタ電圧回路とを必要とする。このような読み出し部を、被写体からの光束を複数の位置（方向）に配置した撮像部で検出する多点測距可能な位相差検出方式に適用する場合には、検出する方向、位置に合わせて複数個の平均値保持回路と複数入力のセレクト回路とを必要とし、回路が大規模となるおそれがある。

本発明は、上記の事情に鑑みてなされたもので、小規模な回路構成で、撮像部において検出した電荷に相当する信号と光が当たっていない基準画素からの信号又は撮像部で検出した平均的な光に相当する信号との間での差動増幅が可能な光電変換装置及びこのような光電変換装置を備える焦点検出装置を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様による光電変換装置は、被写体からの光束を受光して電荷を蓄積する画素が配列される複数の画素列と、前記画素列に対応して設けられ前記各画素列に蓄積される平均の電荷をそれぞれ検出し、該検出した平均の電荷を示す信号を出力する複数のモニタ画素と、前記画素列に対応して設けられ前記各画素列に蓄積された電荷をそれぞれ保持する複数のメモリ列と、前記各メモリ列に保持された電荷を示す信号を出力する少なくとも１つの画素出力回路と、を有する撮像部と、前記画素出力回路の出力における前記電荷を示す信号と、前記画素出力回路の出力における基準出力を示す信号又は前記各モニタ画素の出力と比較され、前記各画素列における電荷の蓄積時間を決めるための基準電圧である蓄積終了電圧に相当する信号との間での差動増幅を行う読み出し部とを具備することを特徴とする。

また、上記の目的を達成するために、本発明の第２の態様の光電変換装置は、被写体からの光束を受光して電荷を蓄積する画素が配列される複数の画素列と、前記画素列に対応して設けられ前記各画素列に蓄積される平均の電荷を検出し、該検出した平均の電荷を示す信号を出力する複数のモニタ画素と、前記画素列に対応して設けられ前記各画素列に蓄積された電荷をそれぞれ保持する複数のメモリ列と、前記各メモリ列に保持された電荷を示す信号を出力する少なくとも１つの画素出力回路と、を有する撮像部と、前記各画素列における電荷の蓄積時間を決めるための基準電圧である蓄積終了電圧を生成する蓄積終了電圧生成部と、前記各モニタ画素の出力と前記蓄積終了電圧生成部の出力とをそれぞれ比較し、前記各モニタ画素の出力が前記蓄積終了電圧に到達した時点で対応する画素列における電荷の蓄積を終了させる蓄積制御部と、全ての前記画素列における電荷の蓄積が終了した時点で前記画素出力回路から信号を出力させる制御部と、前記画素出力回路の出力における前記電荷を示す信号を選択する画素信号選択回路と、前記画素出力回路から出力される信号のうちの基準出力に相当する信号を選択する基準信号選択回路と、前記基準信号選択回路の出力と前記蓄積終了電圧生成部の出力に相当する信号の何れかを選択して出力するセレクト回路と、前記画素出力回路から出力される前記電荷を示す信号と前記セレクト回路から出力される信号との間の差動増幅を行う差動増幅回路と、を有する読み出し部とを具備することを特徴とする。

また、上記の目的を達成するために、本発明の第３の態様の焦点検出装置は、第２の態様に記載の光電変換装置を備える焦点検出装置において、前記セレクト回路は、前記被写体が低コントラストのときに、前記蓄積終了電圧生成部の出力に相当する信号を選択することを特徴とする。

本発明によれば、小規模な回路構成で、撮像部において検出した電荷に相当する信号と光が当たっていない基準画素からの信号又は撮像部で検出した平均的な光に相当する信号との間での差動増幅が可能な光電変換装置及びこのような光電変換装置を備える焦点検出装置を提供することができる。

以下、図面を参照して本発明の実施形態を説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る焦点検出装置が搭載されるカメラの、特に焦点検出に係る構成について示す図である。ここで、図１に示すカメラは、１眼レフレックス方式のカメラを示しており、フォーカスレンズ１と、メインミラー２と、ペンタプリズム３と、接眼レンズ４と、サブミラー５と、コンデンサレンズ６と、固定ミラー７と、瞳分割光学系８と、ＡＦセンサ９と、焦点演算部１０と、レンズ駆動信号生成部１１と、モータドライバ１２と、撮像素子１３とから構成されている。ここで、瞳分割光学系８とＡＦセンサ９とで本実施形態に係る焦点検出装置を構成している。

フォーカスレンズ１は、図示しない被写体からの光束を集光してカメラ内部に入射させる。メインミラー２は、中央部がハーフミラーで構成されたミラーであり、フォーカスレンズ１を介して入射してきた光束を反射及び透過させる。ここで、メインミラー２は、図示しないミラー駆動機構により図示矢印Ａ方向に回動自在になされている。そして、メインミラー２が図１の位置にある場合には、フォーカスレンズ１を介して入射した光束の一部をペンタプリズム３の側に反射させ、一部をサブミラー５の側に透過させる。また、メインミラー２が図示Ａ方向に回動された場合には、フォーカスレンズ１を介して入射した光束が撮像素子１３の側に入射する。

ペンタプリズム３は、メインミラー２において反射されて得られる被写体像を正立像にしてから接眼レンズ４に入射させる。接眼レンズ４は、ペンタプリズム３からの被写体像を撮影者が視認可能なように拡大する。

サブミラー５は、メインミラー２の中央部背面側に設けられ、該メインミラー２を透過した光束をコンデンサレンズ６の方向に反射させる。コンデンサレンズ６は、サブミラー５で反射され、撮像等価面上に結像した被写体光を集光する。固定ミラー７は、コンデンサレンズ６によって集光された被写体光を瞳分割光学系８に入射させる。瞳分割光学系８は、少なくとも１対の瞳分割レンズから構成されており、コンデンサレンズ６からの被写体光を瞳分割してＡＦセンサ９に結像させる。

ＡＦセンサ９は、測距点に対応して設けられる少なくとも１対の光電変換装置から構成され、被写体像を受光して光電変換し、光電変換によって得られる電荷を電圧に変換して焦点演算部１０に出力する。このＡＦセンサ９の詳細については後述する。

焦点演算部１０は、ＡＦセンサ９から対として出力される被写体像を示す電圧信号から、対をなす光電変換装置にそれぞれ入射した被写体像における２像間隔値（ズレ量）を、例えば相関演算により演算する。レンズ駆動信号生成部１１は、焦点演算部１０において演算されたズレ量から、焦点が合う位置にフォーカスレンズ１を移動させるためのレンズ駆動信号を生成してモータドライバ１２に出力する。モータドライバ１２は、レンズ駆動信号生成部１１からのレンズ駆動信号に従ってフォーカスレンズ１を、図示矢印Ｂ方向で示す方向に駆動させる。撮像素子１３は、被写体からの光束を受光して記録又は表示のための画像信号を得る。

以下、本実施形態の要部としてのＡＦセンサ９の構成について説明する。図２は、ＡＦセンサ９を構成する光電変換装置の構成を示す図である。ここで、ＡＦセンサ９は対をなす光電変換装置から構成されているが、図２にはそのうちの一方の光電変換装置のみを図示している。

図２に示す光電変換装置は、撮像部１１０と、読み出し部１２０と、蓄積制御部１３０と、蓄積終了電圧生成部１４０と、制御部１５０とから構成されている。

撮像部１１０は、画素列１１１ａ、１１１ｂ、１１１ｃと、メモリ列１１２ａ、１１２ｂ、１１２ｃと、画素出力回路１１３と、モニタ画素１１４ａ、１１４ｂ、１１４ｃとから構成されている。

画素列１１１ａ、１１１ｂ、１１１ｃは測距点に対応した位置にそれぞれ配置されている。そして、それぞれの画素列は被写体像を光電変換して被写体像の光量に応じた電荷を蓄積するための開口画素と他の測距点からの被写体像が開口画素に入射するのを防止するための遮光画素とが１次元又は２次元状（図では１次元状）に配列されて構成されている。

メモリ列１１２ａ、１１２ｂ、１１２ｃはそれぞれ、画素列１１１ａ、１１１ｂ、１１１ｃの近傍に設けられ、画素列１１１ａ、１１１ｂ、１１１ｃの各画素に蓄積された電荷を保持する。画素出力回路１１３は、メモリ列１１２ａ、１１２ｂ、１１２ｃに保持された電荷を読み出し、該読み出した電荷を１画素ずつ順次電圧に変換して読み出し部１２０に出力する。

なお、図２の例は、メモリ列１１２ａ、１１２ｂ、１１２ｃに保持された電荷を１つの画素出力回路１１３で読み出す構成であるが、それぞれのメモリ列に対応して画素出力回路を設けるようにしても良い。

モニタ画素１１４ａ、１１４ｂ、１１４ｃはそれぞれ、画素列１１１ａ、１１１ｂ、１１１ｃの近傍に設けられ、画素列１１１ａ、１１１ｂ、１１１ｃにそれぞれ入射する略平均的な光束に応じた電荷を検出し、検出した電荷に応じた信号を出力する。

このような構成の撮像部１１０において、画素列１１１ａ、１１１ｂ、１１１ｃにはそれぞれ蓄積制御部１３０からリセット信号ＲＳＴ及び蓄積制御信号ＴＧ１（ｘ）が入力される。また、メモリ列１１２ａ、１１２ｂ、１１２ｃにはそれぞれ蓄積制御部１３０からのリセット信号ＲＳＴと制御部１５０からの読み出し開始信号ＴＧ２とが入力される。更に、画素出力回路１１３には、制御部１５０からの読み出し開始信号ＴＧ２と読み出し信号φとが入力される。また、モニタ画素１１４ａ、１１４ｂ、１１４ｃにはそれぞれ蓄積制御部１３０からのリセット信号ＲＳＴが入力される。

読み出し部１２０は、画素信号選択回路１２１と、基準信号選択回路１２２と、セレクト回路１２３と、差動増幅回路１２４とから構成されている。

画素信号選択回路１２１は、画素出力回路１１３の出力Ｖｐｉｘを入力Ｖｐｉｘ（１）とし、制御部１５０からの制御信号Ｖｓｈ１を受けて画素出力回路１１３から出力される信号Ｖｐｉｘにおける開口画素からの信号に相当する成分Ｖｂｒｉｇｈｔを選択し、選択した信号を出力Ｖｐｉｘ＿ｄｅｔ１として差動増幅回路１２４の非反転入力端子に出力する。

基準信号選択回路１２２は、画素出力回路１１３の出力Ｖｐｉｘを入力Ｖｐｉｘ（２）とし、制御部１５０からの制御信号Ｖｓｈ２を受けて画素出力回路１１３から出力される信号Ｖｐｉｘのうちのリセットレベルに相当する成分Ｖｒｓｔ若しくは遮光画素からの信号に相当する成分Ｖｄａｒｋを選択し、選択した信号を出力Ｖｐｉｘ＿ｄｅｔ２として差動増幅回路１２４の反転端子に出力端子が接続されたセレクト回路１２３の一方の入力端子に出力する。

セレクト回路１２３は、一方の入力端子が基準信号選択回路１２２の出力端子に接続され、他方の入力端子が蓄積終了電圧生成部１４０の出力端子Ｖｔｈに接続されている。更に、セレクト回路１２３には制御部１５０からの選択信号Ｖｓｅｌが入力される。このような構成のセレクト回路１２３は、制御部１５０からの選択信号Ｖｓｅｌに応じて基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２と蓄積終了電圧生成部１４０の出力Ｖｔｈの何れかを選択して差動増幅回路１２４の反転入力端子に出力する。本実施形態では、例えばＶｓｅｌがＨ（Ｈｉｇｈ）レベルの場合にＶｐｉｘ＿ｄｅｔ２が選択され、ＶｓｅｌがＬ（Ｌｏｗ）レベルの場合にＶｔｈが選択されるものとする。

差動増幅回路１２４は、画素信号選択回路１２１の出力Ｖｐｉｘ＿ｄｅｔ１とセレクト回路１２３の出力との間の差動増幅を行い、セレクト回路１２３の出力を基準とした画素出力信号Ｖｏｕｔを出力する。

蓄積制御部１３０は、モニタ出力回路１３１ａ、１３１ｂ、１３１ｃと、コンパレータ１３２ａ、１３２ｂ、１３２ｃと、タイミング生成回路１３３とから構成されている。

モニタ出力回路１３１ａはモニタ画素１１４ａの出力を入力Ｖｍ＿ｉ（１）とし、Ｖｍ＿ｉ（１）を所定の利得で増幅し、増幅して得られた出力Ｖｍ＿ｏ（１）をコンパレータ１３２ａの非反転入力端子に出力する。モニタ出力回路１３１ｂはモニタ画素１１４ｂの出力を入力Ｖｍ＿ｉ（２）とし、Ｖｍ＿ｉ（２）を所定の利得で増幅し、増幅して得られた出力Ｖｍ＿ｏ（２）をコンパレータ１３２ｂの非反転入力端子に出力する。モニタ出力回路１３１ｃはモニタ画素１１４ｃの出力を入力Ｖｍ＿ｉ（３）とし、Ｖｍ＿ｉ（３）を所定の利得で増幅し、増幅して得られた出力Ｖｍ＿ｏ（３）をコンパレータ１３２ｃの非反転入力端子に出力する。

なお、以下の説明においてはＶｍ＿ｉ（１）、Ｖｍ＿ｉ（２）、Ｖｍ＿ｉ（３）を適宜Ｖｍ＿ｉ（ｘ）（ｘ＝１，２，３）と記す。また、Ｖｍ＿ｏ（１）、Ｖｍ＿ｏ（２）、Ｖｍ＿ｏ（３）を適宜Ｖｍ＿ｏ（ｘ）と記す。

コンパレータ１３２ａは、非反転入力端子がモニタ出力回路１３１ａの出力端子に接続され、反転入力端子が蓄積終了電圧生成部１４０の出力端子Ｖｔｈに接続されており、Ｖｍ＿ｏ（１）とＶｔｈとの信号比較を行う。コンパレータ１３２ｂは、非反転入力端子がモニタ出力回路１３１ｂの出力端子に接続され、反転入力端子が蓄積終了電圧生成部１４０の出力端子Ｖｔｈに接続されており、Ｖｍ＿ｏ（２）とＶｔｈとの信号比較を行う。コンパレータ１３２ｃは、非反転入力端子がモニタ出力回路１３１ｃの出力端子に接続され、反転入力端子が蓄積終了電圧生成部１４０の出力端子Ｖｔｈに接続されており、Ｖｍ＿ｏ（３）とＶｔｈとの信号比較を行う。

タイミング生成回路１３３は、制御部１５０からのリセット制御信号ＲＳＴ＿ｏを受けてリセット信号ＲＳＴを生成すると共に、制御部１５０からのリセット制御信号ＲＳＴ＿ｏと各コンパレータの出力とに基づいて蓄積制御信号ＴＧ１（ｘ）を生成して対応する画素列に出力する。ここで、リセット信号ＲＳＴは、画素列１１１ａ、１１１ｂ、１１１ｃにおける電荷の蓄積動作の開始に先立って、画素列１１１ａ、１１１ｂ、１１１ｃと、メモリ列１１２ａ、１１２ｂ、１１２ｃと、モニタ画素１１４ａ、１１４ｂ、１１４ｃと、モニタ出力回路１３１ａ、１３１ｂ、１３１ｃとにおける出力をリセットさせるための信号である。また、蓄積制御信号ＴＧ１（ｘ）は、画素列１１１ａ、１１１ｂ、１１１ｃにおける電荷の蓄積動作を画素列毎に制御するための信号である。ここで、ｘの値は画素列と対応しているものとする。即ち、ＴＧ１（１）は画素列１１１ａに係る信号であり、ＴＧ１（２）は画素列１１１ｂに係る信号であり、ＴＧ１（３）は画素列１１１ｃに係る信号である。

蓄積終了電圧生成部１４０は、画素列１１１ａ、１１１ｂ、１１１ｃにおけるそれぞれの電荷蓄積時間を決めるための基準となる蓄積終了電圧Ｖｔｈを生成してセレクト回路１２３の他方の入力端子と、各コンパレータの反転入力端子とに出力する。

制御部１５０は、６種類の制御信号を生成して出力する。この６種類の制御信号はそれぞれ、セレクト回路１２３からの出力を切り替えるための選択信号Ｖｓｅｌ、タイミング生成回路１３３を制御するためのリセット制御信号ＲＳＴ＿ｏ、画素出力回路１１３における電荷の読み出し開始を制御するための読み出し開始信号ＴＧ２、画素出力回路１１３における電荷の読み出しを制御するための読み出し信号φ、画素信号選択回路１２１を制御するための制御信号Ｖｓｈ（１）、基準信号選択回路１２２を制御するための制御信号Ｖｓｈ（２）である。

以下、図３のタイミングチャートを参照して図２に示す光電変換装置の動作について説明する。なお、図３は、上から、差動増幅回路１２４の出力Ｖｏｕｔ、制御部１５０において生成されるリセット制御信号ＲＳＴ＿ｏ、読み出し開始信号ＴＧ２、読み出し信号φ、制御信号Ｖｓｈ２、Ｖｓｈ１、蓄積制御部１３０において生成される信号ＲＳＴ、ＴＧ１（ｘ）、各モニタ画素の出力（各モニタ出力回路の入力）Ｖｍ＿ｉ（ｘ）、各モニタ出力回路の出力（各コンパレータの入力）Ｖｍ＿ｏ（ｘ）、蓄積終了電圧生成部１４０の出力Ｖｔｈをそれぞれ示している。

まず、制御部１５０で生成されたリセット制御信号ＲＳＴ＿ｏが蓄積制御部１３０のタイミング生成回路１３３に入力されると、このリセット制御信号ＲＳＴ＿ｏと略同じタイミングでタイミング生成回路１３３から、撮像部１１０の画素列１１１ａ、１１１ｂ、１１１ｃ、メモリ列１１２ａ、１１２ｂ、１１２ｃ、モニタ画素１１４ａ、１１４ｂ、１１４ｃ、及び蓄積制御部１３０のモニタ出力回路１３１ａ、１３１ｂ、１３１ｃにリセット信号ＲＳＴが入力される。これにより、画素列、メモリ列、モニタ画素、及びモニタ出力回路の出力がリセットされる。

また、リセット信号ＲＳＴが入力されるのと略同じタイミングでタイミング生成回路１３３から画素列１１１ａ、１１１ｂ、１１１ｃに蓄積制御信号ＴＧ１（ｘ）（＝ＴＧ１（１）、ＴＧ１（２）、ＴＧ１（３））が入力され、画素列１１１ａ、１１１ｂ、１１１ｃのそれぞれにおいて電荷の蓄積が開始される。

画素列１１１ａ、１１１ｂ、１１１ｃのそれぞれにおける電荷の蓄積状況は蓄積制御部１３０において監視される。即ち、電荷蓄積の開始の時点から、画素列１１１ａ、１１１ｂ、１１１ｃにそれぞれ対応して設けられたモニタ画素１１４ａ、１１４ｂ、１１４ｃの出力Ｖｍ＿ｉ（１）、Ｖｍ＿ｉ（２）、Ｖｍ＿ｉ（３）がモニタ出力回路１３１ａ、１３１ｂ、１３１ｃにそれぞれ入力される。モニタ出力回路１３１ａからはＶｍ＿ｉ（１）を所定の利得で増幅した出力Ｖｍ＿ｏ（１）がコンパレータ１３２ａに入力される。また、モニタ出力回路１３１ｂからはＶｍ＿ｉ（２）を所定の利得で増幅した出力Ｖｍ＿ｏ（２）はコンパレータ１３２ｂに入力される。モニタ出力回路１３１ｃからはＶｍ＿ｉ（３）を所定の利得で増幅した出力Ｖｍ＿ｏ（３）がコンパレータ１３２ｃに入力される。コンパレータ１３２ａはモニタ出力回路１３１ａの出力Ｖｍ＿ｏ（１）と蓄積終了電圧生成部１４０の出力Ｖｔｈとを比較し、Ｖｍ＿ｏ（１）がＶｔｈに到達した時点で出力が反転する。また、コンパレータ１３２ｂはモニタ出力回路１３１ｂの出力Ｖｍ＿ｏ（２）と蓄積終了電圧生成部１４０の出力Ｖｔｈとを比較し、Ｖｍ＿ｏ（２）がＶｔｈに到達した時点で出力が反転する。コンパレータ１３２ｃはモニタ出力回路１３１ｃの出力Ｖｍ＿ｏ（３）と蓄積終了電圧生成部１４０の出力Ｖｔｈとを比較し、Ｖｍ＿ｏ（３）がＶｔｈに到達した時点で出力が反転する。

タイミング生成回路１３３は、コンパレータ１３２ａの出力が反転したタイミングで蓄積制御信号ＴＧ１（１）を、コンパレータ１３２ｂの出力が反転したタイミングで蓄積制御信号ＴＧ１（２）を、コンパレータ１３２ａの出力が反転したタイミングで蓄積制御信号ＴＧ１（３）を、対応する画素列及びメモリ列に出力する。これにより、電荷の蓄積が終了し、画素列１１１ａ、１１１ｂ、１１１ｃにそれぞれ蓄積された電荷がメモリ列１１２ａ、１１２ｂ、１１２ｃにそれぞれ保持される。

ここで、電荷の蓄積は画素列１１１ａ、１１１ｂ、１１１ｃにおいて個別に行われるものであるが、それぞれの画素列１１１ａ、１１１ｂ、１１１ｃで平均として得られる電荷は画素列によらずに等しくなる。同様に、画素列１１１ａ、１１１ｂ、１１１ｃに入射する光束の平均も画素列によらずに等しくなっている。これは、モニタ画素１１４ａ、１１４ｂ、１１４ｃの出力Ｖｍ＿ｏ（ｘ）が何れも、
Ｖｍ＿ｏ（ｘ）＝Ｖｔｈ （式１）
となった時点で電荷の蓄積を終了させるようにしているためである。

ここで、本実施形態においては、モニタ画素１１４ａ、１１４ｂ、１１４ｃの感度Ｇｍｏｎ１、モニタ出力回路１３１ａ、１３１ｂ、１３１ｃの利得Ｇｍｏｎ２、画素列１１１ａ、１１１ｂ、１１１ｃの感度Ｇｐｉｘ１、画素出力回路１１３の利得Ｇｐｉｘ２を、
Ｇｍｏｎ１×Ｇｍｏｎ２＝Ｇｐｉｘ１×Ｇｐｉｘ２ （式２）
の関係が成り立つように設定しておく。この場合、画素出力回路１１３の出力Ｖｐｉｘの平均値Ａｖｅ（Ｖｐｉｘ）は、画素列１１１ａ、１１１ｂ、１１１ｃの入射光束量をＬとすると、
Ａｖｅ（Ｖｐｉｘ）＝Ｌ×Ｇｐｉｘ１×Ｇｐｉｘ２ （式３）
と表すことができる。同様に、モニタ出力回路１３１ａ、１３１ｂ、１３１ｃの出力Ｖｍ＿ｏ（ｘ）は、
Ｖｍ＿ｏ（ｘ）＝Ｌ×Ｇｍｏｎ１×Ｇｍｏｎ２ （式４）
と表すことができる。したがって、（式１）〜（式４）から、
Ａｖｅ（Ｖｐｉｘ）＝Ｖｍ＿ｏ（ｘ）＝Ｖｔｈ （式５）
の関係が成り立つことになる。即ち、本実施形態における光電変換装置では、電荷の蓄積終了の時点で画素出力回路１１３の出力の平均値Ａｖｅ（Ｖｐｉｘ）が、蓄積終了電圧生成部１４０の出力Ｖｔｈに等しくなる。

全ての画素列で電荷の蓄積時間が経過する（図ではこの期間を蓄積期間としている）と、撮像部１１０は制御部１５０からの指令を待つ待機状態となる。その後、制御部１５０から撮像部１１０のメモリ列１１２ａ、１１２ｂ、１１２ｃ及び画素出力回路１１３に読み出し開始信号ＴＧ２が入力されると、電荷の読み出しが開始される。また、制御部１５０から画素出力回路１１３に読み出し信号φが供給されるのと同時に、読み出し部１２０の画素信号選択回路１２１に制御信号Ｖｓｈ１が、基準信号選択回路１２２に制御信号Ｖｓｈ２が供給されて読み出しが行われる。

以下、電荷の蓄積後に行われる電荷の読み出しについて、図４を参照して更に詳しく説明する。ここで、図４（ａ）は、画素信号選択回路１２１及び基準信号選択回路１２２の詳細な構成を示す図である。また、図４（ｂ）は図３に示すタイミングチャートの読み出し期間以後を詳細に示すタイミングチャートである。なお、図４（ｂ）は、上から、画素列の模式図、読み出し信号φ、画素出力回路１１３の出力Ｖｐｉｘ、基準信号選択回路１２２の制御信号の一例であるＶｓｈ２（ｒｓｔ）、基準信号選択回路１２２の制御信号の別の例であるＶｓｈ２（ｄａｒｋ）、画素信号選択回路１２１の制御信号Ｖｓｈ１、基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２、画素信号選択回路１２１の出力Ｖｐｉｘ＿ｄｅｔ１をそれぞれ示している。

図４（ａ）に示すように、画素信号選択回路１２１と基準信号選択回路１２２とは同一の回路構成を有するものである。即ち、画素信号選択回路１２１と基準信号選択回路１２２とはそれぞれスイッチ２０１と、容量２０２と、バッファアンプ２０３とから構成されるサンプルホールド回路から構成されている。そして、画素信号選択回路１２１では、サンプルホールド回路を構成するスイッチ２０１に制御部１５０からの制御信号Ｖｓｈ１が供給され、この制御信号Ｖｓｈ１を受けて画素信号選択回路１２１は入力信号のサンプル及びホールドを行う。即ち、画素信号選択回路１２１は、制御信号Ｖｓｈ１がＨレベルの期間で入力信号をサンプルし、制御信号Ｖｓｈ１がＬレベルの期間でホールドする。一方、基準信号選択回路１２２では、サンプルホールド回路を構成するスイッチ２０１に制御部１５０からの制御信号Ｖｓｈ２が供給され、この制御信号Ｖｓｈ２を受けて基準信号選択回路１２２は入力信号のサンプル及びホールドを行う。即ち、基準信号選択回路１２２は、制御信号Ｖｓｈ２がＨレベルの期間で入力信号をサンプルし、制御信号Ｖｓｈ２がＬレベルの期間でホールドする。

読み出し時においては、制御部１５０で生成された読み出し信号φが順次、画素出力回路１１３に入力され、読み出し信号φに同期して画素出力回路１１３から、メモリ列１１２ａ、１１２ｂ、１１２ｃに保持されている電荷に相当する信号Ｖｐｉｘが１画素分ずつ読み出し部１２０に出力される。

ここで、ＶｐｉｘがリセットレベルＶｒｅｓの期間中に、基準信号選択回路１２２のスイッチ２０１に図４（ｂ）に示す制御信号Ｖｓｈ２（ｒｓｔ）が供給されると、基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２がＶｐｉｘのリセットレベルＶｒｅｓと等しくなる。また、Ｖｐｉｘが遮光画素の期間中に、基準信号選択回路１２２のスイッチ２０１に図４（ｂ）に示す制御信号Ｖｓｈ２（ｄａｒｋ）が供給されると、基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２はＶｐｉｘの遮光画素出力Ｖｄａｒｋと等しくなる。更に、開口画素に対応する期間中に、画素信号選択回路１２１のスイッチ２０１に図４（ｂ）に示す制御信号Ｖｓｈ１が供給されると、画素信号選択回路１２１の出力Ｖｐｉｘ＿ｄｅｔ１がＶｐｉｘの開口画素出力Ｖｂｒｉｇｈｔと等しくなる。

上述したように、読み出し部１２０の差動増幅回路１２４の非反転入力端子には画素信号選択回路１２１の出力Ｖｐｉｘ＿ｄｅｔ１が、反転入力端子にはセレクト回路１２３の出力が入力される。そして、セレクト回路１２３の一方の入力端子には基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２が入力され、他方の入力端子には蓄積終了電圧生成部１４０の出力Ｖｔｈが入力される。したがって、制御部１５０において生成される選択信号Ｖｓｅｌによってセレクト回路１２３の出力を切り替えることにより、差動増幅回路１２４の出力Ｖｏｕｔは、（式６−１）若しくは（式６−２）と（式７）との２種類の信号となる。
Vout＝Gdif（Vpix_det1-Vpix_det2）＝Gdif（Vpix-Vres） （式６−１）
Vout＝Gdif（Vpix_det1-Vpix_det2）＝Gdif（Vpix-Vdark） （式６−２）
Vout＝Gdif（Vpix_det1-Vth）＝Gdif（Vpix-Vth） （式７）
ただし、Ｇｄｉｆは差動増幅回路１２４の利得である。即ち、選択信号ＶｓｅｌがＨレベルの場合には（式６−１）若しくは（式６−２）が選択される。ここで、（式６−１）は各画素列におけるリセットレベルを基準とした画素信号出力に相当し、（式６−２）は遮光画素出力を基準とした画素信号出力に相当するものである。なお、（式６−１）と（式６−２）とは、基準信号選択回路１２２の出力Ｖｐｉｘ＿ｄｅｔ２が、ＶｒｅｓとＶｄａｒｋの何れの値にホールドされているかによって選択される。

また、選択信号ＶｓｅｌがＬレベルの場合には（式７）が選択される。この（式７）は（式５）の結果を代入すると、
Vout＝Gdif（Vpix_det1-Vth）＝Gdif（Vpix-Ave(Vpix）) （式８）
となる。この（式８）は、各画素列における平均出力を基準とした画素信号出力に相当するものである。

以上説明したように、第１の実施形態の光電変換装置では、複数の画素列における電荷の蓄積時間を画素列単位で制御することで、画素出力回路１１３から出力される信号の画素出力Ａｖｅ（Ｖｐｉｘ）が蓄積終了電圧生成部１４０において生成される蓄積終了電圧Ｖｔｈと等しくなる。したがって、蓄積終了電圧生成部１４０の出力Ｖｔｈを画素出力回路１１３の出力Ｖｐｉｘから引いてから増幅することにより、平均出力を基準とした差動増幅を行うことが可能である。これにより、複数の画素列が設けられた光電変換装置であっても、複数の平均値保持回路や複数入力のセレクト回路を必要とせず、簡易な構成で、撮像部１１０で検出した電荷に相当する信号と遮光画素出力若しくは平均値出力との間の差動増幅が可能である。

なお、第１の実施形態においては、３つの画素列を１次元状に配列した例について説明しているが、画素列（即ち測距点）の数は２つでも４つ以上であっても良く、この場合には、画素列の数に対応させてモニタ画素、モニタ出力回路、コンパレータの数を増減すれば良い。

［第２の実施形態］
次に、本発明の第２の実施形態について説明する。図５は、第２の実施形態における光電変換装置の構成について説明する。なお、図５において、図２と同様の構成については、図２と同一の参照符号を付すことで説明を省略する。

図５に示す光電変換装置は、蓄積終了電圧生成部１４０が、基準電圧回路１４１と、基準電圧補正回路１４２とから構成されている点が図２と異なっている。基準電圧回路１４１は、図２に示す蓄積終了電圧生成部１４０と同様のものであり、蓄積終了電圧Ｖｔｈを生成する。基準電圧補正回路１４２は、基準電圧回路１４１の出力Ｖｔｈと制御部１５０からの制御信号Ｖｓｈ＿ａｖｅとを入力とし、出力Ｖｔｈ＿ｘはセレクト回路１２３に接続されている。

以下、第２の実施形態の光電変換装置の動作について図６を参照して説明する。ここで、図６（ａ）は基準電圧補正回路１４２の構成図を示し、図６（ｂ）は基準電圧補正回路１４２の動作を示すタイミングチャートであり、図６（ｃ）は基準電圧補正回路１４２の動作説明図である。

図６（ａ）に示すように、基準電圧補正回路１４２は、スイッチ３０１と容量３０２とで構成されるサンプルホールド回路と、レベルシフト回路３０３と、増幅回路３０４とで構成されている。そして、サンプルホールド回路を構成するスイッチ３０１には、制御部１５０からの制御信号Ｖｓｈ＿ａｖｅが供給される。制御信号Ｖｓｈ＿ａｖｅは図６（ｂ）に示すように、Ｖｐｉｘが遮光画素の期間でＨレベル、開口画素の期間でＬレベルとなる。これにより、図６（ａ）に示すサンプルホールド回路は、Ｖｐｉｘが遮光画素の期間でサンプル動作、開口画素の期間でホールド動作する。

次に、図６（ｃ）を参照してレベルシフト回路３０３、増幅回路３０４の動作について説明する。第１の実施形態では、モニタ画素１１４ａ、１１４ｂ、１１４ｃで蓄積される電荷（モニタ出力回路１２１ａ、１２１ｂ、１２１ｃの出力）と画素列１１１ａ、１１１ｂ、１１１ｃで蓄積される電荷（画素出力回路１１３の出力）とが（式５）の関係となるが、この関係は（式２）の関係が成立している場合に成立するものである。

これに対し、第２の実施形態は、（式２）の関係が成立していなくとも蓄積終了電圧生成部１４０の出力を画素出力回路１１３の出力Ｖｐｉｘの平均値として利用できるようにしたものである。即ち、第２の実施形態では（式５）の代わりに、
Ave(Vpix)＝Gmpt×Vm_o（x）＋ΔV＝Gmpt×Vth＋ΔV （式９）
の関係を利用する。なお、（式９）のΔＶ、Ｇｍｐｒは共に定数であり、それぞれ、画素列やモニタ画素等の出力におけるレベルシフト量、感度変動量に対応する。

第２の実施形態において、（式９）の定数ΔＶ、Ｇｐｍｒの変化をそれぞれレベルシフト回路３０３のレベルシフト量、増幅回路３０４の利得を可変とすることによって補正する。つまり、レベルシフト回路３０３のシフト量をΔＶ、増幅回路３０４の利得をＧｍｐｒとすると、蓄積終了電圧生成部１４０の出力Ｖｔｈ＿ｘは、
Ｖｔｈ＿ｘ＝Ｇｍｐｒ×Ｖｔｈ＋ΔＶ （式１０）
となる。したがって、（式９）、（式１０）の関係を（式７）に代入すると、
Vout＝Gdif（Vpix_det1-Vth_x）＝Gdif（Vpix-Ave(Vpix)） （式１１）
の関係が得られる。

以上説明したように、第２の実施形態によれば、画素列の感度やモニタ画素の感度などの変化した場合でも、蓄積終了電圧生成部１４０の基準電圧回路１４１で生成される蓄積終了電圧Ｖｔｈを補正することにより、差動増幅回路１２４において各画素列における平均出力を基準とした画素信号出力を得ることができる。

［第３の実施形態］
次に、本発明の第３の実施形態について説明する。図７は、制御部１５０において生成される選択信号Ｖｓｅｌの設定例を示すフローチャートである。図７に示すように、焦点検出に先立って、制御部１５０は、焦点検出を行う被写体が高コントラスト被写体であるか否かを判定する（ステップＳ１）。そして、ステップＳ１の判定において、高コントラスト被写体である場合には、選択信号ＶｓｅｌをＨレベルに設定する（ステップＳ２）。この場合、差動増幅回路１２４の出力Ｖｏｕｔは（式６−１）又は（式６−２）で示すものとなる。一方、ステップＳ１の判定において、低コントラスト被写体である場合には、選択信号ＶｓｅｌをＬレベルに設定する（ステップＳ３）。この場合には、差動増幅回路１２４の出力Ｖｏｕｔは（式７）で示すものとなる。

以上説明したように、第３の実施形態によれば、被写体のコントラストに応じて選択信号Ｖｓｅｌを設定することにより、被写体のコントラストに応じた基準出力に基づいて画素出力の差動増幅を行うことができる。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の第１の実施形態に係る焦点検出装置が搭載されるカメラの、特に焦点検出に係る構成について示す図である。 ＡＦセンサを構成する光電変換装置の構成を示す図である。 光電変換装置の動作を示すタイミングチャートである。 図４（ａ）は画素信号選択回路及び基準信号選択回路の詳細な構成を示す図であり、図４（ｂ）は図３に示すタイミングチャートの読み出し期間以後を詳細に示すタイミングチャートである。 本発明の第２の実施形態における光電変換装置の構成を示す図である。 図６（ａ）は基準電圧補正回路の構成図を示す図であり、図６（ｂ）は基準電圧補正回路の動作を示すタイミングチャートであり、図６（ｃ）は基準電圧補正回路の動作説明図である。 本発明の第３の実施形態における選択信号Ｖｓｅｌの設定例を示すフローチャートである。 従来の光電変換装置について示す図である。

符号の説明

１…フォーカスレンズ、２…メインミラー、３…ペンタプリズム、４…接眼レンズ、５…サブミラー、６…コンデンサレンズ、７…固定ミラー、８…瞳分割光学系、９…ＡＦセンサ、１０…焦点演算部、１１…レンズ駆動信号生成部、１２…モータドライバ、１３…撮像素子、１１０…撮像部、１１１ａ，１１１ｂ，１１１ｃ…画素列、１１２ａ，１１２ｂ，１１２ｃ…メモリ列、１１３…画素出力回路、１１４ａ，１１４ｂ，１１４ｃ…モニタ画素、１２０…読み出し部、１２１…画素信号選択回路、１２２…基準信号選択回路、１２３…セレクト回路、１２４…差動増幅回路、１３０…蓄積制御部、１３１ａ，１３１ｂ，１３１ｃ…モニタ出力回路、１３２ａ，１３２ｂ，１３２ｃ…コンパレータ、１３３…タイミング生成回路、１４０…蓄積終了電圧生成部、１４１…基準電圧回路、１４２…基準電圧補正回路、１５０…制御部

Claims (6)

1. 被写体からの光束を受光して電荷を蓄積する画素が配列される複数の画素列と、前記画素列に対応して設けられ前記各画素列に蓄積される平均の電荷をそれぞれ検出し、該検出した平均の電荷を示す信号を出力する複数のモニタ画素と、前記画素列に対応して設けられ前記各画素列に蓄積された電荷をそれぞれ保持する複数のメモリ列と、前記各メモリ列に保持された電荷を示す信号を出力する少なくとも１つの画素出力回路と、を有する撮像部と、
   前記画素出力回路の出力における前記電荷を示す信号と、前記画素出力回路の出力における基準出力を示す信号又は前記各モニタ画素の出力と比較され、前記各画素列における電荷の蓄積時間を決めるための基準電圧である蓄積終了電圧に相当する信号との間での差動増幅を行う読み出し部と、
   を具備することを特徴とする光電変換装置。
2. 被写体からの光束を受光して電荷を蓄積する画素が配列される複数の画素列と、前記画素列に対応して設けられ前記各画素列に蓄積される平均の電荷を検出し、該検出した平均の電荷を示す信号を出力する複数のモニタ画素と、前記画素列に対応して設けられ前記各画素列に蓄積された電荷をそれぞれ保持する複数のメモリ列と、前記各メモリ列に保持された電荷を示す信号を出力する少なくとも１つの画素出力回路と、を有する撮像部と、
   前記各画素列における電荷の蓄積時間を決めるための基準電圧である蓄積終了電圧を生成する蓄積終了電圧生成部と、
   前記各モニタ画素の出力と前記蓄積終了電圧生成部の出力とをそれぞれ比較し、前記各モニタ画素の出力が前記蓄積終了電圧に到達した時点で対応する画素列における電荷の蓄積を終了させる蓄積制御部と、
   全ての前記画素列における電荷の蓄積が終了した時点で前記画素出力回路から信号を出力させる制御部と、
   前記画素出力回路の出力における前記電荷を示す信号を選択する画素信号選択回路と、前記画素出力回路から出力される信号のうちの基準出力に相当する信号を選択する基準信号選択回路と、前記基準信号選択回路の出力と前記蓄積終了電圧生成部の出力に相当する信号の何れかを選択して出力するセレクト回路と、前記画素出力回路から出力される前記電荷を示す信号と前記セレクト回路から出力される信号との間の差動増幅を行う差動増幅回路と、を有する読み出し部と、
   を具備することを特徴とする光電変換装置。
3. 前記複数の画素列はそれぞれ一部の画素が遮光されており、
   前記画素出力回路から出力される信号のうちの前記基準出力に相当する信号は、前記画素出力回路から出力される信号におけるリセットレベルの信号又は前記遮光された画素で蓄積された電荷に相当する信号であることを特徴とする請求項１又は２に記載の光電変換装置。
4. 前記画素信号選択回路及び前記基準信号選択回路は、サンプルホールド回路から構成されることを特徴とする請求項２に記載の光電変換装置。
5. 前記蓄積終了電圧生成部は、生成した蓄積終了電圧に対して、サンプルホールド、増幅、及びレベルシフトの少なくとも何れかを行うことにより前記蓄積終了電圧を補正する基準電圧補正回路を含むことを特徴とする請求項２に記載の光電変換装置。
6. 請求項２乃至５の何れか１つに記載の光電変換装置を備える焦点検出装置において、
   前記セレクト回路は、前記被写体が低コントラストのときに、前記蓄積終了電圧生成部の出力を選択することを特徴とする焦点検出装置。

Images