JP2010072404A - フォーカス検出装置及びこれを備えた撮像装置並びにフォーカスずれ算出方法 - Google Patents

Abstract

【課題】低輝度な被写体に対しての応答性や精度の低下を抑えつつ、低輝度の被写体に対する検出限界性能を向上すること。
【解決手段】ＡＦセンサ１２１の例えば一方の画素列ＬＡと他方の画素列ＬＢとからそれぞれ出力される被写体像の映像信号を読み出してデジタル信号に変換し、このデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する。
【選択図】図１０

Description

本発明は、被写体像に基づいてフォーカスのずれを検出するフォーカス検出装置及びこれを備えた撮像装置並びにフォーカスずれ算出方法に関する。

従来、デジタル一眼レフレックスカメラのオートフォーカス方式の一つとして位相差方式がある。この位相差方式のオートフォーカス（ＡＦ）は、光電変換を行いフォーカスのずれを検知するセンサ（以下、ＡＦセンサと称する）を用いて一対の視差をもつＡＦセンサ出力のずれを検知することで、フォーカスのずれを求める。

この方式は、ＡＦセンサによって被写体からの光束を光電変換し、フォーカスのずれを検出するため、被写体の明るさの程度によってフォーカスの検出時間や、検出精度に大きな影響を受ける。このため、暗い被写体すなわち低輝度の被写体に対しては、ＡＦセンサの感度を上げて、検出にかかる時間を短縮したり、ＡＦセンサからのデータの読み出しゲインを大きくすることで、コントラストを確保し、測距精度の低下を防止することが一般に行われている。

しかしながら、極度に低輝度な被写体の撮影では、被写体からの光束量が少なくなるが、様々な要因により発生するランダムノイズは低減しない。このため、極度に低輝度な被写体の撮影では、Ｓ／Ｎ比が低下し、かつ読み出しゲインを大きくすると、これに伴ってノイズも増幅されてしまうため、測距精度が低下してしまう問題がある。

このような問題に対応するための技術が例えば特許文献１に開示されている。この特許文献１は、主光学系から被写体からの光束の一部を受光する焦点検出光学系と、該焦点検出光学系が形成する被写体象を受光する光電変換手段と、該光電変換手段の出力信号に基づき、主光学系の焦点検出状態を検出する焦点検出演算手段とを備え、前記光電変換手段は、互いに並行に配置され、各々等しい画素ピッチを有する複数の画素列と、該複数の画素列の蓄積電化をそれぞれ別々に転送する複数の電化転送手段と、該複数の電化転送手段によって、転送されてきた電荷を選択的に結合出力する電荷結合手段とを具備することで、低輝度の被写体に対しても、応答性を悪化させることなく的確な焦点検出を実現することを開示する。
特許第３０９７１２９号

ところで、低輝度な被写体に対するフォーカスのずれを検出する場合、ＡＦセンサでは、被写体からの光束を光電変換したときの電荷を蓄積する以外に、光束の入射がなくても、時間により電荷が蓄積される、所謂暗電流が発生する。このため、ＡＦセンサでは、暗電流が低輝度での検出限界を下げてしまう要因となっている。

例えば、図１２はＡＦセンサから出力されるセンサデータに含まれる被写体像のデータと暗電流のデータとの大きさを示す。同図から分かるように暗電流により最低出力が持ち上げられてしまうため、被写体像の検出に利用できるダイナミックレンジが減少する。
これに対してゲインアップを行った場合、図１３に示すように暗電流部分にもゲインが掛かってしまう。このため、さらにダイナミックレンジが減少し、低輝度の被写体に対する検出限界性能が悪化する要因となる。

又、特許文献１は、互いに並行に配置された複数の画素列の蓄積電荷をそれぞれ別々に転送し、これら転送されてきた電荷を選択的に結合出力するもので、換言すれば、２列に並んだセンサの検出結果を加算して出力している。これにより、一方の列のセンサが例えば図１４に示すような被写体像のデータと暗電流のデータとを含むセンサデータで、他方の列のセンサが例えば図１５に示すような被写体像のデータと暗電流のデータとを含むセンサデータであると、特許文献１では、これらセンサのセンサデータを加算するものとなり、この結果、例えば図１６に示すように両方の暗電流が加算され、かつゲインアップと同様にダイナミックレンジが減少する。

そこで、本発明は、上記問題を鑑みてなされたものであり、低輝度な被写体に対しての応答性や精度の低下を抑えつつ、低輝度の被写体に対する検出限界性能を向上できるフォーカス検出装置及びこれを備えた撮像装置並びにフォーカスずれ算出方法を提供することを目的とする。

本発明の主要な局面に係るフォーカス検出装置は、撮影光学系を通して被写体の像が投影される位置に複数配列されて画素列を形成すると共に当該画素列を複数並行に配置し、かつ投影された被写体像を映像信号に変換するラインセンサと、このラインセンサにより変換された被写体像の映像信号を読み出してデジタル信号に変換する変換部と、この変換部により変換されたデジタル信号のうちラインセンサにおける互いに異なる画素列別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する信号加算部と、信号加算部により加算されたデジタル信号に基づいてフォーカスのずれを算出するフォーカス算出部とを具備する。

本発明の主要な局面に係る撮像装置は、上記記載のフォーカス検出装置と、フォーカス検出装置により算出されたフォーカスのずれに基づいて撮影光学系に対してフォーカスの調整を行うフォーカス調整部とを具備する。

本発明の主要な局面に係るフォーカスずれ算出方法は、撮影光学系を通して被写体の像が投影される位置に複数配列されて画素列を形成すると共に当該画素列を複数並行に配置して成るラインセンサによって投影された被写体像を映像信号に変換する第１ステップと、この第１ステップの後、ラインセンサにより変換された被写体像の映像信号を読み出してデジタル信号に変換する第２ステップと、この第２ステップの後、上記変換されたデジタル信号のうちラインセンサにおける互いに異なる画素列別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する第３ステップと、この第３ステップの後、上記加算されたデジタル信号に基づいてフォーカスのずれを算出する第４ステップとを有する。

本発明によれば、低輝度な被写体に対しての応答性や精度の低下を抑えつつ、低輝度の被写体に対する検出限界性能を向上できるフォーカス検出装置及びこれを備えた撮像装置並びにフォーカスずれ算出方法を提供できる。

以下、本発明の一実施の形態をデジタル一眼レフレックスカメラに適用した場合について図面を参照して説明する。
図１はデジタル一眼レフレックスカメラ（以下、カメラと略称する）の構成図を示し、図２は同カメラの外観図を示す。なお、図１は通常のフォーカス調整時（位相差検出法によるＡＦ時）の状態の構成を示す。

このカメラは、交換レンズ１０１と、カメラボディ１１０とを備える。交換レンズ１０１は、カメラボディ１１０の前面に設けられたカメラマウントを介して当該カメラボディ１１０に対して着脱自在に設けられている。この交換レンズ１０１は、フォーカスレンズ１０２を含む撮影光学系と、レンズ駆動部１０３と、レンズＣＰＵ１０４と、フォーカス調整機構１０６と、エンコーダ１０７などを備える。

フォーカスレンズ１０２は、被写体像を結像する光学系であって、撮影光学系に含まれてフォーカス調整を行う。このフォーカスレンズ１０２は、レンズ駆動部１０３によって光軸Ｐの方向と同一方向（矢印Ａ方向）に移動され、フォーカス位置調整を行う。これにより、フォーカスレンズ１０２を含む撮影光学系を通過した被写体からの光束は、カメラボディ１１０内の撮像素子１２４上にピントの合った被写体像を結像する。
レンズ駆動部１０３は、ＤＣモータを備え、レンズＣＰＵ１０４からのパルス信号によりＤＣモータを駆動してフォーカスレンズ１０２を矢印Ａ方向に移動する。
レンズＣＰＵ１０４は、レンズ駆動部１０３の駆動制御等を行う。このレンズＣＰＵ１０４は、例えばフォーカスレンズ１０２の製造ばらつき情報や、フォーカスレンズ１０２の収差情報等の各種レンズデータを予め記憶する。このレンズＣＰＵ１０４は、通信コネクタ１０５を介してカメラボディ１１０内のシステムコントローラ１２３と通信可能である。これにより、レンズＣＰＵ１０４は、例えばシステムコントローラ１２３に対して予め記憶しているフォーカスレンズの製造ばらつき情報やフォーカスレンズの収差情報等の各種レンズデータを送信する。

フォーカス調整機構１０６は、マニュアルフォーカスモードにおいて、ユーザが直接にフォーカスレンズ１０２の駆動を制御するための操作機構である。このフォーカス調整機構１０６は、至近側（フォーカスレンズ１０２を含む撮影光学系の主点と結像面との距離が最大。図１においては左側）、又は無限遠側（フォーカスレンズ１０２を含む撮影光学系の主点と結像面との距離が最小。図１においては右側）への駆動方向と駆動量を与えることができる。

エンコーダ１０７は、フォーカス調整機構１０６の駆動方向及び駆動量を検出して当該駆動方向及び駆動量に応じたパルス信号をレンズＣＰＵ１０４に伝達する。レンズＣＰＵ１０４は、エンコーダ１０７からのパルス信号をカウントしてそのカウント値からフォーカス調整機構１０６の駆動量及び駆動方向を検知し、これら駆動量及び駆動方向に応じてフォーカスレンズ１０２が駆動されるようにレンズ駆動部１０３を制御する。

一方、カメラボディ１１０は、メインミラー１１１と、フォーカシングスクリーン１１２と、ペンタプリズム１１３と、接眼レンズ１１４と、サブミラー１１６と、コンデンサレンズ１１７と、全反射ミラー１１８と、セパレータ絞り１１９と、セパレータレンズ１２０と、ＡＦセンサ１２１と、ＡＦコントローラ１２２と、システムコントローラ１２３と、撮像素子１２４と、表示部１２５と、メモリカード１２６と、ロータリースイッチ１２７と、レリーズ釦１２８と、設定スイッチ１２９などを備える。
このうち、フォーカシングスクリーン１１２と、ペンタプリズム１１３と、接眼レンズ１１４とは、ファインダー光学系を構成する。同様に、コンデンサレンズ１１７と、全反射ミラー１１８と、セパレータ絞り１１９と、セパレータレンズ１２０とは、ＡＦ光学系を構成する。

メインミラー１１１は、その中央部にハーフミラーが形成されている。このメインミラー１１１は、回動可能に構成され、ダウン位置とアップ位置とに移動する。メインミラー１１１は、ダウン位置にあるとき光軸Ｐ上に配置され、交換レンズ１０１を介してカメラボディ１１０内に入射する被写体からの光束の一部を反射すると共に、その一部を透過する。メインミラー１１１は、アップ位置にあるとき光軸Ｐ上から退避する。

フォーカシングスクリーン１１２には、メインミラー１１１で反射した光束が結像される。
ペンタプリズム１１３は、フォーカシングスクリーン１１２に結像された被写体像を正立像として接眼レンズ１１４に入射させる。
接眼レンズ１１４は、ペンタプリズム１１３からの被写体像をユーザが観察可能なように拡大する。これにより、ユーザは、接眼レンズ１１４を覗くことにより被写体の状態を観察することができる。
サブミラー１１６は、メインミラー１１１におけるハーフミラー部の背面に設置されている。このサブミラー１１６は、メインミラー１１１のハーフミラー部を透過した光束をＡＦ光学系の方向に反射する。

ＡＦ光学系のコンデンサレンズ１１７は、サブミラー１１６で反射され、図示しない１次結像面に結像した光束を集光して全反射ミラー１１８の方向に入射させる。

全反射ミラー１１８は、コンデンサレンズ１１７からの光束をＡＦセンサ１２１の側に反射する。
セパレータ絞り１１９は、ＡＦセンサ１２１の前面に配置され、全反射ミラー１１８からの光束を瞳分割する。
セパレータレンズ１２０は、セパレータ絞り１１９により瞳分割された光束を集光してＡＦセンサ１２１に再結像する。
ＡＦセンサ１２１は、セパレータレンズ１２０を通して入射する瞳分割され再結像された視差をもつ対をなす被写体像を映像信号に変換する。このＡＦセンサ１２１は、撮影画面内の複数の焦点検出エリアにおける焦点状態を検出可能である。

ＡＦコントローラ１２２は、ＡＦセンサ１２１から対をなす映像信号を読み出し、この読み出した映像信号に基づいて被写体像の２像間隔値を例えば相関演算によって算出する。このＡＦコントローラ１２２により求められた２像間隔値に基づいて、システムコントローラ１２３はデフォーカス量を算出し、図示しない内部メモリに記憶する。又、システムコントローラ１２３は、フォーカス調整時に、複数の測距点に対応して算出されるデフォーカス量の中からフォーカス調整に使用すべきデフォーカス量を選択し、この選択したデフォーカス量をレンズＣＰＵ１０４に送信する。これにより、レンズＣＰＵ１０４は、システムコントローラ１２３からのデフォーカス量に基づいてフォーカスレンズ１０２のフォーカス調整を行うフォーカス調整部としての機能を有する。

また、システムコントローラ１２３は、カメラの全体の動作を統括的に制御する。
撮像素子１２４は、メインミラー１１１がアップ位置にあって光軸Ｐ上から退避されたときに、撮影光学系を介して結像される被写体像を映像信号に変換する。これにより、システムコントローラ１２３は、撮像素子１２４により得られた映像信号に対して種々の画像処理を施した後、この画像処理により取得された画像を表示部１２５に表示したり、その画像データをメモリカード１２６に格納する。

設定スイッチ１２９は、設定釦等のスイッチから成り、当該カメラボディ１１０の外装に設けられる。この設定スイッチ１２９は、ユーザによる設定釦等への操作を受けてカメラの状態を切り換えるための各種設定指示をシステムコントローラ１２３に与える。各種設定指示は、フォーカスモードや、撮影画像の画角などがある。
ロータリースイッチ１２７は、当該カメラボディ１１０の外装に設けられ、撮影モードによって目的の機能を切り換えるスイッチであり、可動量をシステムコントローラ１２３に与える。

レリーズ釦１２８は、当該カメラボディ１１０の外装に設けられ、例えばユーザの操作を受けて状態を切り換える指示、例えばＡＦ開始の指示及び撮像開始の指示をシステムコントローラ１２３に与える。このレリーズ釦１２８は、１ｓｔレリーズスイッチと、２ｎｄレリーズスイッチとを備えている。レリーズ釦１２８は、ユーザによる半押しの操作を受けて１ｓｔレリーズスイッチをオンするものとなる。この１ｓｔレリーズスイッチのオンによりレリーズ釦１２８は、ＡＦ開始の指示をシステムコントローラ１２３に与える。又、レリーズ釦１２８は、ユーザによる全押しの操作を受けて２ｎｄレリーズスイッチをオンするものとなる。この２ｎｄレリーズスイッチのオンによりレリーズ釦１２８は、撮像開始の指示をシステムコントローラ１２３に与える。

図２に示すように交換レンズ１０１には、フォーカス調整機構１０６の一部としてのフォーカスリング２０５が回転可能に設けられている。このフォーカスリング２０５は、例えばユーザの回転操作を受けて回転する。このフォーカスリング２０５の駆動方向及び駆動量は、上記の通りエンコーダ１０７により検出される。
カメラの背面には、ファインダー２０３が設けられている。このファインダー２０３は、その内部に図１に示す接眼レンズ１１４が配置されている。ユーザは、ファインダー２０３を覗くことで被写体を観察することができる。
なお、レリーズ釦１２８、設定スイッチ１２９及びロータリースイッチ１２７は、それぞれユーザにより操作するための操作部材である。

図３はＡＦ光学系の２次結像系の模式図を示す。サブミラー１１６で反射された光束は、１次結像面上に結像される。１次結像面上に結像された被写体の光束は、コンデンサレンズ１１７により集光され、全反射ミラー１１８で反射された後、セパレータ絞り１１９により例えば４つに瞳分割される。このセパレータ絞り１１９により瞳分割された被写体の光束は、セパレータレンズ１２０によって集光されてＡＦ光学系の後方に配置されたＡＦセンサ１２１の各受光面１２１ａ〜１２１ｄの所定領域に入射する。

ＡＦセンサ１２１は、測距点に対応した１対のラインセンサを複数組有する。例えば、受光面１２１ａを有するラインセンサと受光面１２１ｂを有するラインセンサとにより１対のラインセンサを構成し、受光面１２１ｃを有するラインセンサと受光面１２１ｄを有するラインセンサとにより１対のラインセンサを構成する。このＡＦセンサ１２１の各ラインセンサは、それぞれ複数の画素をライン状に配列して１列のセンサアレイを構成し、このセンサアレイを複数平行に配列して成る。

図４（ａ）（ｂ）はＡＦセンサ１２１及びフォーカスレンズ１０２からセパレータレンズ１２０までの光学系における測距の原理を示す。フォーカスレンズ１０２により一次結像面Ｑで結像された被写体からの光束は、コンデンサレンズ１１７により集光され、セパレータ絞り１１９により瞳分割され、セパレータレンズ１２０によりＡＦセンサ１２１上に配置された各受光面１２１ａ〜１２１ｄに再結像される。この結像された被写体像は、ＡＦセンサ１２１上の各受光面１２１ａ〜１２１ｄを有する１対のセンサアレイＳＡ、ＳＢにより映像信号に変換される。なお、１対のセンサアレイＳＡ、ＳＢは、各受光面１２１ａ、１２１ｂを有する各ラインセンサにおける１列のセンサアレイである。しかるに、ＡＦセンサ１２１は、それぞれ複数画素から成る１対のセンサアレイＳＡ、ＳＢ等を有し、瞳分割された視差を持つ被写体像を対を成す映像信号に変換出力する。

図４（ａ）（ｂ）は、１対のセンサアレイＳＡ、ＳＢにより変換された映像信号の２像間隔Ｚが合焦時の２像間隔Ｚ０と一致している状態を示す。このように２像間隔Ｚが合焦時の２像間隔Ｚ０と一致していれば、合焦状態（ピントが合っている）を示すものとなる。
図５（ａ）（ｂ）は、１対のセンサアレイＳＡ、ＳＢにより変換された映像信号の２像間隔Ｚが合焦時の２像間隔Ｚ０よりも狭く、被写体よりも手前側にピントが合っているいわゆる前ピンの状態を示す。
図６（ａ）（ｂ）は、１対のセンサアレイＳＡ、ＳＢにより変換された映像信号の２像間隔Ｚが合焦時の２像間隔Ｚ０よりも広く、被写体よりも後ろ側にピントが合っているいわゆる後ピンの状態を示す。

しかるに、ＡＦコントローラ１２２は、ＡＦセンサ１２１上の１対のセンサアレイＳＡとセンサアレイＳＢにおける映像信号の２像間隔Ｚを求める。２像間隔Ｚと合焦時の２像間隔Ｚ０との差が、ピントのずれ量に対応する。システムコントローラ１２３は、当該ずれ量に基づいてフォーカスレンズ１０２の繰り出し量を求める。

次に、ＡＦセンサ１２１及びＡＦコントローラ１２２について具体的に説明する。
ＡＦセンサ１２１は、上記図３に示すように、例えば受光面１２１ａを有するラインセンサと、受光面１２１ｂを有するラインセンサとにより１対のラインセンサを構成し、受光面１２１ｃを有するラインセンサと受光面１２１ｄを有するラインセンサとにより１対のラインセンサを構成する。
図７はかかるＡＦセンサ１２１における１対のラインセンサを構成する一方の画素列ＬＡと他方の画素列ＬＢとを示す。一方の画素列ＬＡは、例えば受光面１２１ａを有する一方のラインセンサに有し、他方の画素列ＬＢは、例えば受光面１２１ｂを有する他方のラインセンサに有する。なお、一方のラインセンサは、一方の画素列ＬＡを複数列並列に配列して成り、他方のラインセンサは、他方の画素列ＬＢを複数列並列に配列して成る。又、一方及び他方の画素列ＬＡ、ＬＢは、フォーカスレンズ１０２を含む撮影光学系を通して被写体の像が投影される位置に設けられている。

一方の画素列ＬＡは、奇数画素列５０１−１と偶数画素列５０２−１とを互いに隣り合わせて配列し、かつこれら互いに隣り合う奇数画素列５０１−１と偶数画素列５０２−１との同士がその画素の幅の２分の１の長さに相当するピッチずれて（０．５画素ずれた位置）配置されている。なお、奇数画素列５０１−１は、当該画素列ＬＡの先頭の画素の画素番号を１番目とし、最後尾の画素の画素番号をｎ番目として番号を順番に付すと、奇数番号の各画素「１」「３」「５」…「ｎ」から成る。同様に、偶数画素列５０２−１は、偶数番号の各画素「２」「４」「６」…「ｎ＋１」から成る。
奇数画素列５０１−１の１番目の画素側と偶数画素列５０２−１の２番目の画素側とは、セレクタＳＬ１を介してアンプ５０３−Ａが接続されている。

このセレクタＳＬ１は、奇数画素列５０１−１と偶数画素列５０２−１とのセンサデータ読み出し時に、これら奇数画素列５０１−１と偶数画素列５０２−１とからそれぞれ画素番号の小さい方向、すなわち各画素「１」「２」「３」「４」…「ｎ＋１」の順次シフトして当該画素の電荷を読み出す。アンプ５０３−Ａは、セレクタＳＬ１から選択出力される各電荷を所定のゲインで増幅して出力する。

他方の画素列ＬＢも一方の画素列ＬＡと同様に、奇数画素列５０１−２と偶数画素列５０２−２とを互いに隣り合わせて配列し、かつこれら互いに隣り合う奇数画素列５０１−２と偶数画素列５０２−２との同士がその画素の幅の２分の１の長さに相当するピッチ（０．５画素ずれた位置）で配置されている。奇数画素列５０１−２の１番目の画素側と偶数画素列５０２−２の２番目の画素側とは、セレクタＳＬ２を介してアンプ５０３−Ｂが接続されている。このセレクタＳＬ２は、奇数画素列５０１−２と偶数画素列５０２−２とのセンサデータ読み出し時に、これら奇数画素列５０１−２と偶数画素列５０２−２とからそれぞれ画素番号の小さい方向、すなわち画素番号「１」「２」「３」「４」…「ｎ＋１」の各画素から順次シフトして当該画素の電荷を読み出す。アンプ５０３−Ｂは、セレクタＳＬ２から選択出力される各電荷を所定のゲインで増幅して出力する。

図８はＡＦセンサ１２１におけるラインセンサの各画素の具体的な構成図を示す。このラインセンサの１つの画素は、光電変換により被写体像の光から電荷を生成する複数のＰＤ部、ここでは各ＰＤ部６０１−１〜６０１−４と、これら各ＰＤ部６０１−１〜６０１−４によりそれぞれ生成された電荷を一時的に蓄積する複数のＳＴ部６０２−１〜６０２−４と、これらＳＴ部６０２−１〜６０２−４に蓄積された電荷の伝送時にシフトバッファになる複数のＣＣＤ部６０３−１〜６０３−４とを有する。
そして、各ＰＤ部６０１−１〜６０１−４と各ＳＴ部６０２−１〜６０２−４とは、それぞれ複数の第１のゲート６０４−１〜６０４−４を介して接続されている。各ＳＴ部６０２−１〜６０２−４と各ＣＣＤ部６０３−１〜６０３−４とは、それぞれ複数の第２のゲート６０５−１〜６０５−４を介して接続されている。

このようなラインセンサの各画素の構成であれば、各第１のゲート６０４−１〜６０４−４へのタイミング信号ＴＧ１がアサートされると、各第１のゲート６０４−１〜６０４−４が開放する。これにより、各ＰＤ部６０１−１〜６０１−４で発生した電荷は、それぞれ各ＳＴ部６０２−１〜６０２−４に転送される。
同様に、各第２のゲート６０５−１〜６０５−４へのタイミング信号ＴＧ２がアサートされると、各ＳＴ部６０２−１〜６０２−４の電荷がそれぞれ各ＣＣＤ部６０３−１〜６０３−４に転送される。
これらＣＣＤ部６０３−１〜６０３−４は、それぞれ隣接する画素番号の小さい画素の順に順次電荷をシフトし、アンプ６０６で所定のゲインアップが行われる。

なお、リセット信号ＲＳは、各ＳＴ部６０２−１〜６０２−４をクリアするための制御信号で、当該信号がアサートされることにより当該各ＳＴ部６０２−１〜６０２−４に蓄積された電荷が排出される。

図９はＡＦセンサ１２１の蓄積制御の動作タイミングを示す。
先ず、ＡＦセンサ１２１は、蓄積開始前、リセット信号ＲＳをアサートした状態にし、各ＳＴ部６０２−１〜６０２−４を電荷排出状態にする。
ＡＦセンサ１２１は、各ＰＤ部６０１−１〜６０１−４にそれぞれ電荷の蓄積を開始すると、タイミング信号ＴＧ１を生成し、各ＰＤ部６０１−１〜６０１−４の電荷を各ＳＴ部６０２−１〜６０２−４に送ることで各電荷の排出を行う。ＴＧ１がネゲートされると被写体からの光束により、ＰＤ部６０１で光電変換が行われ、電荷が蓄積される。

次に、ＡＦセンサ１２１は、各ＰＤ部６０１−１〜６０１−４の蓄積電荷が所定のレベルに達すると、リセット信号ＲＳをネゲートし、再度、タイミング信号ＴＧ１をアサートすることで、各ＳＴ部６０２−１〜６０２−４に蓄積電荷を移動する。
この後、ＡＦセンサ１２１は、他のラインセンサの蓄積が終了するか、又はＡＦコントローラ１２２からの終了制御により、センサデータの読み出しに移行する。このとき、ＡＦセンサ１２１は、タイミング信号ＴＧ２をアサートし、各ＳＴ部６０２−１〜６０２−４の電荷を各ＣＣＤ部６０３−１〜６０３−４に移動し、この後、各ＣＣＤ部６０３−１〜６０３−４をシフトしながら各センサのデータを出力する。
ここで、読み出しデータに対して暗電流の発生要因を考えると、電荷の蓄積中は、各ＰＤ部６０１−１〜６０１−４の暗電流が加算され、蓄積終了から読み出しまでの間は、各ＳＴ部６０２−１〜６０２−４の暗電流が加算され、読み出し時は、各ＣＣＤ部６０３−１〜６０３−４の暗電流が加算される。

図１０はＡＦコントローラ１２２の内部機構を具体的に示すブロック構成図である。このＡＦコントローラ１２２は、ＡＦセンサ１２１の例えば一方の画素列ＬＡと他方の画素列ＬＢとからそれぞれ出力される被写体像の映像信号を読み出してデジタル信号に変換し、このデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する。

一方の画素列ＬＡの出力端は、上記図７に示すようにセレクタＳＬ１、アンプ５０３−Ａを通してアナログーデジタル変換器（ＡＤＣ）８０２−Ａに接続されている。このＡＤＣ８０２−Ａは、２つの出力端を有し、一方の出力端が加算回路８０３−Ａを介して補正回路８０４−Ａに接続され、かつ他方の出力端が直接補正回路８０４−Ａに接続されると共に加算回路８０３−Ａにも接続されている。補正回路８０４−Ａは、その出力端がラインバッファ８０５−Ａに接続されている。

ＡＤＣ８０２−Ａは、一方の画素列ＬＡから出力される被写体像の映像信号をデジタル信号に変換する変換部としての機能を有する。加算回路８０３−Ａは、ＡＤＣ８０２−Ａから出力されるデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する信号加算部としての機能を有する。
すなわち、ＡＤＣ８０２−Ａから出力されるデジタル信号は、一方の画素列ＬＡの画素番号「１」「２」「３」「４」…「ｎ＋１」の各画素の順序でシリアルに並んだデータから成る。加算回路８０３−Ａは、加算モードに設定された場合、例えば画素番号「１」の画素のデータと画素番号「２」の画素のデータとを加算し、次に画素番号「３」の画素のデータと画素番号「４」の画素のデータとを加算し、次に画素番号「４」の画素のデータと画素番号「５」の画素のデータとを加算し、というように順次互いに隣り合う各画素「６」と「７」、「８」と「９」、…、「ｎ」と「ｎ＋１」の各デジタル信号を加算する。なお、加算回路８０３−Ａは、加算モードに設定されていなければ、ＡＤＣ８０２−Ａから出力されるデジタル信号をそのまま補正回路８０４−Ａに送る。

補正回路８０４−Ａは、例えば暗電流や、フォーカスレンズ１０２を含む撮影光学系等の収差による補正等を行う。この補正回路８０４−Ａにより補正されたデータは、ラインバッファ８０５−Ａに保存される。

他方の画素列ＬＢの出力端は、上記図７に示すようにセレクタＳＬ２、アンプ５０３−Ｂを通してアナログーデジタル変換器（ＡＤＣ）８０２−Ｂに接続されている。このＡＤＣ８０２−Ｂは、２つの出力端を有し、一方の出力端が加算回路８０３−Ｂを介して補正回路８０４−Ｂに接続され、かつ他方の出力端が直接補正回路８０４−Ｂに接続されると共に加算回路８０３−Ｂにも接続されている。補正回路８０４−Ｂは、その出力端がラインバッファ８０５−Ｂに接続されている。
ＡＤＣ８０２−Ｂは、他方の画素列ＬＢから出力される被写体像の映像信号をデジタル信号に変換する。加算回路８０３−Ｂは、上記一方の画素列ＬＡと同様に、加算モードに設定された場合、ＡＤＣ８０２−Ｂから出力されるデジタル信号のうちＡＦセンサ１２１の例えば他方の画素列ＬＢにおける互いに異なる奇数画素列５０１−２と偶数画素列５０２−２と別にそれぞれ互いに隣り合う各画素、例えば画素番号「１」と「２」、「３」と「４」、「５」と「６」、…、「ｎ」と「ｎ＋１」の各デジタル信号を加算する。なお、加算回路８０３−Ｂは、加算モードに設定されていなければ、ＡＤＣ８０２−Ｂから出力されるデジタル信号をそのまま補正回路８０４−Ｂに送る。

補正回路８０４−Ｂは、例えば暗電流や、フォーカスレンズ１０２を含む撮影光学系等の収差による補正等を行う。この補正回路８０４−Ｂにより補正されたデータは、ラインバッファ８０５−Ｂに保存される。
又、ＡＤＣ８０２−ＡとＡＤＣ８０２−Ｂとの間には、タイミングジェネレータ８０１が接続されている。ラインバッファ８０５−Ａとラインバッファ８０５−Ｂとの間には、相関演算回路８０６が接続され、この相関演算回路８０６の出力端に演算結果メモリ８０７が接続されている。
タイミングジェネレータ８０１は、ＡＦセンサ１２１からセンサデータの読み出しタイミングを決定するための各タイミング信号ＴＧ１、ＴＧ２を発生すると共に、ＡＤＣ８０２−ＡとＡＤＣ８０２−Ｂとの各ＡＤ変換タイミングを決定するための各信号を生成する。

相関演算回路８０６は、ラインバッファ８０５−Ａに保存されている一方の画素列ＬＡに対応するデータとラインバッファ８０５−Ｂに保存されている他方の画素列ＬＢに対応するデータとの相関演算を行い、この演算結果を演算結果メモリ８０７に格納する。

上記ＡＦコントローラ１２２は、加算モードの設定、非設定を行う。すなわち、ＡＦコントローラ１２２は、一方の画素列ＬＡや他方の画素列ＬＢから出力される被写体像の映像信号が飽和した場合、又は飽和に相当する状態になると、加算回路８０３−Ａ及び加算回路８０３−Ｂにおける各加算動作、例えば加算回路８０３−ＡによってＡＤＣ８０２−Ａから出力されるデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する加算動作を実行させる加算モードに移行する加算モード移行手段としての機能を有する。

加算モードへの移行は、ＡＦセンサ１２１により検出される被写体像のコントラストが所定のレベル以上検出できなかった場合、ＡＦコントローラ１２２は、ＡＦセンサ１２１から出力される映像信号のゲインをアップし、このゲインのアップでも所定のレベル以上のコントラストが得られなければ、再度ゲインをアップする。ＡＦコントローラ１２２は、ゲインアップが最大に達したか、又はゲインアップにより映像信号が飽和に達したか否かを判断し、ゲインアップが最大に達する又はゲインアップにより映像信号が飽和に達すると、加算モードに移行する。ここで飽和とは、例えば図１１に示すように読み出しデータである映像信号が所定の値を超えた場合、正常に読み出せなかったと判定する。これは、ＡＤＣ８０２−Ａ、ＡＤＣ８０２−Ｂのビット精度やリニアリティによって決定される。

システムコントローラ１２３は、演算結果メモリ８０７に格納されている相関演算結果を読み出し、この相関演算結果に基づいてフォーカスレンズ１０２のデフォーカス量を算出し、レンズＣＰＵ１０４に対してレンズ駆動の指示を発してフォーカスレンズ１０２の位置調整を行うフォーカス算出部としての機能を有する。

次に、上記の如く構成されたカメラのＡＦ動作について説明する。
フォーカスレンズ１０２により一次結像面Ｑで結像された被写体からの光束は、コンデンサレンズ１１７により集光され、セパレータ絞り１１９により瞳分割され、セパレータレンズ１２０によりＡＦセンサ１２１上に配置された各受光面１２１ａ〜１２１ｄに再結像される。この結像された被写体像は、ＡＦセンサ１２１上の各受光面１２１ａ〜１２１ｄを有する１対のセンサアレイＳＡ、ＳＢにより映像信号に変換される。

具体的に図７を参照してＡＦセンサ１２１の動作を説明すると、ＡＦセンサ１２１は、一方の画素列ＬＡと他方の画素列ＬＢとを備え、このうち一方の画素列ＬＡは、互いに画素の幅の２分の１の長さに相当するピッチずれた奇数画素列５０１−１と偶数画素列５０２−１とを配置してなる。セレクタＳＬ１は、例えば奇数画素列５０１−１と偶数画素列５０２−１とからそれぞれ画素番号の小さい方向、すなわち各画素「１」「２」「３」「４」…「ｎ＋１」の順に選択して当該画素の電荷を読み出す。アンプ５０３−Ａは、セレクタＳＬ１から選択出力される各電荷を所定のゲインで増幅して映像信号として出力する。

他方の画素列ＬＢも一方の画素列ＬＡと同様に、互いに画素の幅の２分の１の長さに相当するピッチずれた奇数画素列５０１−２と偶数画素列５０２−２とを配置してなる。セレクタＳＬ２は、例えば奇数画素列５０１−２と偶数画素列５０２−２とからそれぞれ画素番号の小さい方向、すなわち各画素「１」「２」「３」「４」…「ｎ＋１」の順に選択して当該画素の電荷を読み出す。アンプ５０３−Ｂは、セレクタＳＬ２から選択出力される各電荷を所定のゲインで増幅して映像信号として出力する。
このようにＡＦセンサ１２１の一方の画素列ＬＡと他方の画素列ＬＢとからそれぞれ出力される被写体像の各映像信号は、それぞれＡＦコントローラ１２２に入力する。

ＡＦコントローラ１２２においてタイミングジェネレータ８０１は、ＡＦセンサ１２１からセンサデータの読み出しタイミングを決定するための各タイミング信号ＴＧ１、ＴＧ２を発生すると共に、ＡＤＣ８０２−ＡとＡＤＣ８０２−Ｂとの各ＡＤ変換タイミングを決定するための各信号を生成する。

ここで、ＡＦコントローラ１２２は、加算モードの設定、非設定を行う。このＡＦコントローラ１２２は、一方の画素列ＬＡや他方の画素列ＬＢから出力される被写体像の映像信号が飽和した場合、又は飽和に相当する状態になると、アンプ５０３−Ａ及び５０３−Ｂの読み出しゲインを下げ、加算回路８０３−Ａ及び加算回路８０３−Ｂにおける各加算動作を実行させる加算モードに移行する。

このＡＦコントローラ１２２のＡＤＣ８０２−Ａは、図１０に示すように一方の画素列ＬＡから出力される映像信号をデジタル信号に変換する。加算回路８０３−Ａは、ＡＤＣ８０２−Ａから出力されるデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算する。すなわち、加算回路８０３−Ａは、加算モードに設定されている場合、例えば画素番号「１」の画素のデータと画素番号「２」の画素のデータとを加算し、次に画素番号「３」の画素のデータと画素番号「４」の画素のデータとを加算し、次に画素番号「４」の画素のデータと画素番号「５」の画素のデータとを加算し、というように順次互いに隣り合う各画素「６」と「７」、「８」と「９」、…、「ｎ」と「ｎ＋１」の各デジタル信号を加算する。なお、加算回路８０３−Ａは、加算モードに設定されていなければ、ＡＤＣ８０２−Ａから出力されるデジタル信号をそのまま補正回路８０４−Ａに送る。

補正回路８０４−Ａは、例えば暗電流や、フォーカスレンズ１０２を含む撮影光学系等の収差による補正等を行う。この補正回路８０４−Ａにより補正されたデータは、ラインバッファ８０５−Ａに保存される。

一方、ＡＤＣ８０２−Ｂは、他方の画素列ＬＢから出力される映像信号をデジタル信号に変換する。加算回路８０３−Ｂは、上記一方の画素列ＬＡと同様に、加算モードに設定されている場合、ＡＤＣ８０２−Ｂから出力されるデジタル信号のうちＡＦセンサ１２１の例えば他方の画素列ＬＢにおける互いに異なる奇数画素列５０１−２と偶数画素列５０２−２と別にそれぞれ互いに隣り合う各画素、例えば画素番号「１」と「２」、「３」と「４」、「５」と「６」、…、「ｎ」と「ｎ＋１」の各デジタル信号を加算する。なお、加算回路８０３−Ｂは、加算モードに設定されていなければ、ＡＤＣ８０２−Ｂから出力されるデジタル信号をそのまま補正回路８０４−Ｂに送る。

補正回路８０４−Ｂは、例えば暗電流や、フォーカスレンズ１０２を含む撮影光学系等の収差による補正等を行う。この補正回路８０４−Ｂにより補正されたデータは、ラインバッファ８０５−Ｂに保存される。

相関演算回路８０６は、ラインバッファ８０５−Ａに保存されている一方の画素列ＬＡに対応するデータとラインバッファ８０５−Ｂに保存されている他方の画素列ＬＢに対応するデータとの相関演算を行い、この演算結果を演算結果メモリ８０７に格納する。
システムコントローラ１２３は、演算結果メモリ８０７に格納されている相関演算結果を読み出し、この相関演算結果に基づいてフォーカスレンズ１０２のデフォーカス量を算出し、レンズＣＰＵ１０４に対してレンズ駆動の指示を発してフォーカスレンズ１０２の位置調整を行う。

このように上記一実施の形態によれば、ＡＦセンサ１２１の例えば一方の画素列ＬＡと他方の画素列ＬＢとからそれぞれ出力される被写体像の映像信号を読み出してデジタル信号に変換し、このデジタル信号のうちＡＦセンサ１２１の例えば一方の画素列ＬＡにおける互いに異なる奇数画素列５０１−１と偶数画素列５０２−１と別にそれぞれ互いに隣り合う各画素の各デジタル信号を加算するので、上記図１３に示すように被写体像の映像信号に対してゲインアップを行うと暗電流部分にもゲインが掛かってしまうようなことがなく、低輝度な被写体に対してもダイナミックレンジの減少を抑えることができ、互いに隣り合う各画素の各デジタル信号の加算による検出時間の短縮や、検出精度の低下を抑えることができ、この結果として低輝度の被写体に対する検出限界性能を向上できる。

すなわち、図８に示すようにＡＦセンサ１２１における電荷の蓄積中に各ＰＤ部６０１−１〜６０１−４の暗電流が加算され、蓄積終了から読み出しまでの間に各ＳＴ部６０２−１〜６０２−４の暗電流が加算され、読み出し時に各ＣＣＤ部６０３−１〜６０３−４の暗電流が加算されるが、これら暗電流がＡＦセンサ１２１から出力される映像信号に含まれていても、上記のように互いに隣り合う各画素の各デジタル信号を加算する、すなわち読み出し後にデータの加算を行うので、読み出し時のダイナミックレンジの減少を、ゲインアップや加算読み出しと比較して抑えることができ、低輝度での検出限界を向上できる。

又、一方の画素列ＬＡは、互いに隣り合う奇数画素列５０１−１と偶数画素列５０２−１との同士をその画素の幅の２分の１の長さに相当するピッチだけずれて配置するので、各画素の面積を変えないまま、画素ピッチを０．５画素に短縮できることにより検出精度を向上できる。

以上、一実施の形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で、種々の変形及び応用が可能なことは勿論である。

さらに、上述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明に係るフォーカス検出装置を備えた撮像装置の一実施の形態を適用したデジタル一眼レフレックスカメラを示す構成図。 同カメラを示す外観図。 同カメラにおけるＡＦ光学系の２次結像系を示す模式図。 同カメラにおけるＡＦセンサ及びフォーカスレンズからセパレータレンズまでの光学系における測距の原理を示す図。 同カメラにおける１対のセンサアレイにおける前ピンの状態を示す図。 同カメラにおける１対のセンサアレイにおける後ピンの状態を示す図。 同カメラのＡＦセンサにおける１対のラインセンサを構成する一方と他方の画素列とを示す構成図。 同カメラのＡＦセンサのラインセンサにおける各画素の具体的な構成図。 同カメラにおけるＡＦセンサの蓄積制御の動作タイミングを示す図。 同カメラにおけるＡＦコントローラの内部機構を具体的に示すブロック構成図。 同カメラにおけるＡＦコントローラにより加算モードへ移行するときのセンサデータの飽和の一例を示す。 従来のカメラにおけるＡＦセンサから出力されるセンサデータに含まれる被写体像のデータと暗電流のデータとの大きさを示す図。 従来のカメラにおけるＡＦセンサから出力されるセンサデータに含まれる被写体像のデータと暗電流のデータとの大きさを示す図。 同カメラにおける一方の列のセンサから出力される被写体像のデータと暗電流のデータとを含むセンサデータを示す図。 同カメラにおける他方の列のセンサから出力される被写体像のデータと暗電流のデータとを含むセンサデータを示す図。 同カメラにおける一方と他方との各センサから出力される被写体像のデータと暗電流のデータとを含むセンサデータを加算した場合を示す図。

符号の説明

１０１：交換レンズ、１１０：カメラボディ、１０２：フォーカスレンズ、１０３：レンズ駆動部、１０４：レンズＣＰＵ、１０５：通信コネクタ、１０６：フォーカス調整機構、１０７：エンコーダ、１１１：メインミラー、１１２：フォーカシングスクリーン、１１３：ペンタプリズム、１１４：接眼レンズ、１１６：サブミラー、１１７：コンデンサレンズ、１１８：全反射ミラー、１１９：セパレータ絞り、１２０：セパレータレンズ、１２１：ＡＦセンサ、１２２：ＡＦコントローラ、１２３：システムコントローラ、１２４：撮像素子、１２５：表示部、１２６：メモリカード、１２７：ロータリースイッチ、１２８：レリーズ釦、１２９：設定スイッチ、２０５：フォーカスリング、２０３：ファインダー、１２１ａ〜１２１ｄ：ＡＦセンサの受光面、ＳＡ，ＳＢ：１対のセンサアレイ、ＬＡ：ＡＦセンサにおける１対のラインセンサを構成する一方の画素列、ＬＢ：ＡＦセンサにおける１対のラインセンサを構成する他方の画素列、５０１−１：奇数画素列、５０２−１：偶数画素列、ＳＬ１：セレクタ、５０３−Ａ：アンプ、５０１−２：奇数画素列、５０２−２：偶数画素列、ＳＬ２：セレクタ、５０３−Ｂ：アンプ、６０１−１〜６０１−４：ＰＤ部、６０２−１〜６０２−４：ＳＴ部、６０３−１〜６０３−４：ＣＣＤ部、６０４−１〜６０４−４：第１のゲート、６０５−１〜６０５−４：第２のゲート、８０２−Ａ：アナログーデジタル変換器（ＡＤＣ）、８０３−Ａ：加算回路、８０４−Ａ：補正回路、８０５−Ａ：ラインバッファ、８０２−Ｂ：アナログーデジタル変換器（ＡＤＣ）、８０３−Ｂ：加算回路、８０４−Ｂ：補正回路、８０５−Ｂ：ラインバッファ、８０１：タイミングジェネレータ、８０６：相関演算回路、８０７：演算結果メモリ。

Claims (5)

1. 撮影光学系を通して被写体の像が投影される位置に複数配列されて画素列を形成すると共に当該画素列を複数並行に配置し、かつ前記投影された被写体像を映像信号に変換するラインセンサと、
   前記ラインセンサにより変換された前記被写体像の前記映像信号を読み出してデジタル信号に変換する変換部と、
   前記変換部により変換された前記デジタル信号のうち前記ラインセンサにおける互いに異なる前記画素列別にそれぞれ互いに隣り合う前記各画素の前記各デジタル信号を加算する信号加算部と、
   前記信号加算部により加算された前記デジタル信号に基づいてフォーカスのずれを算出するフォーカス算出部と、
   を具備することを特徴とするフォーカス検出装置。
2. 前記ラインセンサは、互いに隣り合う前記各画素列同士が前記画素の幅の２分の１の長さに相当するピッチで配置されること特徴とする請求項１記載のフォーカス検出装置。
3. 前記ラインセンサから出力される前記映像信号が飽和した場合、又は前記飽和に相当する状態になると、前記信号加算部によって前記ラインセンサにおける互いに異なる前記画素列別にそれぞれ互いに隣り合う前記各画素の前記各デジタル信号を加算する加算モードに移行する加算モード移行手段を有すること特徴とする請求項２記載のフォーカス検出装置。
4. 前記請求項１乃至３のうちいずれか１項記載のフォーカス検出装置と、
   前記フォーカス検出装置により算出された前記フォーカスのずれに基づいて前記撮影光学系に対してフォーカスの調整を行うフォーカス調整部と、
   を具備することを特徴とする撮像装置。
5. 撮影光学系を通して被写体の像が投影される位置に複数配列されて画素列を形成すると共に当該画素列を複数並行に配置して成るラインセンサによって前記投影された被写体像を映像信号に変換する第１ステップと、
   前記第１ステップの後、前記ラインセンサにより変換された前記被写体像の映像信号を読み出してデジタル信号に変換する第２ステップと、
   前記第２ステップの後、前記変換された前記デジタル信号のうち前記ラインセンサにおける互いに異なる前記画素列別にそれぞれ互いに隣り合う前記各画素の前記各デジタル信号を加算する第３ステップと、
   前記第３ステップの後、前記加算されたデジタル信号に基づいてフォーカスのずれを算出する第４ステップと、
   を有することを特徴とするフォーカスずれ算出方法。

Images