JP2009053540A - 撮像素子 - Google Patents

Abstract

【課題】有効画素からの信号出力時間を短縮することができる撮像素子を提供すること。
【解決手段】複数の画素列からの信号を共通の出力端子から出力する撮像素子において、先に出力端子から信号を出力する画素列における有効画素からの電荷の転送期間内に、次に出力端子から信号を出力する画素列における無効画素の転送期間を重ねるようにする。そして、先に出力端子から信号を出力する画素列における有効画素期間が終了するまでは、次に出力端子から信号を出力する画素列における信号がバッファアンプ３０から出力されないように出力切換部２９のスイッチ制御を行う。
【選択図】図９

Description

本発明は、デジタルカメラやビデオカメラ等の光学機器に用いられる撮像素子に関する。

オートフォーカス（ＡＦ）用のセンサ等に用いられる撮像素子は、光量を電荷量に変換するためのフォトダイオード等からなる画素が配列された画素列を有している。そして、この画素列が複数設けられている撮像素子も種々提案されている。このような複数の画素列を有する撮像素子において、撮像素子を搭載するパッケージのピン数を削減し、周辺回路を簡略化するための手法の１つが例えば特許文献１において示されている。特許文献１においては、転送クロック周期の画素列数分の１の周期で画素列と出力端子との間に設けられたスイッチを切り換えることで、複数の画素列からの信号を１つの出力端子から導出できるようにしている。
特開平５−２９２２４４号公報

ところで、一般に、画素列から出力される信号にはオフセットが重畳されるので、このオフセットを補正するための基準信号を得るために画素列内には遮光画素ブロック（画素列の一部を遮光したブロック）が設けられる。また、撮像素子をデジタルカメラ等のオートフォーカス（ＡＦ）用のセンサに用いる場合で、１つの画素列内に複数の有効画素ブロック（アイランドと呼ばれる）を配する場合等ではアイランド間を分離するため等の理由でアイランド間に無効画素が設けられる。

ここで、特許文献１では、スイッチの切り換えタイミングを転送クロック周期の画素列数分の１と周期としているため、電荷の転送の際には、複数の画素列の全てで無効画素や遮光画素の電荷を転送するための期間を待つ必要があり、その分だけ画素列からの信号出力時間が長くなってしまう。

本発明は、上記の事情に鑑みてなされたもので、有効画素からの信号出力時間を短縮することができる撮像素子を提供することを目的とする。

上記の目的を達成するために、本発明の第１の態様の撮像素子は、光量を電荷量に変換する複数の画素がそれぞれ配列されてなる複数の画素列と、上記複数の画素列のそれぞれに隣接して設けられ、上記各画素からの信号電荷を隣接する上記画素列の配列方向に転送する複数の転送レジスタと、上記複数の転送レジスタのそれぞれの信号電荷の転送制御を行う転送制御部と、上記複数の転送レジスタのそれぞれの出力端に設けられ、上記各転送レジスタから転送される信号電荷を信号電圧に変換する複数の電荷電圧変換部と、上記各電荷電圧変換部と出力端子との間に設けられ、上記各電荷電圧変換部から出力される信号電圧がそれぞれ上記出力端子から出力されるように上記各電荷電圧変換部と上記出力端子との接続を切り換える出力切換部とを具備し、上記転送制御部は、先に信号電圧を出力させる画素列に対応した転送レジスタにおける有効画素期間の終了のタイミングが、次に信号電圧を出力させる画素列に対応した転送レジスタにおける無効画素期間の終了のタイミングと重なるように上記複数の転送レジスタによる転送を制御し、上記出力切換部は、上記先に信号電圧を出力させる画素列における有効画素期間の終了のタイミングまでは上記先に信号電圧を出力させる画素列に対応した電荷電圧変換部と上記出力端子とを接続し、上記先に信号電圧を出力させる画素列における有効画素期間の終了のタイミングで上記次に信号電圧を出力させる画素列に対応した電荷電圧変換部と上記出力端子とを接続するように接続を切り換えることを特徴とする。

本発明によれば、有効画素からの信号出力時間を短縮することができる撮像素子を提供することができる。

以下、図面を参照して本発明の実施形態を説明する。

図１は、本発明の一実施形態に係る撮像素子の一例としてのＡＦセンサを搭載したデジタル一眼レフレックスカメラ（以下、適宜カメラと略記する）の構成を示す図である。また、図２は、ＡＦ光学系の２次結像系を模式的に示した図である。

図１のカメラは、交換レンズ１０１とカメラボディ１１０とを有して構成されている。交換レンズ１０１は、カメラボディ１１０の前面に設けられた図示しないカメラマウントを介してカメラボディ１１０に着脱自在に構成されている。そして、この交換レンズ１０１は、フォーカスレンズ１０２と、レンズ駆動部１０３と、レンズＣＰＵ１０４とを有して構成されている。

フォーカスレンズ１０２は、撮影光学系に含まれる焦点調整のためのレンズである。このフォーカスレンズ１０２は、レンズ駆動部１０３によってその光軸方向（図１の矢印Ａ方向）に駆動され、撮影光学系の焦点位置調整を行う。これにより、撮影光学系を通過した図示しない被写体からの光束は、カメラボディ１１０内の撮像素子１２３にピントの合った像を結ぶ。

レンズ駆動部１０３は、例えばドライバと超音波モータ等からなる駆動機構とから構成されている。そして、レンズＣＰＵ１０４からの制御信号を受けてフォーカスレンズ１０２を駆動させる。

レンズＣＰＵ１０４は、レンズ駆動部１０３の制御等を行う制御回路である。このレンズＣＰＵ１０４は、通信コネクタ１０５を介してカメラボディ１１０内のＡＦコントローラ１２１と通信可能になされている。レンズＣＰＵ１０４からＡＦコントローラ１２１へは、例えばレンズＣＰＵ１０４に予め記憶された、フォーカスレンズの製造ばらつき情報やフォーカスレンズの収差情報等のデフォーカス量の演算の際に用いられる各種レンズデータが送信される。

カメラボディ１１０は、メインミラー１１１と、フォーカシングスクリーン１１２、ペンタプリズム１１３、接眼レンズ１１４からなるファインダ光学系と、サブミラー１１５と、コンデンサレンズ１１６、全反射ミラー１１７、セパレータ絞り１１８、セパレータレンズ１１９からなるＡＦ光学系と、ＡＦセンサ１２０と、ＡＦコントローラ１２１と、システムコントローラ１２２と、撮像素子１２３とを有して構成されている。

メインミラー１１１は、回動可能に構成され、その中央部がハーフミラーで構成されたミラーである。メインミラー１１１は、ダウン位置（図示の位置）にあるときに、交換レンズ１０１を介してカメラボディ１１０内に入射する図示しない被写体からの光束の一部を反射し、一部を透過させる。フォーカシングスクリーン１１２は、メインミラー１１１で反射された光束が結像される。ペンタプリズム１１３は、フォーカシングスクリーン１１２に結像された被写体像を正立像として、接眼レンズ１１４に入射させる。接眼レンズ１１４はペンタプリズム１１３からの被写体像をユーザが観察可能なように拡大する。このようにして、図示しない被写体の状態を観察することができる。

サブミラー１１５は、メインミラー１１１のハーフミラー部の背面に設置され、メインミラー１１１のハーフミラー部を透過した光束をＡＦ光学系の方向に反射する。

ＡＦ光学系のコンデンサレンズ１１６は、サブミラー１１５で反射され、図示しない１次結像面に結像した光束を集光して全反射ミラー１１７の方向に入射させる。全反射ミラー１１７は、コンデンサレンズ１１６からの光束をＡＦセンサ１２０の側に反射させる。セパレータ絞り１１８はＡＦセンサ１２０の前面に配され、全反射ミラー１１７からの光束を瞳分割する。セパレータレンズ１１９はセパレータ絞り１１８で瞳分割された光束を集光してＡＦセンサ１２０に再結像させる。

ＡＦセンサ１２０は、視差をもって瞳分割され再結像された被写体像を電気信号（被写体像信号）に変換してＡＦコントローラ１２１に出力する。ここで、ＡＦセンサ１２０は、図２に示すようにして水平及び垂直に対をなす画素列群が配列されており、撮影画面内の複数の焦点検出領域（測距点）における焦点状態を検出可能なように構成されている。ＡＦコントローラ１２１は、ＡＦセンサ１２０の動作制御を行うとともに、ＡＦセンサ１２０から出力される被写体像信号から、瞳分割されて得られる対をなす被写体像の２像間隔値を例えば相関演算によって算出し、該算出した２像間隔値より各測距点におけるフォーカスレンズ１０２のデフォーカス量を算出してレンズＣＰＵ１０４に出力する。レンズＣＰＵ１０４は、このデフォーカス量に基づいてフォーカスレンズ１０２の焦点調整を行う。

システムコントローラ１２２は、図１に示すカメラの動作制御を行う。例えば、システムコントローラ１２２は、フォーカスレンズ１０２の自動焦点調整（ＡＦ）時には、ＡＦコントローラ１２１の動作を制御する。また、システムコントローラ１２２は、撮影時には、撮像素子１２３で得られた被写体像信号に対して種々の画像処理を施した後、これによって得られる画像データを図示しない記録部に記録する。

撮像素子１２３は、メインミラー１１１が図示位置から退避されたときに、撮影光学系を介して結像される被写体像を電気信号に変換する。

以下、図１に示すＡＦセンサ１２０についてさらに説明する。図３（ａ）はＡＦセンサ１２０の正面図である。図３（ａ）に示すＡＦセンサ１２０は、水平方向に複数の水平方向基準部画素列群１２０ａと水平方向参照部画素列群１２０ｂとが配置され、垂直方向に複数の垂直方向基準部画素列群１２０ｃと垂直方向参照部画素列群１２０ｄとが配置されている。図３（ａ）に示す例では、水平方向基準部画素列群１２０ａと水平方向参照部画素列群１２０ｂがそれぞれ３列（Ａ、Ｂ、Ｃ）の画素列から構成されている。また、垂直方向基準部画素列群１２０ｃと垂直方向参照部画素列群１２０ｄがそれぞれ５列の画素列から構成されている。さらに、各画素列群を構成する画素列はそれぞれ複数のアイランド（詳細は後述する）を有している。

このような画素列の配置により、図３（ｂ）に示すような撮影画面内の複数の測距点において水平、垂直の２方向で位相差方式による焦点検出が可能である。

図４は、ＡＦセンサ１２０の水平方向参照部画素列群１２０ｂの構成とその出力回路の構成とを示す図である。ここで、図３（ａ）に示すＡ列、Ｂ列、Ｃ列はその構成が同じであるので、図４においては、Ａ列の詳細のみを示し、Ｂ列、Ｃ列の詳細については省略している。

まず、図４に示す水平方向参照部画素列群１２０ｂにおいて、画素列は、有効画素２１と、遮光画素２２と、無効画素２３とを有している。

有効画素２１は、測距点に対応した被写体像をそれぞれ受光し、受光した被写体像を光電変換によって電荷量に変換する画素（例えばフォトダイオードによって構成される）が配列されて構成されている。ここで、本実施形態においては、１つの画素列内に水平方向の測距点数分（図３（ｂ）の例では５つ。図４では一部の図示を省略している）の複数の有効画素２１のブロック（以下、アイランド）を設けることで１つの画素列によって複数の測距点の焦点状態を検出可能としている。

遮光画素２２は、有効画素２１以外の画素を一部遮光することで構成されている。遮光画素２２からは、例えば有効画素２１から出力されるオフセット電荷成分の補正等に利用される被写体光束以外の電荷成分（暗電流成分）が出力される。無効画素２３は、アイランド間を仕切るための画素やＡＦセンサ１２０の取り付け条件等によって使用できなくなる画素等の、ＡＦセンサ１２０の動作そのものには不要な画素である。

ここで、本実施形態においては、図４に示すように、１つのアイランドを互いに１／２画素ピッチだけずらして配置された複数（図では２列）の画素列から構成している。このようにして配置された複数の画素列からは交互に電荷を出力させる。このように複数の画素列によって１つのアイランドを構成しておき、それぞれの画素列からの出力信号のそれぞれに対して相関演算を行って２像間隔値を算出してから、これら２像間隔値の平均値を算出することで画素列において検出される信号におけるノイズ（主にショットノイズ）と、各画素列から検出される信号において１画素周期で現われる誤差とを低減することができる。

また、図４において、１／２画素ピッチだけずらして配置された画素列の間には、モニタ画素２４がアイランド数分だけ配置されている。モニタ画素２４は、各アイランドで平均的に受光される光に相当する光を受光し、受光した光を光電変換によって電荷に変換する。このモニタ画素２４の末端には、モニタ用電荷電圧変換部２５が設けられている。そしてこのモニタ用電荷電圧変換部２５にはリセット信号線φＲＭと出力信号線ｖｍｏｎ１〜３とが接続されている。これらリセット信号線φＲＭと出力信号線ｖｍｏｎ１〜３は、後述する蓄積制御回路に接続されている。モニタ用電荷電圧変換部２５は、モニタ画素２４からの電荷を電圧に変換して蓄積制御回路に出力する。モニタ画素２４で検出される電荷量はアイランド毎に平均的に出力される電荷量に相当するものであるので、モニタ画素２４からの信号電荷を検出することにより、アイランド毎の蓄積電荷量を蓄積制御回路においてモニタし、アイランド毎の細かな蓄積制御を行うことが可能である。

また、各画素列の近傍には転送レジスタ２６が配置されている。転送レジスタ２６は、各画素列の有効画素２１から出力される電荷を１画素分ずつ画素用電荷電圧変換部２７に転送する。ここで、図４の例では転送レジスタ２６が、互いに１／２画素ピッチずらして配置された２列分の画素列で共用されており、電荷の読み出し時には、まず一方の側の画素列の有効画素２１からの電荷が転送された後、他方の側の画素列の有効画素２１からの電荷が転送される。複数の画素列で転送レジスタ２６を共用するために、図４の例では転送レジスタ２６の一部を折り曲げて共通の画素用電荷電圧変換部２７に接続している。なお、以下の説明においては、転送レジスタ２６における折り曲げ部をリーダ部と称する。

画素用電荷電圧変換部２７は、転送レジスタ２６の末端（図４では右端）に設けられ、転送レジスタ２６から順次転送されてくる電荷を１画素分ずつ信号電圧に変換する。利得制御アンプ２８は、画素用電荷電圧変換部２７の出力端に接続され、画素用電荷電圧変換部２７において得られる信号電圧を増幅する。

出力切換部２９は、各利得制御アンプ２８の出力端にそれぞれ接続される複数のスイッチ２９ａ、２９ｂ、２９ｃから構成されている。そして、蓄積制御回路からのスイッチ切換制御信号ｓｗ＿ｃｎｔ＿ｘ（ｘ＝ａ、ｂ、ｃ）に従って各利得制御アンプ２８からの信号電圧を選択的にバッファアンプ３０に入力する。この出力切換部２９の制御については後述する。バッファアンプ３０は、出力切換部２９から入力される信号電圧を画素データとしてＡＦコントローラ１２１に出力するための出力端子を有するバッファである。

図５は、画素列と転送レジスタの周辺を拡大して示す図である。図５に示すように、画素列を構成する画素（ここでは、特に有効画素を示している）２１ａは転送ゲート２１ｂを介して保持部（ＳＴ）２１ｃにそれぞれ接続されている。そして、転送ゲート２１ｂには蓄積制御回路からの制御信号ＴＧ１が供給される。また、保持部２１ｃには蓄積制御回路からのリセット信号φＲＳが供給される。

さらに、各保持部２１ｃは転送ゲート２１ｄを介して転送レジスタ２６に接続されている。そして、転送ゲート２１ｄにはＡＦコントローラ１２１からの制御信号ＴＧ２が供給される。ここで、図５の例は２相駆動の転送レジスタを示しており、転送レジスタ２６は蓄積制御回路からの互いに逆位相の制御信号φ１、φ２の転送周波数に応じて１画素分ずつ順次電荷を転送する。

以下、図６〜図８を参照して画素列からの電荷転送動作について説明する。図５に示す構成において、まず、転送ゲート２１ｂに制御信号ＴＧ１が入力されると、各画素２１ａにおける不要電荷がリセットされる。また、制御信号ＴＧ１が入力されるのと略同タイミングで各保持部２１ｃにリセット信号φＲＳが供給される。これによって保持部２１ｃにおける不要電荷がリセットされ、その後に各保持部２１ｃにおける蓄積動作が開始される。即ち、画素２１ａにおける光電変換によって得られた電荷が転送ゲート２１ｂを介して保持部２１ｃに蓄積されアイランド毎の電荷蓄積が行われる。

このような蓄積動作は、アイランド毎に設けられたモニタ画素２４によってモニタされる。各モニタ画素２４で得られる電荷はモニタ用電荷電圧変換部２５において信号電圧ｖｍｏｎに変換された後、蓄積制御回路に出力される。

図７は、モニタ用電荷電圧変換部２５及びその周辺の構成を示す図である。図７に示すように、モニタ用電荷電圧変換部２５は、インバータ５２と、トランジスタ５３と、コンデンサ５４の３つの素子から構成されている。そして、モニタ用電荷電圧変換部２５からの出力ｖｍｏｎは蓄積制御回路５５に接続されている。なお、図７はモニタ用電荷電圧変換部２５について示しているが、画素用電荷電圧変換部２７も図７に準じた構成を有しているものである。

以下、図７に示すモニタ用電荷電圧変換部２５の動作を説明する。蓄積制御回路５５からのリセット信号φＲＳがＨ（ハイ）レベルからＬ（ロー）レベルに切り替えられるとモニタ画素２４の電荷蓄積動作が開始される。蓄積制御回路５５からのリセット信号φＲＳはインバータ５２において反転された後、トランジスタ５３に供給される。これによってトランジスタ５３がオフ状態からオン状態に切り替えられる。そして、コンデンサ５４の蓄積電荷がリセットされた後、モニタ画素２４から出力される電荷がコンデンサ５４に蓄積される。この蓄積動作によって生じる信号電圧がｖｍｏｎとして蓄積制御回路５５に出力される。

蓄積制御回路５５は、図８に示すように各モニタ用電荷電圧変換部２５からの信号電圧ｖｍｏｎを所定のＴＧ１生成用電圧値ＶＴＨと比較し、信号電圧ｖｍｏｎがＶＴＨを超えた場合に、対応するアイランドに制御信号ＴＧ１を供給する。これにより、対応するアイランドにおける蓄積動作が終了される。

画素列の各アイランドの蓄積動作が終了すると、蓄積制御回路５５から対応する画素列の転送ゲート２１ｄに制御信号ＴＧ２が供給される。これにより、各保持部２１ｃに蓄積された電荷が転送ゲート２１ｄを介して転送レジスタ２６に転送される。転送レジスタ２６に転送された電荷は制御信号φ１、φ２に従って読み出される。

図９は、本実施形態における電荷読み出しの制御について示すタイミングチャートである。ここで、図９は、上から、バッファアンプ３０における出力画素データ、Ａ列，Ｂ列，Ｃ列の各転送レジスタ２６の転送タイミング、転送レジスタ２６の制御信号φ１及びφ２、スイッチ切換制御信号ｓｗ＿ｃｎｔ＿ｘ（ｘ＝ａ、ｂ、ｃ）、制御信号ＴＧ２（Ａ列の制御信号ＴＧ２＿ａ、Ａ列の制御信号ＴＧ２＿ｂ、Ｃ列の制御信号ＴＧ２＿ｃとする）をそれぞれ示している。

Ａ列の各アイランドに対応したモニタ画素２４からの出力電圧ｖｍｏｎ１、ｖｍｏｎ２、ｖｍｏｎ３がそれぞれＶＴＨを超えると、蓄積制御回路５５からＡ列の転送ゲート２１ｄに対して制御信号ＴＧ２＿ａが入力されてＡ列における電荷転送（読み出し）が開始される。この制御信号ＴＧ２＿ａが入力されるのと同時に蓄積制御回路５５によって制御信号ｓｗ＿ｃｎｔ＿ａがＨレベルに切り換えられ、スイッチ２９ａがオン状態となる。これによってＡ列の転送レジスタ２６からの電荷が転送される。制御信号φ１、φ２が入力される毎に、Ａ列の末端（図４の例では右端）の画素から順次転送されていく。このような動作によって、ＡＦコントローラ１２１には、Ａ列のリーダ部、遮光画素２２、無効画素２３、有効画素２１の順で対応する画素データが出力される。

次に、Ａ列の有効画素２１からの電荷が転送される期間（有効画素期間と称する）内にＢ列の転送ゲート２１ｄに対して制御信号ＴＧ２＿ｂが入力されてＢ列における電荷転送（読み出し）が開始される。このＢ列に制御信号ＴＧ２＿ｂを入力するタイミングは、Ｂ列の有効画素２１以外からの電荷が転送される期間（無効画素期間と称する。この無効画素期間は、Ｂ列のリーダ部の電荷転送期間、遮光画素２２の電荷転送期間、無効画素２３の電荷転送期間が含まれる）の終了タイミングが、先に転送を行っているＡ列の有効画素期間の終了タイミングと重なるようにする。ただし、制御信号ｓｗ＿ｃｎｔ＿ａはＨレベルのまま、制御信号ｓｗ＿ｃｎｔ＿ｂはＬレベルのままとしておく。このような制御を行うことにより、Ｂ列における電荷転送が開始されても、Ａ列の有効画素期間におけるバッファアンプ３０からの出力はＡ列の画素からのものとなる。

次に、Ａ列の有効画素期間が終了した時点で制御信号ｓｗ＿ｃｎｔ＿ａがＬレベルに切り換えられるとともに、制御信号ｓｗ＿ｃｎｔ＿ｂがＨレベルに切り換えられる。これによってバッファアンプ３０からの出力がＢ列の画素からのものとなる。ここで、Ａ列の有効画素期間の終了タイミングとＢ列の無効画素期間の終了タイミングとが重なるように制御信号ＴＧ２＿ｂの入力タイミングを設定しているので、Ａ列の有効画素期間が終了した後は、Ｂ列の有効画素期間となる。これによってＡ列の有効画素２１からの電荷を転送した後で、すぐにＢ列の有効画素２１からの電荷を転送することができる。

Ｂ列とＣ列の電荷転送開始及び出力切換部２９のスイッチの切り換えタイミングについてもＡ列とＢ列の場合と同様である。即ち、Ｂ列の有効画素期間の終了タイミングとＣ列の無効画素期間の終了タイミングとが重なるように制御信号ＴＧ２＿ｃの入力タイミングを設定し、Ｂ列の有効画素期間が終了するまでは制御信号ｓｗ＿ｃｎｔ＿ｂはＨレベルのまま、制御信号ｓｗ＿ｃｎｔ＿ｃはＬレベルのままとしておく。その後、Ｂ列の有効画素期間が終了した時点で制御信号ｓｗ＿ｃｎｔ＿ｃをＨレベルに切り換えることでＢ列の有効画素２１からの電荷を転送した後で、すぐにＣ列の有効画素２１からの電荷を転送することができる。

以上のようにしてバッファアンプ３０から出力された画素データに基づいてＡＦコントローラ１２１においてＡＦのための相関演算が行われ、基準部と参照部とで対をなす画素列群の間での像のずれ（２像間隔値）が算出される。その後、この２像間隔値に基づいてＡＦに必要なフォーカスレンズ１０２の駆動量を決定するためのデフォーカス量が算出される。このデフォーカス量はレンズＣＰＵ１０４に転送される。その後、レンズＣＰＵ１０４の制御の下、フォーカスレンズ１０２の合焦駆動が行われる。

以上説明したように、本実施形態によれば、複数の画素列からの画素データを共通の出力端子から出力する構成を有する撮像素子において、リーダ部、遮光画素、無効画素等の不要な部分の画素データを重複して出力させる必要がないため、全体としての画素データの読み出し時間を短縮することが可能である。

以上実施形態に基づいて本発明を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形や応用が可能なことは勿論である。例えば、上述の実施形態では、Ａ列についてはリーダ部等の不要画素からの画素データがバッファアンプ３０から出力される構成であるが、制御信号ｓｗ＿ｃｎｔ＿ａをＨレベルとするタイミングを、Ａ列の無効画素期間が終了するタイミング分だけ遅らせることで、Ｂ列、Ｃ列と同様に有効画素からの画素データのみがバッファアンプ３０から出力されるようにしても良い。

また、上述した実施形態では、ＡＦセンサ１２０の各部の動作制御をＡＦセンサ１２０内部の蓄積制御回路５５によって行うようにしているが、ＡＦセンサ１２０の外部（例えばＡＦコントローラ１２１）に設けたレジスタの設定等により、外部からＡＦセンサ１２０の動作を制御できるようにしても良い。

さらに、上記した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件の適当な組合せにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、上述したような課題を解決でき、上述したような効果が得られる場合には、この構成要件が削除された構成も発明として抽出され得る。

本発明の一実施形態に係る焦点検出装置を有する撮像装置の一例としてのデジタル一眼レフレックスカメラの構成を示す図である。 ＡＦ光学系の２次結像系を模式的に示した図である。 図３（ａ）はＡＦセンサの正面図であり、図３（ｂ）は図３（ａ）の画素列群の配置によって実現される測距点配置を示した図である。 水平方向参照部画素列群の構成とその出力回路の構成とを示す図である。 画素列と転送レジスタの周辺を拡大して示す図である。 ＡＦセンサにおける蓄積制御動作について示すタイミングチャートである。 モニタ用電荷電圧変換部の構成を示す電気回路図である。 モニタ画素を用いた蓄積制御の概要について示す図である。 本発明の一実施形態における電荷読み出し制御動作について示すタイミングチャートである。

符号の説明

２１…有効画素、２２…遮光画素、２３…無効画素、２４…モニタ画素、２５…モニタ用電荷電圧変換部、２６…転送レジスタ、２７…画素用電荷電圧変換部、２８…利得制御アンプ、２９…出力切換部、３０…バッファアンプ、１０１…交換レンズ、１０２…フォーカスレンズ、１０３…レンズ駆動部、１０４…レンズＣＰＵ、１０５…通信コネクタ、１１０…カメラボディ、１１１…メインミラー、１１２…フォーカシングスクリーン、１１３…ペンタプリズム、１１４…接眼レンズ、１１５…サブミラー、１１６…コンデンサレンズ、１１７…全反射ミラー、１１９…セパレータレンズ、１２０…ＡＦセンサ、１２１…ＡＦコントローラ、１２１…ＡＦセンサ、１２２…システムコントローラ、１２３…撮像素子

Claims (5)

1. 光量を電荷量に変換する複数の画素がそれぞれ配列されてなる複数の画素列と、
   上記複数の画素列のそれぞれに隣接して設けられ、上記各画素からの信号電荷を隣接する上記画素列の配列方向に転送する複数の転送レジスタと、
   上記複数の転送レジスタのそれぞれの信号電荷の転送制御を行う転送制御部と、
   上記複数の転送レジスタのそれぞれの出力端に設けられ、上記各転送レジスタから転送される信号電荷を信号電圧に変換する複数の電荷電圧変換部と、
   上記各電荷電圧変換部と出力端子との間に設けられ、上記各電荷電圧変換部から出力される信号電圧がそれぞれ上記出力端子から出力されるように上記各電荷電圧変換部と上記出力端子との接続を切り換える出力切換部と、
   を具備し、
   上記転送制御部は、先に信号電圧を出力させる画素列に対応した転送レジスタにおける有効画素期間の終了のタイミングが、次に信号電圧を出力させる画素列に対応した転送レジスタにおける無効画素期間の終了のタイミングと重なるように上記複数の転送レジスタによる転送を制御し、
   上記出力切換部は、上記先に信号電圧を出力させる画素列における有効画素期間の終了のタイミングまでは上記先に信号電圧を出力させる画素列に対応した電荷電圧変換部と上記出力端子とを接続し、上記先に信号電圧を出力させる画素列における有効画素期間の終了のタイミングで上記次に信号電圧を出力させる画素列に対応した電荷電圧変換部と上記出力端子とを接続するように接続を切り換えることを特徴とする撮像素子。
2. 上記有効画素期間は、上記画素列を構成する有効画素からの信号電荷を上記電荷電圧変換部に転送する期間であり、
   上記無効画素期間は、上記画素列を構成する無効画素からの信号電荷を上記電荷電圧変換部に転送する期間、遮光画素からの信号電荷を上記電荷電圧変換部に転送する期間、上記転送レジスタによる転送開始時に上記転送レジスタのリーダ部における信号電荷を転送する期間の少なくとも何れかを含むことを特徴とする請求項１に記載の撮像素子。
3. 上記転送制御部及び上記出力切換部は、外部からの制御に従って上記転送制御及び上記切り換えを行うことを特徴とする請求項１に記載の撮像素子。
4. 上記複数の画素列を１つの画素列群とし、該画素列群が複数配置されることを特徴とする請求項１に記載の撮像素子。
5. 上記撮像素子は、上記画素列群が、少なくとも水平又は垂直の一方向に対になるように配置されたオートフォーカス用のセンサであることを特徴とする請求項４に記載の撮像素子。

Images