JP2008118127A - 発光ダイオードおよびその製造方法 - Google Patents

発光ダイオードおよびその製造方法 Download PDF

Info

Publication number
JP2008118127A
JP2008118127A JP2007269652A JP2007269652A JP2008118127A JP 2008118127 A JP2008118127 A JP 2008118127A JP 2007269652 A JP2007269652 A JP 2007269652A JP 2007269652 A JP2007269652 A JP 2007269652A JP 2008118127 A JP2008118127 A JP 2008118127A
Authority
JP
Japan
Prior art keywords
layer
light emitting
chip
substrate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007269652A
Other languages
English (en)
Other versions
JP5069536B2 (ja
Inventor
▲蔡▼長達
Chang-Da Tsai
Wei-Che Wu
呉維哲
Chia-Liang Hsu
徐嘉莨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optotech Corp
Original Assignee
Optotech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optotech Corp filed Critical Optotech Corp
Publication of JP2008118127A publication Critical patent/JP2008118127A/ja
Application granted granted Critical
Publication of JP5069536B2 publication Critical patent/JP5069536B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】チップの発光領域に部分的に重なった常設基板を有し、より高い効率を有するチップボンディング発光ダイオードおよびその製造方法を提供する。
【解決手段】発光ダイオード５００は、基板表面に形成されたチップ保持空間を有する常設基板５３０と、常設基板５３０のおよびチップ保持空間表面に順番に形成された絶縁層５４０および互いに接することのない第１の領域５２８および第２の領域５２９から成る金属層と、チップ保持空間の底部における金属層の第１の領域５２８に接合されるが第２の領域５２９に接することのないようにチップボンディング技術によって取り付けられたチップと、チップ保持空間とチップとの間に充填された充填物構造５４２と、チップの表面に形成された第１の電極５０８と、を備える。チップは発光領域５１０を備え、金属層の第１の領域５２８および第２の領域５２９と発光領域５１０との間の電気的な接続が実現される。
【選択図】図９

Description

本発明は、発光ダイオード（ＬＥＤ）および発光ダイオードの製造方法に関し、特に、チップボンディング発光ダイオードおよびチップボンディング発光ダイオードの製造方法に関する。
発光ダイオードは、幅広い種類の用途に利用されている。例えば、光データ送信において、発光ダイオードは、光ファイバーケーブルにデータ信号を発信するのに使用される。
図１は、従来技術によるＡｌＧａＩｎＰ四元発光ダイオードを示す。ＡｌＧａＩｎＰ四元発光ダイオード１００において、発光領域１１０は、ｎドープＧａＡｓ基板１０２上にある。発光領域１１０は、ｎドープＡｌＧａＩｎＰ層１０３、ＡｌＧａＩｎＰ活性層１０４、ｐドープＡｌＧａＩｎＰ層１０５、およびｐドープＧａＰ層１０６をこの順番に備える。また、第１の電極１０８が、ｐドープＧａＰ層１０６の表面に形成され、第２の電極１０９が、ｎドープＧａＡｓ基板１０２の表面に形成されている。一般的に、ＡｌＧａＩｎＰ活性層１０４は、二重ヘテロ構造活性層または量子井戸活性層である。
ＧａＡｓ基板１０２のエネルギーギャップが、ＡｌＧａＩｎＰ活性層１０４の発光エネルギーよりも小さいので、ＧａＡｓ基板１０２がＡｌＧａＩｎＰ活性層１０４で生成された光の一部を吸収し、発光ダイオード１００の効率を減少させる。
光透過性基板をｎドープＧａＡｓ基板の代わりに利用することにより、改善された性能を達成することができる。その方法は、米国特許５５０２３１６号に開示されている。まず、電極を形成する前に、ｎドープＧａＡｓ基板１０２を取り除く。次に、光透過性基板１２２（例えばｎドープＧａＰ基板、ガラス基板、または水晶基板）が、比較的高温（例えば８００〜１０００℃）でウェハボンディング技術によって発光領域１１０に接合される。図２は、光透過性基板１２２（例えばｎドープＧａＡｓ基板）を有する発光ダイオード１２０を示し、その光透過性基板１２２は伝導性のものである。発光ダイオード１２０において、第１の電極１０８はｐドープＧａＰ層１０６の表面に形成され、第２の電極１１１はｎドープＧａＰ基板１２２の表面に部分的に形成される。ＡｌＧａＩｎＰ活性層１０４で生成された光は光透過性基板１２２を通過できるので、発光ダイオード１２０の性能が改善される。
図３Ａ乃至図３Ｆは、上述の従来技術におけるウェハボンディング技術による発光ダイオードの製造ステップを示す。図３Ａにおいて、単一の大型基板１０２がＥＰＩ処理に共される。ここで、基板１０２はｎドープＧａＡｓ基板であり、一時的基板と呼ばれる。図３Ｂにおいて、発光領域１１０は、基板１０２の表面に形成される。図３Ｃにおいて、一時的基板１０２は取り除かれ、発光領域１１０のみが残る。図３Ｄにおいて、大型常設基板１２２（例えば光透過性基板）が準備され、発光領域１１０に比較的高温でウェハボンディングされる。図３Ｅにおいて、複数の第１の電極１０８および複数の第２の電極１１１が発光領域１１０の表面および常設基板１２２の表面にそれぞれ形成される。最後に、図３Ｅの構造を分割して、図３Ｆに示されるように複数の発光ダイオードが製造される。
半導体物質が比較的高温で容易に品質低下することは周知である。残念ながら、ウェハボンディング技術は比較的高温で処理する必要があり、その比較的高温によって発光領域１１０の品質が低下する可能性がある。さらに、発光領域１１０及び常設基板１２２の寸法が比較的大きいので、段差や発光領域１１０または常設基板１２２の表面に付着した粒子により、ウェハボンディングステップを台無しにすることがある。また、一時的基板１０２を取り除いた後に常設基板１２２をウェハボンディングするので、発光領域１１０は基板によって保持されず、破損させずに処理するのが困難である。
基板が光を吸収する問題を解決する別の方法が米国特許６９６７１１７号によって開示されており、その方法では光を基板から反射するための反射層を採用している。図４Ａに示されるように、発光領域１１０が一時的基板１０２（例えばｎドープＧａＡｓ基板）の表面に形成され、その発光領域１１０は、ｎドープＡｌＧａＩｎＰ層１０３、ＡｌＧａＩｎＰ活性層１０４、ｐドープＡｌＧａＩｎＰ層１０５、およびｐドープＧａＰ層１０６を順番に備えている。また、バッファ層１４５および反射層１４４が発光領域１１０の表面に順番に形成される。図４Ｂにおいて、常設基板１４２が準備され、拡散障壁層１４３が常設基板１４２の表面に形成される。図４Ｃにおいて、反射層１４４が比較的高温で拡散障壁層１４３にウェハボンディングされ、一時的基板１０２が取り除かれた後、第１の電極１１２がｎドープＡｌＧａＩｎＰ層１０３の表面に形成され、第２の電極１１３が常設基板１４２の表面に形成される。基板１４２へ上向きに向かう光が反射層１４４によって反射されるので、発光ダイオード１４０の性能が改善される。
図５Ａ乃至図５Ｇは、上述の米国特許６９６７１１７号に開示されたウェハボンディング技術による発光ダイオードの製造ステップを示す。図５Ａにおいて、単一の大型基板１０２がＥＰＩ処理に共される。ここで、基板１０２は、ｎドープＧａＡｓ基板であり、一時的な基板である。図５Ｂにおいて、発光領域１１０が基板１０２の表面に形成され、バッファ層１４５および反射層１４４が順番に発光領域１１０の表面に形成される。図５Ｃにおいて、常設基板１４２が準備され、拡散障壁層１４３が常設基板１４２の表面に形成される。図５Ｄにおいて、拡散障壁層１４３は、反射層１４４に比較的高温でウェハボンディングされる。図５Ｅにおいて、基板１０２が図５Ｄに示す構造から取り除かれる。図５Ｆにおいて、複数の第１の電極１１２が発光領域１１０の表面に形成され、第２の電極１１３が常設基板１４２の表面に形成される。最後に、図５Ｆの構造を分割して、図５Ｇに示されるように複数の発光ダイオードが製造される。
代替処理として、図５Ｅに示されるステップが終了した後、発光領域１１０を部分的に取り除くエッチング処理を実行可能である。第１の電極１１２および第２の電極１１３がｎドープＡｌＧａＩｎＰ層１０３の表面およびｐドープＧａＰ層１０６の一部分にそれぞれ形成され、図６に示されるように、この構造が複数の平面電極発光ダイオードに分割される。
上記の方法において、ウェハボンディング処理は、一時的基板を取り除いて電極を形成する前に行われる。しかしながら、前述の米国特許５５０２３１６号において発生する問題である一時的基板を取り除くことによる機械的強度の低下の問題が、たとえこの方法によって回避できたとしても、発光ダイオードの効率を低下させるような反射率の低下が、ボンディングされたチップ上に第１および第２の電極を形成する際の合金処理によってなお発生する。また、図６の場合、発光領域１１０に対して実行されるエッチング処理が、発光領域１１０の表面積を減少させるので、電流が発光領域１１０を均一に通ることができず、従って発光ダイオードの効率が低下する。
米国特許６２２１６８３号は、発光ダイオードの他の製造方法を開示している。図７Ａに示されるように、発光領域１１０が一時的基板（不図示、例えばｎドープＧａＡｓ）の表面に形成され、発光領域１１０はｎドープＡｌＧａＩｎＰ層１０３、ＡｌＧａＩｎＰ活性層１０４、ｐドープＡｌＧａＩｎＰ層１０５、およびｐドープＧａＰ層１０６を順番に備えている。次に、一時的基板が取り除かれて、第１の金属接点層１６２が発光領域１１０のｎドープＡｌＧａＩｎＰ層１０３の表面に形成される。図７Ｂにおいて、常設基板１６６が備えられ、その上に第２の金属接点層１６４が形成される。図７Ｃにおいて、はんだ層１６３が、第１の金属接点層１６２および第２の金属接点層１６４の間に準備され、第１の金属接点層１６２が、第２の金属接点層１６４にウェハボンディングされる。そして、第１の電極１７０がｐドープＧａＰ層１０６の表面に形成され、第２の電極１７２が常設基板１６６の表面に形成される。ここで、第１の電極１７０および第２の電極１７２の形成はウェハボンディングステップの後とする必要はない。
図８Ａ乃至図８Ｇは、上述の米国特許６２２１６８３号に開示されているウェハボンディング技術による発光ダイオードの製造ステップを示す。図８Ａにおいて、単一の大型基板１０２がＥＰＩ処理に共される。ここで、基板１０２は、ｎドープＧａＡｓ基板であり、一時的基板である。図８Ｂにおいて、発光領域１１０が一時的基板１０２の表面に形成される。図８Ｃにおいて、一時的基板１０２が取り除かれた後、複数の第１の金属接点層１６２が発光領域１１０の表面に形成される。図８Ｄにおいて、常設基板１６６が準備され複数の第２の金属接点層１６４が常設基板１６６の表面に形成される。図８Ｅにおいて、はんだ層１６３が第１の金属接点層１６２および第２の金属接点層１６４の間に準備され、第２の金属接点層１６４が第１の金属接点層１６２にウェハボンディングされる。図８Ｆにおいて、複数の第１の電極１７０が発光領域１１０の表面に形成され、第２の電極１７２が常設基板１６６の表面に形成される。最後に、図８Ｆにおける上記の構造を分割して、図８Ｇに示すように、複数の発光ダイオードが製造される。
しかしながら、上記同様に、一時的基板を取り除いた後の発光領域１１０を破損せずに取り扱うことが困難であり、また、合金処理の間に発光ダイオードの効率が低下する、という問題がやはり発生する。
米国特許５５０２３１６号 米国特許６９６７１１７号 米国特許６２２１６８３号
本発明は、チップの発光領域に部分的に重なった常設基板を有するチップボンディング発光ダイオードを提供し、チップボンディング発光ダイオードをより高い効率を有するものとすることを目的とする。
本発明は、発光ダイオードの製造方法を開示するものであり、一時的基板を準備するステップ、一時的基板の表面に発光領域を形成し、複数の抵抗接点（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｄｏｔｓ）、反射層、障壁層、および共晶層を順番に連続して発光領域の表面である第１の面に形成するステップ、でき上がった構造を複数のチップに分割して各チップが少なくとも一時的基板の一部分、発光領域の一部分、複数の抵抗接点の一部分、反射層の一部分、障壁層の一部分、および共晶層の一部分を含むようにするステップ、常設基板を準備するステップ、常設基板の表面に金属層を形成するステップ、チップボンディング技術によってチップの共晶層を金属層に接合するステップ、チップの一時的基板を取り除き、これにより露出した発光領域の他方の面である第２の面に接続する第１の電極を形成するステップを備えている。ここで、常設基板の表面は、チップの接合した面よりも大きくなるようにされている。
また、本発明は、さらに発光ダイオードを製造する他の方法を開示するものであり、一時的基板を準備するステップ、一時的基板の表面に発光領域を形成するステップ、複数の抵抗接点、反射層、障壁層、および共晶層を順番に連続して発光領域の表面である第１の面に形成するステップ、でき上がった構造を複数のチップに分割して各チップが少なくとも一時的基板の一部分、発光領域の一部分、複数の抵抗接点の一部分、反射層の一部分、障壁層の一部分、および共晶層の一部分を含むようにするステップ、常設基板を準備するステップ、常設基板の表面をエッチングして各凹部の上部面積が各凹部の底面積よりも大きくなるように複数の凹部を形成するステップ、絶縁層および第１の領域と第２の領域とに分割した２つの領域が互いに接しないようにして成る金属層を常設基板の前記表面に順番に形成して前記凹部をチップ保持空間とするステップ、チップボンディング技術によってチップの共晶層をチップ保持空間における金属層の第１の領域に接合するステップ、チップの一時的基板を取り除き、充填物構造をチップ保持空間とチップとの間に形成するステップ、一時的基板を取り除いて露出した発光領域の他方の面である第２の面と金属層の第２の領域とを接続する第１の電極を形成するステップ、を備えている。
また、本発明は、発光ダイオードを開示するものであり、常設基板と、常設基板の表面に形成される金属層であって第１の領域および第２の領域に分割された金属層と、金属層の第２の領域に配置されたチップとを有し、チップは少なくとも第１の電極および発光領域を有し、チップはチップボンディング技術によって金属層の第２の領域に接合され、金属層の第１の領域および第２の領域と発光領域とが電気的に接続され、発光領域の厚さが３０μｍから１０μｍの間とされたものである。
また、本発明は、さらに他の発光ダイオードを開示するものであり、チップ保持空間が形成された表面を有し、その表面に絶縁層および金属層が形成され、前記金属層が第１の領域および第２の領域に分割されると共に、これらの２つの領域が互いに接触しないようにされている常設基板と、第１の面と第２の面を有し、第１の面が金属層の第１の領域に接するが、金属層の第２の領域には接しないようにチップ保持空間の底部に接合されたチップと、チップとチップ保持空間との間に形成された充填物構造と、チップの第２の面に接続する第１の電極と、を備え、チップはチップボンディング技術によって金属層の第１の領域に接合され、チップが少なくとも発光領域を有し、金属層の第１の領域および第２の領域と発光領域とが電気的に接続されたものである。
本発明は、チップボンディング発光ダイオードを開示し、これによりウェハボンディング技術によって製造される従来の発光ダイオードの不具合が解決される。図９は、本発明の第１の実施形態によるチップボンディング発光ダイオードの断面構造を示す。チップボンディング発光ダイオード５００は、第１の電極５０８、発光領域５１０、複数の抵抗接点（ｏｈｍｉｃ ｃｏｎｔａｃｔ ｄｏｔｓ）５２０、反射層５２２、障壁層５２４、共晶層５２６、充填物構造５４２、第１の金属層５２８、第２の金属層５２９、絶縁層５４０、およびチップ保持空間を有する常設基板５３０を有する。第１の金属層５２８は第２の電極と見なされる。充填物構造５４２はポリイミドであり、充填物構造５４２はチップボンディングステップの後、チップ保持空間に充填される。
本発明の第１の実施形態において、常設基板とされる大型Ｓｉ基板５３０が準備され、常設基板５３０にエッチング処理をすることにより、常設基板５３０の表面にチップ保持空間が形成される。チップは、チップ保持空間に配置された後、チップ保持空間に合金接合される。合金処理が実行された後、一時的基板（後述）が取り除かれて電極が形成され、本発明の第１の実施形態に係るチップボンディング発光ダイオードが製造される。
図１０Ａから図１０Ｇは上述の第１の実施形態に係るチップボンディング発光ダイオードを製造する各ステップを示す。図１０Ａにおいて、ｎドープＧａＡｓ一時的基板５０２が準備され、その上に発光領域５１０が形成される。発光領域５１０は、少なくともｎドープＧａＡｓ層、ｎドープＡｌＧａＩｎＰ層、ＡｌＧａＩｎＰ活性層、ｐドープＡｌＧａＩｎＰ層、およびｐドープＧａＰ層をこの順番で備えている。通常、ＡｌＧａＩｎＰ活性層は二重へテロ構造活性層または量子井戸活性層である。発光領域５１０は、異なる要求によって構造を変えることができると理解される。従って、本発明の第１の実施形態において、発光領域５１０の構造はこれに限られるものではない。
図１０Ｂにおいて、複数の抵抗接点５２０、１つの反射層５２２、１つの障壁層５２４、１つの共晶層５２６が、発光領域５１０のＰドープＡｌＧａＩｎＰ層の表面に順番に形成されている。本発明の第１の実施形態において、抵抗接点５２０の材質はＢｅ／ＡｕまたはＺｎ／Ａｕ合金である。反射層５２２は、高反射率の金属（例えばＡｕ，Ａｌ、またはＡｇ）、または、ＩＴＯ（インジウムスズ酸化物）層および高反射率の金属層の組合せによって構成される。ＩＴＯ層は、ＩＴＯ層と発光ダイオードの屈折率の違いにより反射層として機能することができる。さらに、ＩＴＯ層により、金属層と発光ダイオードとの相互拡散を回避し、金属層の反射率を維持することが可能である。障壁層５２４は、高安定性および高融点を有するＡｕ，Ａｌ，Ａｇ，またはＩＴＯ層から成るグループから選択される材料の１つで構成される。共晶層５２６は、Ｓｎ，Ｓｎ／Ａｕ，Ｓｎ／Ｉｎ，Ａｕ／Ｉｎ、またはＳｎ／Ａｇの合金で構成され、３００℃程度の融点を有する。
図１０Ｃにおいて、複数のチップ５５０は図１０Ｂにおける上記の構造を分割した後に製造され、各チップ５５０は一時的基板５０２、発光領域５１０、複数の抵抗接点５２０、反射層５２２、障壁層５２４、および共晶層５２６を有する。
図１０Ｄにおいて、大型のＳｉ常設基板５３０が準備され、常設基板５３０の表面にエッチング処理が実行されて複数の凹部が形成される。ここで、各凹部の上部面積は各凹部の底面積よりも大きい。次に、絶縁層５４０、第１の金属層５２８、および第２の金属層５２９が順番に連続して常設基板５３０の表面に形成され、チップ保持空間５４６が形成される。第１の金属層５２８および第２の金属層５２９の両方が絶縁層５４０上に形成されるが、互いに接することはない。これは、第１の金属層５２８および第２の金属層５２９の両方が、常設基板５３０の構造が破線に沿って分割された後に、別々の常設基板５３０に含まれることを示す。また、第１の金属層５２８および第２の金属層５２９の間には隙間があり、隙間はチップ保持空間５４６の底部の片側に形成されている。
図１０Ｅにおいて、各チップ保持空間５４６にチップ５５０を配置し、チップ５５０の共晶層５２６が第１の金属層５２８に添えられる。全てのチップ５５０がチップ保持空間５４６に配置されると、合金処理が比較的低温（例えば３００℃）で実行される。これはチップ５５０の共晶層５２６が第１の金属層５２８に合金接合されることを示す。本発明の第１の実施形態において、チップ保持空間５４６の底面積はチップ５５０の断面積と同じまたはそれより大きくなるよう設計されている。チップ保持空間５４６の上部面積がチップ５５０の断面積よりも大きいことから、チップ５５０はチップ保持空間５４６の底部を滑って並ぶことができる。
図１０Ｆにおいて、一時的基板５０２が機械研磨処理または化学エッチング処理によって取り除かれる。充填物構造５４２が、チップ５５０およびチップ保持空間５４６の間の隙間に充填された絶縁充填物質によって形成される。そして、第１の電極５０８が発光領域５１０のｎドープＡｌＧａＩｎＰ層の表面に形成される。第１の実施形態において、第１の電極５０８が第２の金属層５２９に接続する。充填物質はポリイミドである。
図１０Ｇにおいて、複数のチップボンディング発光ダイオードが、図１０Ｆで示される構造の常設基板５３０を分割して製造される。図１０Ｈはチップボンディング発光ダイオードの正面図である。
本発明の第１の実施形態において、第１の金属層５２８はチップ５５０の共晶層５２６に合金接合されるため、第２の電極として機能する。さらに、第１の電極５０８は第２の金属層５２９に接し、第１の金属層５２８（第２の電極）および第１の電極５０８の両方がチップ５５０内にないので、チップ５５０に損傷を与えることなく、ボンディングワイヤーを第１の金属層５２８（第２の電極）および第１の電極５０８に直接接合可能である。また、第１の金属層５２８および第２の金属層５２９は発光領域５１０で生成された光を発光ダイオードの外に反射する機能も有するので、発光ダイオードの性能が改善される。
本発明の第１の実施形態において、合金処理が一時的基板５０２を取り除く前に実行されるので、チップ５５０の発光領域５１０を比較的薄くすることができ（例えば３０μｍから１０μｍ）、ＥＰＩ処理にかかる費用を抑えることができる。また、チップ５５０を最初に分割し、チップ保持空間５４６内に配置するので、合金処理によるチップの損傷を回避でき、発光ダイオードの歩留まりはほぼ１００％になる。さらに、チップ５５０と第１の実施形態の基板との間の合金処理を、比較的低温でチップの性能を低下させることなく実行できる。合金処理温度は、共晶層が２０／８０の割合のＳｎ／Ａｕ（Ｓｎ２０Ａｕ８０）で構成される場合、３００℃を下回る。
図１１は、本発明の第２の実施形態に係るチップボンディング発光ダイオードの構造を示す断面図である。チップボンディング発光ダイオード６００は、第１の電極６０８、発光領域６１０、複数の抵抗接点６２０、反射層６２２、障壁層６２４、共晶層６２６、絶縁構造６４２、金属層６２８、および導電性のない大型常設基板６３０を有している。チップボンディング発光ダイオード６００において、金属層６２８は第２の電極として機能する。絶縁構造６４２はポリイミドである。大型常設基板６３０は、表面にＳｉＯ２を有するＳｉ基板、ＡｌＮ基板、ガラス基板、水晶基板から成るグループから選択される。
図１２Ａから図１２Ｇは、上述の図１１に示される第２の実施形態のチップボンディング発光ダイオードを製造する各ステップを示す。図１２Ａにおいて、ｎドープＧａＡｓ一時的基板６０２が準備され、その上に発光領域６１０が形成される。発光領域６１０は少なくともｎドープＧａＡｓ層、ｎドープＡｌＧａＩｎＰ層、ＡｌＧａＩｎＰ活性層、ｐドープＡｌＧａＩｎＰ層、およびｐドープＧａＰ層をこの順番で備えている。通常、ＡｌＧａＩｎＰ活性層は二重へテロ構造活性層または量子井戸活性層である。発光領域６１０は、異なる要求により、構造を変えることができると理解される。従って、本発明の第２の実施形態において、発光領域６１０の構造はこれに限られるものではない。
図１２Ｂにおいて、複数の抵抗接点６２０、１つの反射層６２２、１つの障壁層６２４、および１つの共晶層６２６が、発光領域６１０のＰドープＡｌＧａＩｎＰ層上に順番に形成される。本発明の第２の実施形態において、抵抗接点６２０の材料はＢｅ／ＡｕまたはＺｎ／Ａｕ合金であり、反射層６２２は、高反射率の金属（例えばＡｕ，Ａｌ、またはＡｇ）、または、ＩＴＯ（インジウムスズ酸化物）層および高反射率の金属層の組合せによって構成される。ＩＴＯ層は、ＩＴＯ層と発光ダイオードの屈折率の違いにより反射層として機能することができる。さらに、ＩＴＯ層により、金属層と発光ダイオードとの相互拡散を回避し、金属層の反射率を維持することが可能である。障壁層６２４は、高安定性および高融点を有するＰｔ，Ｎｉ，ＷまたはＩＴＯ層から成るグループから選択される材料の１つで構成される。共晶層６２６は、Ｓｎ，Ｓｎ／Ａｕ，Ｓｎ／Ｉｎ，Ａｕ／Ｉｎ、またはＳｎ／Ａｇの合金で構成され、３００℃程度の融点を有する。
図１２Ｃにおいて、複数のチップ６５０が、図１２Ｂにおける上記の構造を分割して製造される。各チップ６５０は一時的基板６０２、発光領域６１０、複数の抵抗接点６２０、反射層６２２、障壁層６２４、および共晶層６２６を有する。
図１２Ｄにおいて、大型の常設基板６３０が準備され、その上に複数の金属層６２８が形成される。個々の金属層６２８の表面積はチップ６５０の接触面よりも大きい。
図１２Ｅにおいて、各チップ６５０は金属層６２８の表面に配置され、チップ６５０の共晶層６２６が金属層６２８の一部分に添えられる。これは、金属層６２８表面領域におけるチップ６５０が取り付けられていない部分が第２の電極として機能することを意味する。全てのチップ６５０が金属層６２８の表面に配置されると、チップ６５０の共晶層６２６が合金処理によって比較的低温（例えば３００℃以下）で金属層６２８に合金化される。
図１２Ｆにおいて、一時的基板６０２が機械研磨処理または化学エッチング処理によって取り除かれている。そして絶縁構造６４２がチップ６５０の片側に形成され、第１の電極６０８が発光領域６１０のｎドープＡｌＧａＩｎＰ層に形成されている。この第１の電極６０８は絶縁構造６４２および常設基板６３０を覆っている。
図１２Ｇにおいて、複数のチップボンディング発光ダイオードが図１２Ｆで示される構造の常設基板６３０を破線に沿って分割して製造されている。ここで、常設基板６３０の底面積はチップ６５０の底面積よりも大きくなる。
本発明の第２の実施形態において、金属層６２８は共晶層６２６に合金接合されるので、第２の電極として機能する。さらに、第１の電極６０８は常設基板６３０を覆い、金属層６２８（第２の電極）および第１の電極６０８の両方がチップ６５０内にはないので、チップ６５０に損傷を与えることなく、ボンディングワイヤーを金属層６２８（第２の電極）および第１の電極６０８に直接接合可能である。
また、合金処理が一時的基板６０２を取り除く前に実行されるので、チップ６５０の発光領域６１０を比較的薄くすることができ（例えば３０μｍから１０μｍ）、ＥＰＩ処理にかかる費用を抑えることができる。また、チップ６５０を最初に分割し、金属層６２８上に配置するので合金処理によるチップの損傷を回避でき、発光ダイオードの歩留まりはほぼ１００％になる。さらに、チップと第２の実施形態の基板との間の合金処理を、比較的低温でチップの性能を低下させることなく実行できる。合金処理温度は、共晶層が２０／８０の割合のＳｎ／Ａｕ（Ｓｎ２０Ａｕ８０）で構成される場合、３００℃を下回る。
本発明は、現在最も実用的で好ましい実施形態と考えられる観点で説明されたが、本発明は開示した実施形態に限られるものではないと了解されるべきである。むしろ、添付の請求項の精神とその範囲に含まれる多様な変更および同様の配置を網羅するように意図され、請求項は、そのような変更および同様の構造を全て網羅する最も幅広い解釈と一致するものとする。
従来技術におけるＡｌＧａＩｎＰ四元発光ダイオードの断面図。 従来技術における他のＡｌＧａＩｎＰ四元発光ダイオードの断面図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における図２の発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における反射層を有する発光ダイオードを製造する処理を示す図。 従来技術における反射層を有する発光ダイオードを製造する処理を示す図。 従来技術における反射層を有する発光ダイオードを製造する処理を示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図４Ａ乃至図４Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 従来技術における反射層を有する他の発光ダイオードの断面図。 従来技術におけるはんだ層を有する発光ダイオードを製造する過程を示す図。 従来技術におけるはんだ層を有する発光ダイオードを製造する過程を示す図。 従来技術におけるはんだ層を有する発光ダイオードを製造する過程を示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 図７Ａ乃至図７Ｃの発光ダイオードをウェハボンディング技術によって製造するステップを示す図。 本発明の第１の実施形態に係るチップボンディング発光ダイオードを示す断面図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図９の発光ダイオードをチップボンディング技術により製造するステップを示す図。 本発明の第２の実施形態に係るチップボンディング発光ダイオードを示す断面図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。 図１１の発光ダイオードをチップボンディング技術により製造するステップを示す図。
符号の説明
５００ 発光ダイオード
５０８ 第１の電極
５１０ 発光領域
５２０ 抵抗接点
５２２ 反射層
５２４ 障壁層
５２６ 共晶層
５２８ 第１の金属層
５２９ 第２の金属層
５３０ 常設基板
５４０ 絶縁層
５４２ 充填物構造
５４６ チップ保持空間
５５０ チップ
６００ 発光ダイオード
６０８ 第１の電極
６１０ 発光領域
６２０ 抵抗接点
６２２ 反射層
６２４ 障壁層
６２６ 共晶層
６２８ 金属層
６３０ 常設基板
６４２ 絶縁構造
６５０ チップ

Claims (24)

  1. 一時的基板を準備するステップと、
    前記一時的基板の表面に発光領域を形成するステップと、
    複数の抵抗接点、１つの反射層、１つの障壁層、および１つの共晶層を前記発光領域の一方の面である第１の面に順番に形成するステップと、
    前記によって形成された構造を、各チップが少なくとも前記一時的基板の一部分、前記発光領域の一部分、前記複数の抵抗接点の一部分、前記反射層の一部分、前記障壁層の一部分、および前記共晶層の一部分を含む、複数のチップに分割するステップと、
    常設基板を準備するステップと、
    前記常設基板の表面に金属層を形成するステップと、
    前記チップの前記共晶層を前記金属層にチップボンディング技術によって接合するステップと、
    前記チップの前記一時的基板を除去するステップと、
    前記発光領域の他方の面である第２の面に接続する第１の電極を形成するステップと、を備えることを特徴とする発光ダイオードの製造方法。
  2. 前記常設基板は、表面にＳｉＯ２を有するＳｉ基板、ＡｌＮ基板、ガラス基板、および水晶基板で成るグループから選択され、
    前記一時的基板はｎドープＧａＡｓ基板であることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  3. 前記抵抗接点の材料はＢｅ／ＡｕまたはＺｎ／Ａｕ合金を含み、
    前記反射層はＡｕ，Ａｌ，Ａｇ、またはインジウムスズ酸化物と高反射率を有する金属の組合せで成るグループから選択された材料の１つで構成され、
    前記障壁層はＰｔ，Ｎｉ，Ｗ、およびインジウムスズ酸化物で成るグループから選択された材料の１つで構成され、
    前記共晶層はＳｎ／ＡｕまたはＳｎ／Ａｇ合金のうちの１つで構成されることを特徴とする請求項１に記載の発光ダイオードの製造方法。
  4. 前記発光領域は、
    ｎドープＡｌＧａＩｎＰ層と、
    前記ｎドープＡｌＧａＩｎＰ層上に成長したＡｌＧａＩｎＰ活性層と、
    前記ＡｌＧａＩｎＰ活性層上に成長したｐドープＡｌＧａＩｎＰ層と、
    前記ｐドープＡｌＧａＩｎＰ層上に成長したｐドープＧａＰ層と、を含むことを特徴とする請求項１に記載の発光ダイオードの製造方法。
  5. 前記ＡｌＧａＩｎＰ活性層は、二重ヘテロ構造活性層または量子井戸活性層であり、
    前記発光領域の厚さは３０μｍから１０μｍの間であることを特徴とする請求項４に記載の発光ダイオードの製造方法。
  6. 一時的基板を準備するステップと、
    前記一時的基板の表面に発光領域を形成するステップと、
    複数の抵抗接点、１つの反射層、１つの障壁層、および１つの共晶層を前記発光領域の一方の面である第１の面に順番に形成するステップと、
    前記によって形成された構造を、各チップが少なくとも前記一時的基板の一部分、前記発光領域の一部分、前記複数の抵抗接点の一部分、前記反射層の一部分、前記障壁層の一部分、および前記共晶層の一部分を含む、複数のチップに分割するステップと、
    常設基板を準備し、前記常設基板の表面をエッチングして各凹部の上部面積を各凹部の底面積よりも大きくした複数の凹部を形成するステップと、
    前記常設基板の前記表面に、絶縁層と、互いに接しないように第１の領域および第２の領域に分割された金属層と、を順番に形成することにより前記凹部をチップ保持空間とするステップと、
    チップボンディング技術によって前記チップの前記共晶層を前記チップ保持空間における前記金属層の第１の領域に接合するステップと、
    前記チップの前記一時的基板を除去するステップと、
    充填物構造を前記チップ保持空間および前記チップの間に形成するステップと、
    前記発光領域の他方の面である第２の面および前記金属層の第２の領域に接続する第１の電極を形成するステップと、を備えたことを特徴とする発光ダイオードの製造方法。
  7. 前記常設基板は、表面にＳｉＯ２を有するＳｉ基板、ＡｌＮ基板、ガラス基板、および水晶基板で成るグループから選択され、
    前記一時的基板はｎドープＧａＡｓ基板であることを特徴とする請求項６に記載の発光ダイオードの製造方法。
  8. 前記抵抗接点の材料はＢｅ／ＡｕまたはＺｎ／Ａｕ合金を含み、
    前記反射層はＡｕ，Ａｌ，Ａｇ、またはインジウムスズ酸化物と高反射率を有する金属の組合せで成るグループから選択された材料の１つで構成され、
    前記障壁層はＰｔ，Ｎｉ，Ｗ、およびインジウムスズ酸化物で成るグループから選択された材料の１つで構成され、
    前記共晶層はＳｎ／ＡｕまたはＳｎ／Ａｇ合金のうちの１つで構成されることを特徴とする請求項６に記載の発光ダイオードの製造方法。
  9. 前記発光領域は、
    ｎドープＡｌＧａＩｎＰ層と、
    前記ｎドープＡｌＧａＩｎＰ層上に成長したＡｌＧａＩｎＰ活性層と、
    前記ＡｌＧａＩｎＰ活性層上に成長したｐドープＡｌＧａＩｎＰ層と、
    前記ｐドープＡｌＧａＩｎＰ層上に成長したｐドープＧａＰ層と、を含むことを特徴とする請求項６に記載の発光ダイオードの製造方法。
  10. 前記ＡｌＧａＩｎＰ活性層は、二重ヘテロ構造活性層または量子井戸活性層であり、
    前記発光領域の厚さは３０μｍから１０μｍの間であることを特徴とする請求項９に記載の発光ダイオードの製造方法。
  11. 前記充填物構造の材料はポリイミドであり、前記チップ保持空間の底面積は前記チップの面積と同じかまたはそれより大きいことを特徴とする請求項６に記載の発光ダイオードの製造方法。
  12. 常設基板と、
    前記常設基板の表面に第１の領域および第２の領域に分割して形成された金属層と、
    前記金属層の第２の領域に配置されたチップと、を備え、
    前記チップは少なくとも１つの第１の電極および１つの発光領域を備え、前記チップはチップボンディング技術によって前記金属層の第２の領域に接合され、前記金属層と前記発光領域とが電気的に接続され、前記発光領域の厚さが３０μｍから１０μｍの間であることを特徴とする発光ダイオード。
  13. 前記常設基板は、表面にＳｉＯ２を有するＳｉ基板、ＡｌＮ基板、ガラス基板、および水晶基板で成るグループから選択されることを特徴とする請求項１２に記載の発光ダイオード。
  14. 前記発光領域の表面に、複数の抵抗接点、１つの反射層、１つの障壁層、および１つの共晶層が順番に形成されていることを特徴とする請求項１２に記載の発光ダイオード。
  15. 前記抵抗接点の材料はＢｅ／ＡｕまたはＺｎ／Ａｕ合金を含み、
    前記反射層はＡｕ，Ａｌ，Ａｇ、またはインジウムスズ酸化物と高反射率を有する金属の組合せで成るグループから選択された材料の１つで構成され、
    前記障壁層はＰｔ，Ｎｉ，Ｗ、およびインジウムスズ酸化物で成るグループから選択された材料の１つで構成され、
    前記共晶層はＳｎ／ＡｕまたはＳｎ／Ａｇ合金のうちの１つで構成されることを特徴とする請求項１４に記載の発光ダイオード。
  16. 前記発光領域は、
    ｎドープＡｌＧａＩｎＰ層と、
    前記ｎドープＡｌＧａＩｎＰ層上に成長したＡｌＧａＩｎＰ活性層と、
    前記ＡｌＧａＩｎＰ活性層上に成長したｐドープＡｌＧａＩｎＰ層と、
    前記ｐドープＡｌＧａＩｎＰ層上に成長したｐドープＧａＰ層と、を含むことを特徴とする請求項１２に記載の発光ダイオード。
  17. 前記ＡｌＧａＩｎＰ活性層は、二重ヘテロ構造活性層または量子井戸活性層であることを特徴とする請求項１６に記載の発光ダイオード。
  18. 表面にチップ保持空間が形成され、前記表面および前記チップ保持空間の表面に絶縁層が形成され、その絶縁層の上に第１の領域および第２の領域に分割して２つの領域が互いに接触しないようにした金属層が形成されている常設基板と、
    前記チップ保持空間の底部において前記金属層の第１の領域に接合されると共に前記金属層の第２の領域には接触しないようにされた一方の面である第１の面を有するチップと、
    前記チップと前記チップ保持空間との間に形成された充填物構造と、
    前記チップの他方の面である第２の面に接続する第１の電極と、を含み、
    前記チップはチップボンディング技術によって前記金属層の第１の領域に接合され、前記チップは少なくとも発光領域を含み、前記発光領域が前記金属層の第１の領域および第２の領域に電気的に接続されていることを特徴とする発光ダイオード。
  19. 前記常設基板は、表面にＳｉＯ２を有するＳｉ基板、ＡｌＮ基板、ガラス基板、および水晶基板で成るグループから選択されることを特徴とする請求項１８に記載の発光ダイオード。
  20. 前記発光領域の一方の面である第１の面に、複数の抵抗接点、1つの反射層、１つの障壁層、および１つの共晶層が順番に形成されていることを特徴とする請求項１８に記載の発光ダイオード。
  21. 前記抵抗接点の材料はＢｅ／ＡｕまたはＺｎ／Ａｕ合金を含み、
    前記反射層はＡｕ，Ａｌ，Ａｇ、またはインジウムスズ酸化物と高反射率を有する金属の組合せで成るグループから選択された材料の１つで構成され、
    前記障壁層はＰｔ，Ｎｉ，Ｗ、およびインジウムスズ酸化物で成るグループから選択された材料の１つで構成され、
    前記共晶層はＳｎ／ＡｕまたはＳｎ／Ａｇ合金で構成されることを特徴とする請求項２０に記載の発光ダイオード。
  22. 前記発光領域は、
    ｎドープＡｌＧａＩｎＰ層と、
    前記ｎドープＡｌＧａＩｎＰ層上に成長したＡｌＧａＩｎＰ活性層と、
    前記ＡｌＧａＩｎＰ活性層上に成長したｐドープＡｌＧａＩｎＰ層と、
    前記ｐドープＡｌＧａＩｎＰ層上に成長したｐドープＧａＰ層と、を含むことを特徴とする請求項１８に記載の発光ダイオード。
  23. 前記ＡｌＧａＩｎＰ活性層は、二重ヘテロ構造活性層または量子井戸活性層であり、
    前記発光領域の厚さは３０μｍから１０μｍの間であることを特徴とする請求項２２に記載の発光ダイオード。
  24. 前記充填物構造の材料はポリイミドであり、前記チップ保持空間の底面積は前記チップの面積と同じかまたはそれより大きいことを特徴とする請求項１８に記載の発光ダイオード。
JP2007269652A 2006-11-07 2007-10-17 発光ダイオードおよびその製造方法 Active JP5069536B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW095141205 2006-11-07
TW095141205A TWI324403B (en) 2006-11-07 2006-11-07 Light emitting diode and method manufacturing the same

Publications (2)

Publication Number Publication Date
JP2008118127A true JP2008118127A (ja) 2008-05-22
JP5069536B2 JP5069536B2 (ja) 2012-11-07

Family

ID=39358977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007269652A Active JP5069536B2 (ja) 2006-11-07 2007-10-17 発光ダイオードおよびその製造方法

Country Status (3)

Country Link
US (1) US20080105863A1 (ja)
JP (1) JP5069536B2 (ja)
TW (1) TWI324403B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795054B2 (en) 2006-12-08 2010-09-14 Samsung Led Co., Ltd. Vertical structure LED device and method of manufacturing the same
CN101937956A (zh) * 2010-08-11 2011-01-05 中国科学院半导体研究所 氮化镓基垂直结构发光二极管桥联电极制备方法
CN117525233B (zh) * 2024-01-05 2024-04-12 南昌凯迅光电股份有限公司 一种小尺寸红光led芯片及其制造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139990A (en) * 1977-05-13 1978-12-06 Toshiba Corp Substrate for photoelectric transducers
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
JPH04211182A (ja) * 1991-02-04 1992-08-03 Sanyo Electric Co Ltd 光プリンタ用発光ダイオード
JPH1098215A (ja) * 1996-09-24 1998-04-14 Toyoda Gosei Co Ltd 発光ダイオード装置
JP2005044849A (ja) * 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005050871A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
JP2005129799A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 光源装置及びプロジェクタ
JP2005277280A (ja) * 2004-03-26 2005-10-06 Toshiba Corp ナノインプリント用組成物およびそれを用いたパタン形成方法
JP2006128710A (ja) * 2004-10-28 2006-05-18 Lumileds Lighting Us Llc パッケージ統合された薄膜ｌｅｄ

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
AU5417096A (en) * 1995-02-24 1996-09-11 Lucas Novasensor Pressure sensor with transducer mounted on a metal base
WO1998054764A1 (de) * 1997-05-27 1998-12-03 Osram Opto Semiconductors Gmbh & Co. Ohg Verfahren zur herstellung eines lichtemittierenden bauelementes
TW579608B (en) * 2000-11-24 2004-03-11 High Link Technology Corp Method and structure of forming electrode for light emitting device
JP3996408B2 (ja) * 2002-02-28 2007-10-24 ローム株式会社 半導体発光素子およびその製造方法
US20040130263A1 (en) * 2003-01-02 2004-07-08 Ray-Hua Horng High brightness led and method for producing the same
JP4217093B2 (ja) * 2003-03-27 2009-01-28 スタンレー電気株式会社 半導体発光素子及びその製造方法
US7528421B2 (en) * 2003-05-05 2009-05-05 Lamina Lighting, Inc. Surface mountable light emitting diode assemblies packaged for high temperature operation
JP4572312B2 (ja) * 2004-02-23 2010-11-04 スタンレー電気株式会社 Ｌｅｄ及びその製造方法
US20070152309A1 (en) * 2005-12-29 2007-07-05 Para Light Electronics Co., Ltd. Light emitting diode

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53139990A (en) * 1977-05-13 1978-12-06 Toshiba Corp Substrate for photoelectric transducers
JPS5570080A (en) * 1978-11-21 1980-05-27 Nec Corp Preparation of luminous display device
JPH04211182A (ja) * 1991-02-04 1992-08-03 Sanyo Electric Co Ltd 光プリンタ用発光ダイオード
JPH1098215A (ja) * 1996-09-24 1998-04-14 Toyoda Gosei Co Ltd 発光ダイオード装置
JP2005044849A (ja) * 2003-07-23 2005-02-17 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2005050871A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 光プリンタヘッド
JP2005129799A (ja) * 2003-10-24 2005-05-19 Seiko Epson Corp 光源装置及びプロジェクタ
JP2005277280A (ja) * 2004-03-26 2005-10-06 Toshiba Corp ナノインプリント用組成物およびそれを用いたパタン形成方法
JP2006128710A (ja) * 2004-10-28 2006-05-18 Lumileds Lighting Us Llc パッケージ統合された薄膜ｌｅｄ

Also Published As

Publication number Publication date
US20080105863A1 (en) 2008-05-08
JP5069536B2 (ja) 2012-11-07
TWI324403B (en) 2010-05-01
TW200822389A (en) 2008-05-16

Similar Documents

Publication Publication Date Title
KR100876737B1 (ko) 반도체 발광소자 및 그 제조방법
US8592234B2 (en) Method for manufacturing a LED
JP5797640B2 (ja) 反射構造を有する半導体発光ダイオードおよびその製造方法
JP5057398B2 (ja) 窒化物半導体発光素子およびその製造方法
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
JP4804485B2 (ja) 窒化物半導体発光素子及び製造方法
JP4459871B2 (ja) 熱経路が形成された粘着層を有する発光ダイオード
JP4766845B2 (ja) 窒化物系化合物半導体発光素子およびその製造方法
US20070290221A1 (en) Light emitting diode and manufacturing method of the same
JP2012164930A (ja) 半導体発光素子
US20070010035A1 (en) Light emitting diode and manufacturing method thereof
JP2008091862A (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
CN101840985A (zh) 具有双反射层的氮化镓基垂直发光二极管及其制备方法
KR20150078296A (ko) 신뢰성이 향상된 발광 소자
JP2007013093A (ja) 発光ダイオード
JP2013045846A (ja) 窒化物半導体発光素子、窒化物半導体発光装置、及び窒化物半導体発光素子の製造方法
JP2006024701A (ja) 半導体発光素子及びその製造方法
JP5075786B2 (ja) 発光装置及びその製造方法
JP2007005361A (ja) 発光素子
JP7154429B2 (ja) 発光ダイオード及びその製作方法
JP4867223B2 (ja) 半導体発光素子およびこれを用いた照明装置
JP2015061010A (ja) Ｉｉｉ族窒化物半導体発光素子とその製造方法と実装体の製造方法
KR20090120532A (ko) 굴곡이 형성된 반사층을 포함하는 발광소자 및 그 제조방법
KR20120067643A (ko) 웨이퍼 기판 접합 구조, 이를 포함하는 발광 소자 및 그 제조 방법
JP5069536B2 (ja) 発光ダイオードおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120807

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5069536

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250