JP2008117262A

JP2008117262A - 位置決め装置

Info

Publication number: JP2008117262A
Application number: JP2006301389A
Authority: JP
Inventors: Hideki Honda; 英己本田; Shigeru Sakurai; 繁櫻井
Original assignee: Yaskawa Electric Corp
Current assignee: Yaskawa Electric Corp
Priority date: 2006-11-07
Filing date: 2006-11-07
Publication date: 2008-05-22

Abstract

【課題】位置決め完了後のフィードバック位置の１パルス変動を抑制するとともに、現在の高逓倍回路にも適用することができる完全静止技術を実現することができる位置決め装置を提供する。
【解決手段】位置検出器の２相アナログ信号からパルス信号を生成するパルス生成器（５）と、パルス信号をカウントし位置信号を生成する位置カウンタ（６）と、位置指令と位置信号に基づいて制御対象を制御する位置制御部（１）と、を備えた位置決め装置において、２相アナログ信号から速度信号を生成する速度信号生成部（７）と、速度信号と位置信号に基づいて位置補正信号を生成し、位置信号に加算して補正位置信号を生成する位置信号補正部（８）と、を備えた。
【選択図】図１

Description

本発明は、工作機械やロボットなどの位置を制御する位置決め装置に関し、とくに、位置指令が停止しているときに、完全に制御対象を停止させることのできる位置決め装置に関する。

近年、サーボモータを代表とするいわゆるメカトロニクス機器の精度は日に日にその要求精度が向上し、制御装置に用いられる位置検出器も高分解能化される傾向にある。
また、位置決め完了後の制御対象の挙動についても要求が高く、特に光学系の位置決めを行う制御仕様については、位置指令が停止しているときには、制御対象も停止している、いわゆる完全静止制御技術が求められることが多い。
一般に位置決め制御装置は、図４に示すような構成となっている。図４において、１は制御装置、２は検出器、３はサーボモータ、４は位置検出器、５は方形波発生器、６はカウンタとなっている。エンコーダなどの位置検出器から出力される位相の異なる２種類（Ａ相、Ｂ相）の正弦波上のアナログ信号からパルス状のデジタル信号を生成し、さらにこのＡ相、Ｂ相のデジタル信号から生成した逓倍デジタル信号をカウントした値をフィードバック信号として用いて現在位置を判断する。この逓倍数は、従来はＡ相、Ｂ相の位相差が９０度であることを利用して、４逓倍されることが一般であったが、近年はデジタル演算の高速化、高精度化に伴い、Ａ相、Ｂ相のアナログ信号からリサージュ波形を生成し、そのベクトル座標を計測することで、１２８逓倍、２５６逓倍のパルス状デジタル波形の生成が実現されている。
しかし、逓倍数が上がったとしても、位置検出信号にパルス状のものを用いている限り、その分解能以下の位置決めを行うことは不可能である。
従来のいわゆる完全静止制御技術の例として、特許文献１においては、指令値とフィードバック信号との偏差が０となったとき、直前のパルス偏差の符号と、Ａ相のアナログ信号とＢ相のアナログ信号を加算した加算信号の符号と、Ａ相のアナログ信号からＢ相のアナログ信号を減算した減算信号の符号とによって、前記加算信号と、前記減算信号と、前記加算信号の逆相信号と、前記減算信号の逆相信号のうち、４逓倍デジタル信号のカウンタ間隔の中心において０を中心とした値をとる信号をフィードバック信号として選択する位置決め装置が開示されている。

特開平５−２６５５６２号公報

しかし、従来の位置決め装置では、たかだか４逓倍のカウンタパルスまでしか対応できないので、現状の１２８逓倍、２５６逓倍に用いることができないという問題があった。
本発明はこのような問題点に鑑みてなされたものであり、位置決め完了後のフィードバック位置の１パルス変動を抑制するとともに、現在の高逓倍回路にも適用することができる完全静止技術を実現することができる位置決め装置を提供することを目的とする。

上記問題を解決するため、本発明は、次のように構成したのである。
請求項１に記載の発明は、位置検出器の２相アナログ信号からパルス信号を生成するパルス生成器と、前記パルス信号をカウントし位置信号を生成する位置カウンタと、位置指令と前記位置信号に基づいて制御対象を制御する位置制御部と、を備えた位置決め装置において、前記２相アナログ信号から速度信号を生成する速度信号生成部と、前記速度信号と前記位置信号に基づいて位置補正信号を生成し、前記位置信号に加算して補正位置信号を生成する位置信号補正部と、を備えることを特徴とするものである。
請求項２に記載の発明は、請求項１記載の位置決め装置において、前記２相アナログ信号は第１アナログ信号と第２アナログ信号であり、前記第１アナログ信号は正弦波信号、前記第２アナログ信号は余弦波信号であることを特徴とするものである。
請求項３に記載の発明は、請求項１記載の位置決め装置において、位置決め完了後は前記補正位置信号を選択し、位置決め完了前は前記位置信号を選択して位置信号とすることを特徴とするものである。
請求項４に記載の発明は、請求項１記載の位置決め装置において、前記速度信号生成部は、第１アナログ信号を微分して第１微分信号を生成する第１微分器と、第２アナログ信号を微分して第２微分信号を生成する第２微分器と、前記第１微分信号を自乗して第１自乗信号を生成する第１自乗器と、前記第２微分信号を自乗して第２自乗信号を生成する第２自乗器と、前記第１自乗信号と前記第２自乗信号を加算して自乗和信号を生成する加算器と、前記自乗和信号の平方根をとって自乗和平方根信号を生成する平方根演算器と、前記自乗和平方根に定数を乗算して前記速度信号を生成する乗算器と、を備えることを特徴とするものである。
請求項５に記載の発明は、請求項１記載の位置決め装置において、前記速度信号生成部は、第１アナログ信号を微分して第１微分信号を生成する第１微分器と、第２アナログ信号を微分して第２微分信号を生成する第２微分器と、前記第１微分信号と前記第２アナログ信号を乗算して第１中間信号を生成する第１乗算器と、前記第２微分信号と前記第１アナログ信号を乗算して第２中間信号を生成する第２乗算器と、前記第１中間信号から前記第２中間信号を減算して減算信号を生成する減算器と、前記減算信号に定数を乗算して前記速度信号を生成する第３乗算器と、を備えることを特徴とするものである。
請求項６に記載の発明は、請求項５記載の位置決め装置において、前記第１乗算器と前期第２乗算器は、乗算形ＤＡコンバータで構成したことを特徴とするものである。
請求項７に記載の発明は、請求項１記載の位置決め装置において前記速度信号生成部は、第１アナログ信号と第２アナログ信号から位相信号を生成する位相信号生成器と、前記位相信号を微分して前記速度信号を生成する第３微分器と、を備えることを特徴とするものである。
請求項８に記載の発明は、請求項７記載の位置決め装置において、前記位相信号生成器は、レゾルバディジタルコンバータであることを特徴とするものである。

請求項１、２および４乃至８に記載の発明によると、エンコーダの分解能パルス間の位置を速度信号生成部により生成した速度で補間することができ、位置決め完了後のフィードバック位置の１パルス振動を抑制する位置決め装置を提供することができる。
請求項３に記載の発明によると、通常の駆動時と位置決め完了後の停止時とでフィードバック信号を切り替えることができ、無駄な制御演算を省いた位置決め装置を提供できる。

以下、本発明の実施の形態について図を参照して説明する。

図１は、本発明の第１実施例の位置決め装置の構成を示すブロック図である。図において、１は制御装置、２は検出器、３はサーボモータ、４は位置検出器、５は方形波発生器、６はカウンタ、７は速度信号生成部、８は位置信号補正部である。
本発明が従来技術と異なる部分は、速度信号生成部と位置信号補正部を備えた部分である。

図１において、速度信号生成部の原理について説明する。第１アナログ信号をＶａ、第２アナログ信号をＶｂとする。ここで、式（１）に示すように、Ｖａの２乗とＶｂの２乗の和の平方根を計算する。
√（（ｄＶａ／ｄｔ）＾２＋（ｄＶｂ／ｄｔ）＾２）
Ｖａ＝ａ・ｓｉｎ（２πｘ／ｌ）
Ｖｂ＝ａ・ｃｏｓ（２πｘ／ｌ）（１）
ここで、ａはアナログ信号の電圧振幅値、ｘは位置または角度、ｌはアナログ信号の周期
であり、
（ｄＶａ／ｄｔ）＝２π・ａ・ｃｏｓ（２πｘ／ｌ）・（ｄｘ・ｄｔ）
（ｄＶｂ／ｄｔ）＝２π・ａ・ｓｉｎ（２πｘ／ｌ）・（ｄｘ／ｄｔ）
ｃｏｓ＾２（２πｘ／ｌ）＋ｓｉｎ＾２（２πｘ／ｌ）＝１
であるので、式（１）は式（２）で表すことができる。
√（（ｄＶａ／ｄｔ）＾２＋（ｄＶｂ／ｄｔ）＾２）
＝√（（ｄｘ／ｄｔ）＾２・（２πｘ／ｌ）＾２）
＝（２πａ／ｌ）・（ｄｘ／ｄｔ）（２）
よって、ａおよびｌは既知の定数なので、上述の演算を実行することにより、速度または角速度を計算することができる。

速度信号生成部の構成を、図３に示す。１０１は第１微分器、１０２は第２微分器、１０３は第１自乗器、１０４は第２自乗器、１０５は加算器、１０６は第３自乗器、１０７は乗算器、１０８は定数である。ここで、１０８定数ＫをＫ＝ｌ／２πａとおけば、ｄｘ／ｄｔ、つまり、速度信号または角速度信号を得ることができる。
この速度信号は、カウンタのパルス間にも出力されるので、この速度信号を用いて、位置信号補正部によるパルス間の位置補正（例：速度信号の時間積分など）を実施すれば、精度の高いパルス間位置を算出できるので、停止時の1パルス振動を抑制することができる。

図２は第２実施例の構成を示す図である。９はフィードバック切り替え部であり、他の符号は図１と同じである。

図５は本発明の第３実施例の速度信号生成部の構成を示すブロック図である。図において、１０１は第１微分器、１０２は第２微分器、１２１は第１乗算器、１２２は第２乗算器、１２３は減算器、１２４は第３乗算器、１２５は定数である。速度信号生成部７の動作は、第１乗算器１２１で第１微分信号と第２アナログ信号を乗算し第１中間信号を生成し、第２乗算器１２２で第２微分信号と第１アナログ信号を乗算して第２中間信号を生成し、減算器１２３で第１中間信号から第２中間信号を減算して減算信号を生成し、乗算器１２４で減算信号に定数を乗算して速度信号を生成する。速度信号は、式（３）の原理で生成される。
（ｄＶａ／ｄｔ）・（Ｖｂ）−（ｄＶｂ／ｄｔ）・（Ｖａ）
＝２π・（ｄｘ／ｄｔ）・（ａ^２・ｃｏｓ^２（２πｘ／ｌ）＋ａ^２・ｓｉｎ^２（２πｘ／ｌ））
＝２π・ａ^２・（ｄｘ／ｄｔ）（３）
本発明の速度信号生成部に使用する乗算器は、アナログ乗算器とＡＤコンバータの組み合わせ、ＡＤコンバータとマイコンとの組み合わせ、乗算型ＤＡコンバータの組み合わせが使用される。図７はＡＤコンバータと乗算型ＤＡコンバータの組み合わせの例である。図７において、２０１はＡＤコンバータ、２０２は乗算型ＤＡコンバータである。

図６は本発明の第４実施例の速度信号生成部の構成を示すブロック図である。図において、１３１は位相生成器、１３１は第３微分器である。位相生成器は第１アナログ信号と第２アナログ信号より位相信号を生成し、第３微分器は相信号を微分して速度信号を生成する。位相生成器には通常レゾルバディジタルコンバータを用いる。

このように、フィードバック信号を通常のカウンタによる位置信号と、速度信号生成により補正した信号とに切り替えるような構成をしているので、実施例１に対し、さほど高精度を要求されていない駆動時には、カウンタの信号を用いて位置決め制御を実行することをし、その間、位置信号補正部は演算を実行しないことにし、位置決め完了後の停止時に位置信号補正部による位置決めを実行すれば、無駄な演算を省くことができ、ＣＰＵの負荷を低減することができる。

本発明の第１実施例の構成を示す位置決め装置のブロック図本発明の第２実施例の構成を示す位置決め装置のブロック図速度信号生成部の構成を示すブロック図従来の位置決め装置の構成を示すブロック図本発明の第３実施例の速度信号生成部の構成を示すブロック図本発明の第４実施例の速度信号生成部の構成を示すブロック図本発明に使用する乗算器の構成を示すブロック図

符号の説明

１制御装置
２検出器
３サーボモータ
４位置検出器
５方形波発生器
６カウンタ
７速度信号生成部
８位置信号補正部
９フィードバック切り替え部
１０１第１微分器
１０２第２微分器
１０３第１自乗器
１０４第２自乗器
１０５加算器
１０６第３の自乗器
１０７乗算器
１０８、１２５定数
１２１、１２２、１２４第１乗算器、第２乗算器、第３条慙愧
１２３減算器
１３１位相生成器
１３２微分器
２０１ＡＤコンバータ
２０２乗算型ＤＡコンバータ

Claims

位置検出器の２相アナログ信号からパルス信号を生成するパルス生成器と、前記パルス信号をカウントし位置信号を生成する位置カウンタと、位置指令と前記位置信号に基づいて制御対象を制御する位置制御部と、を備えた位置決め装置において、
前記２相アナログ信号から速度信号を生成する速度信号生成部と、
前記速度信号と前記位置信号に基づいて位置補正信号を生成し、前記位置信号に加算して補正位置信号を生成する位置信号補正部と、
を備えることを特徴とする位置決め装置。
前記２相アナログ信号は第１アナログ信号と第２アナログ信号であり、前記第１アナログ信号は正弦波信号、前記第２アナログ信号は余弦波信号であることを特徴とする請求項１記載の位置決め装置。
位置決め完了後は前記補正位置信号を選択し、位置決め完了前は前記位置信号を選択して位置信号とすることを特徴とする請求項１記載の位置決め装置。
前記速度信号生成部は、第１アナログ信号を微分して第１微分信号を生成する第１微分器と、第２アナログ信号を微分して第２微分信号を生成する第２微分器と、前記第１微分信号を自乗して第１自乗信号を生成する第１自乗器と、前記第２微分信号を自乗して第２自乗信号を生成する第２自乗器と、前記第１自乗信号と前記第２自乗信号を加算して自乗和信号を生成する加算器と、前記自乗和信号の平方根をとって自乗和平方根信号を生成する平方根演算器と、前記自乗和平方根に定数を乗算して前記速度信号を生成する乗算器と、
を備えることを特徴とする請求項１記載の位置決め装置。
前記速度信号生成部は、第１アナログ信号を微分して第１微分信号を生成する第１微分器と、第２アナログ信号を微分して第２微分信号を生成する第２微分器と、前記第１微分信号と前記第２アナログ信号を乗算して第１中間信号を生成する第１乗算器と、前記第２微分信号と前記第１アナログ信号を乗算して第２中間信号を生成する第２乗算器と、前記第１中間信号から前記第２中間信号を減算して減算信号を生成する減算器と、前記減算信号に定数を乗算して前記速度信号を生成する第３乗算器と、を備えることを特徴とする請求項１記載の位置決め装置。
前記第１乗算器と前記第２乗算器は、ＡＤコンバータと、乗算形ＤＡコンバータと、を備えることを特徴とする請求項５記載の位置決め装置。
前記速度信号生成部は、第１アナログ信号と第２アナログ信号から位相信号を生成する位相信号生成器と、前記位相信号を微分して前記速度信号を生成する第３微分器と、を備えることを特徴とする請求項１記載の位置決め装置。
前記位相信号生成器は、レゾルバディジタルコンバータであることを特徴とする請求項７記載の位置決め装置。