JP2008108866A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008108866A
JP2008108866A JP2006289555A JP2006289555A JP2008108866A JP 2008108866 A JP2008108866 A JP 2008108866A JP 2006289555 A JP2006289555 A JP 2006289555A JP 2006289555 A JP2006289555 A JP 2006289555A JP 2008108866 A JP2008108866 A JP 2008108866A
Authority
JP
Japan
Prior art keywords
mold
mounting member
chip mounting
recess
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006289555A
Other languages
English (en)
Inventor
Hiroshi Fujii
浩志 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006289555A priority Critical patent/JP2008108866A/ja
Publication of JP2008108866A publication Critical patent/JP2008108866A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】樹脂封止工程後のチップ搭載部材の側面に樹脂ばりが残されるのを防止する。
【解決手段】配線基板7上の半導体チップ8をモールド樹脂により封止する工程において、配線基板7を下金型2の凹部5に収容した後、下金型2の下金型メインブロック2bをセンターブロック2a側に移動し、配線基板7の側面S2に凹部5の内側面(センターブロック2aの基板当接部2a2の側面S1)を接触させる。この状態で、下金型2上に上金型を被せて形成されたキャビティ内にモールド樹脂を流す。これにより配線基板7の側面S2と凹部5の内側面との間に隙間が形成されないようにすることができるので、その隙間を通じて配線基板7の側面S2にモールド樹脂が付着するのを防止することができる。
【選択図】図4

Description

本発明は、半導体装置の製造技術に関し、特に、半導体チップの樹脂封止技術に関するものである。
樹脂封止工程は、半導体チップ等を外部からの応力から守り、湿気や汚染物質等の環境から保護する工程である。樹脂封止工程では、半導体チップを搭載したチップ搭載部材(配線基板やリードフレーム)を、下金型の所定位置に位置決めした状態で載せ、上金型と下金型とで挟み込むようにした後、樹脂供給源から供給された封止樹脂を上金型のキャビティ内に流し込み、そのキャビティ内に収容されている半導体チップを封止するようにしている。
なお、上記のような樹脂封止工程については、例えば特開平8−51168号公報(特許文献1)に開示がある。
特開平8−51168号公報
しかし、上記樹脂封止技術については、以下の課題があることを本発明者は見出した。
上記チップ搭載部材は、チップ搭載部材の基準孔に下金型のパイロットピンを挿入することで位置決めがなされているが、チップ搭載部材の基準孔とチップ搭載部材の側面までの距離はチップ搭載部材毎に僅かではあるが製造誤差が生じることが不可避である。また、下金型には、チップ搭載部材を収容するために、チップ搭載部材の厚み分の深さを持つ凹部を設けるが、チップ搭載部材には上記のような寸法上の誤差があることから、その誤差を吸収できるように凹部の平面寸法をチップ搭載部材の公差よりも若干大きめに形成している。このため、チップ搭載部材を下金型の凹部に収容した場合、チップ搭載部材の側面と、凹部の内側面との間に僅かな隙間が生じる。
ところで、樹脂封止工程では、上記のように樹脂供給源から供給された封止樹脂を上記キャビティに流し込むが、この封止樹脂は必ずチップ搭載部材の側面を横切ることになる。このため、封止樹脂は、チップ搭載部材の側面を横切るところで、チップ搭載部材の側面と凹部の内側面との間に形成された僅かな隙間に流れ込み、チップ搭載部材の側面に付着してしまう。その結果、樹脂封止後のチップ搭載部材の側面には樹脂ばり(端面ばり)が残されることになる。この端面ばりは、その後の工程で障害(例えば位置合わせ精度の低下、発塵、製品汚染、搬送不具合等の原因)となるので、樹脂封止工程後に端面ばりを除去する必要がある。
しかし、この端面ばりは、薄厚で除去し難いことから、チップ搭載部材の側面に端面ばりが残されないようにしたり、端面ばりを除去し易いかたちで樹脂封止したりしている。例えば端面ばりが残されないようにするため、チップ搭載部材の側面と凹部の内側面との隙間をできるだけ小さく狙う方法や、チップ搭載部材を上金型と下金型とで挟み込む際に、チップ搭載部材を潰して上記隙間を無くすようにする方法等がある。また、端面ばりを除去し易くする方法として、端面ばりがチップ搭載部材の側面部分で長く流れでないように下金型に樹脂溜まりを設ける方法等がある。
しかし、上記チップ搭載部材の側面と凹部の内側面との隙間をできるだけ小さく狙う方法や樹脂溜まりを設ける方法では樹脂の特性やチップ搭載部材の製造精度によっては端面ばりが残されるのを回避できない。また、チップ搭載部材を潰す方法では、チップ搭載部材の変形が後の加工工程において加工精度の低下を招く。
そこで、本発明の目的は、樹脂封止工程後のチップ搭載部材の側面に樹脂ばりが残されるのを防止することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明は、封止金型の凹部に収容されたチップ搭載部材上の半導体チップを樹脂封止体によって封止する工程において、前記チップ搭載部材の側面と、前記凹部の内側面との間の隙間を閉じることができるように前記封止金型の一部を移動可能なように構成し、前記樹脂封止体を形成する樹脂の流れる経路に交差する前記チップ搭載部材の側面と前記凹部の内側面との間の隙間を閉じた状態で樹脂封止を行うものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、上記チップ搭載部材の側面と上記凹部の内側面との間の隙間を閉じた後に樹脂封止を行うことにより、樹脂封止工程後のチップ搭載部材の側面に樹脂ばりが残されるのを防止することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付すようにし、その繰り返しの説明は可能な限り省略するようにしている。以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図1は本実施の形態の半導体装置の製造方法で用いるモールド金型の一例の要部平面図、図2は図1のモールド金型のX1−X1線の断面図である。なお、図1では説明を分かり易くするためにモールド金型の一部を透かして見せている。
トランスファーモールド装置のモールド金型(封止金型)1は、下金型(第1金型)2および上金型(第2金型)3を有している。下金型2と上金型3とは互いに対向するように設けられている。ここでは、上金型3が、下金型2に対して近接および離間する方向(基板載置面に直交する方向、図2の上下方向)に移動可能な状態で設置されているが、その逆でも良い。
下金型2において上金型3との対向面には、複数のポット(樹脂供給源)4および凹部(基板搭載領域)5がモールド樹脂6の流れる方向に沿って順に形成されている。ポット4は、モールド樹脂6の供給口である。凹部5は、配線基板(チップ搭載部材)7を収容する窪みである。配線基板7は、例えばプリント配線基板からなり、その主面には複数の半導体チップ8が搭載されている。各半導体チップ8に形成された集積回路はボンディングワイヤ9を介して配線基板7の配線と電気的に接続されている。
一方、上金型3において下金型2との対向面には、複数のカル10、メインランナ11a、サブランナ11b、ゲート12、キャビティ13、エアベント14が、モールド樹脂6の流れる方向に沿って順に形成されている。
カル10は、上記ポット4から注入されたモールド樹脂6をメインランナ11aおよびサブランナ11bに等圧に分岐させるために上金型3に形成された凹部であり、上記下金型2のポット4に対向する位置に形成されている。
メインランナ11aおよびサブランナ11bは、モールド樹脂6をカル10からキャビティ13に流し込む経路のうちのカル10からゲート12までの上金型3に形成された凹部である。メインランナ11aは、複数のサブランナ11bに分岐されている。ゲート12は、モールド樹脂6がキャビティ13に注入される注入口である。
キャビティ13は、樹脂封止体を成型するために上金型3に形成された凹部であり、上記下金型2の凹部5に対向する位置に形成されている。このキャビティ13の平面寸法は、配線基板7上の全ての半導体チップ8を内包する程度の大きさで形成されているが、配線基板7の全体の平面寸法よりは小さい。
エアベント14は、モールド工程時にキャビティ13内の空気やガスを外部に送り出すために上金型3に形成された凹部である。
ところで、本実施の形態においては、下金型2が、それぞれ別体で形成されたセンターブロック(第1ブロック)2aと下金型メインブロック(第2ブロック)2bとを有しており、下金型メインブロック2bが、センターブロック2aに対して近接および離間する方向(基板載置面に沿う方向、図1および図2の左右方向)に移動可能な状態で設置されている。センターブロック2aを下金型メインブロック2bに対して近接および離間する方向に移動可能としても良いし、センターブロック2aおよび下金型メインブロック2bの両方を互いに近接および離間する方向に移動可能としても良い。ただし、センターブロック2aはモールド樹脂供給源にかかわる場所でもありモールド樹脂の流れの制御性等を確保することを考慮すると、下金型メインブロック2b側を移動可能とした方が好ましい。
下金型2のセンターブロック2aは、モールド樹脂6の供給源側であってキャビティ13の前段に配置されており、本体部2a1および基板当接部2a2を一体的に有している。本体部2a1および基板当接部2a2は、モールド樹脂6の流れる方向に沿って順に配置されている。この本体部2a1において上記上金型3に対向する面には、上記複数のポット4が形成されている。各ポット4には、プランジャ(樹脂供給源)15がポット4の中心軸方向に沿って移動可能な状態で設置されている。プランジャ15は、ポット4内のモールド樹脂6をキャビティ13内に注入し、加圧保持させる部品である。
また、本実施の形態において、上記下金型2の凹部5の底面と3つの内側面とは、下金型メインブロック2bに形成されているが、凹部5の残りの1つの内側面は、センターブロック2aの基板当接部2a2の側面(基板当接面)S1によって形成されている。ここでは、下金型メインブロック2bがセンターブロック2aに近接する方向に移動すると、凹部5内の配線基板7の側面S2がセンターブロック2aの基板当接部2a2の側面S1に近づき接する。一方、下金型メインブロック2bがセンターブロック2aから離間する方向に移動すると、凹部5内の配線基板7の側面S2がセンターブロック2aの基板当接部2a2の側面S1から離間するようになっている。
すなわち、本実施の形態においては、上記凹部5のセンターブロック2a側の内側面は開放されており、この開放部分にセンターブロック2aの基板当接部2a2が組み合わされることで閉じられる構成になっている。したがって、モールド処理においては、凹部5の内側面(基板当接部2a2の側面S1)とこれに対向する配線基板7の側面S2とが接触し、それらの間の隙間が解消された状態でモールド処理を行うことができる。このため、サブランナ11bに流れてきたモールド樹脂6が、凹部5の内側面とこれに対向する配線基板7との間に流れ込むことがなく、配線基板7の側面S2に付着することもない。その結果、配線基板7の側面S2に樹脂ばり(端面ばり)が残されるのを防止することができる。
また、配線基板7毎に平面寸法が若干変わったとしても、配線基板7毎に、下金型メインブロック2bの移動量を調節することにより、凹部5の内側面(基板当接部2a2の側面S1)とこれに対向する配線基板7の側面S2との間の隙間を無くすことができるので、モールド工程後の配線基板7の側面S2に樹脂ばり(端面ばり)が残されるのを防止することができる。
上記凹部5の深さは、配線基板7の公差および型締め時の配線基板7の圧縮変形量を見込んで、配線基板7の厚さよりも若干浅く設定されている。
この凹部5の底面には、複数の吸引ダクト20が形成されている。この吸引ダクト20は、モールド工程時に配線基板7を確実に固定しておくためのエア吸引孔である。
また、凹部5の底面には、パイロットピン21が凹部5の底面から突出した状態で設置されている。このパイロットピン21を配線基板7の一部に形成された位置決め穴(基準穴)7aに挿入することにより、下金型2の基板載置面内における配線基板7の相対的な位置決めを行うことが可能になっている。なお、配線基板7には、2つの位置決め穴7aが形成されている。そのうちの一方の位置決め穴7aは、相対的に大きな長穴とされている。
次に、本実施の形態の半導体装置の製造方法の一例を説明する。
まず、図1および図2に示した配線基板7を用意する。配線基板7は、例えばプリント配線基板からなり、厚さ方向に沿って互いに反対側に位置する第1主面(裏面)および第2主面(チップ搭載面)を有している。
続いて、この配線基板7の第2主面上に複数の半導体チップ8を行列状に規則的に並べて搭載した後、その各々の半導体チップ8のボンディングパッドと、配線基板7の配線(電極)とをボンディングワイヤ9によって電気的に接続する。
その後、図3に示すように、複数の半導体チップ8が搭載された配線基板7をモールド金型1に搬送する。ここでは、下金型2の下金型メインブロック2bを、若干(少なくとも配線基板7の製造公差を見込んだ分)センターブロック2aから離間する方向に移動しておく。続いて、図4に示すように、上記配線基板7を、下金型2の凹部5内に載置する。この時、配線基板7の位置決め穴7aに、下金型2のパイロットピン21を差し込むことにより配線基板7の位置合わせを行う。その後、吸引ダクト20を通じて配線基板7の第1主面を吸引し、配線基板7を凹部5内に確実に固定する。
次いで、下金型メインブロック2bをセンターブロック2aに近づける方向(図4の矢印Aで示す方向)に基板載置面に沿って移動させ、図5に示すように、配線基板7のセンターブロック2a側の側面S2が、センターブロック2aの基板当接部2a2の側面(凹部5の内側面)S1に当たるところで移動を停止する。これにより、センターブロック2aの基板当接部2a2の側面S1と、配線基板7の側面S2との間の隙間が解消される。この移動には、図示しない油圧駆動機構またはバネ圧を利用した与圧機構を用いている。
続いて、図6に示すように、上金型3を下金型2側に下降し、モールド金型1の型締めを行う。上金型3は、配線基板7の四辺を閉じた状態で、配線基板7の第2主面上にキャビティ13を形成する。
その後、プランジャ15を操作し、溶融状態のモールド樹脂6をキャビティ13内に供給することにより、複数の半導体チップ8を一括してモールドする(MAP(Mold Array Package)モールド)。これと置換する形で、キャビティ13内の空気が、エアベント14を通じてモールド金型1の外部に排出される。
この時、ポット4からメインランナ11aを通じて流れてきたモールド樹脂6は、サブランナ11bのところで配線基板7の一辺と交差してからゲート12を通じてキャビティ13内に流れ込む。ここで、凹部5の内側面(基板当接部2a2の側面S1)とこれに対向する配線基板7の側面S2との間の隙間を調整できない構成の場合は、サブランナ11bに流れてきたモールド樹脂6が配線基板7の一辺と交差したところで、凹部5の内側面と配線基板7の側面S2との間に形成された隙間に流れ込み、配線基板7の側面S2に付着してしまう。
これに対して、本実施の形態においては、凹部5の内側面(基板当接部2a2の側面S1)とこれに対向する配線基板7の側面S2とが接触し、それらの間の隙間が解消された状態でモールド処理を行うことができるので、サブランナ11bに流れてきたモールド樹脂6が、凹部5の内側面とこれに対向する配線基板7との間に流れ込むことがなく、配線基板7の側面S2に付着することもない。したがって、配線基板7の側面S2に樹脂ばり(端面ばり)が残されるのを防止することができる。
また、配線基板7毎に平面寸法が若干変わったとしても、配線基板7毎に、下金型メインブロック2bの移動量を調節することにより、凹部5の内側面(基板当接部2a2の側面S1)とこれに対向する配線基板7の側面S2との間の隙間を無くすことができる。すなわち、すなわち、モールド樹脂6の特性や配線基板7の製造精度に関係なく、モールド工程後の配線基板7の側面S2に樹脂ばり(端面ばり)が残されるのを防止することができる。
また、モールド工程後に、上記樹脂ばりに起因する障害(例えば位置合わせ精度の低下、発塵、製品汚染、搬送不具合等の原因)を回避できるので、半導体装置の歩留りおよび信頼性を向上させることができる。また、上記樹脂ばりを除去する工程を無くすことができるので、半導体装置の製造工程を簡単化でき、また、半導体装置の製造時間を短縮できる。
また、上記樹脂ばりが残されないようにするための難しい工夫も必要ない。また、配線基板7を上金型3と下金型2とで挟み込む際に、上記樹脂ばりが残されないように上記隙間を無くすために配線基板7を潰す必要もないので、配線基板7が変形することもなく、その後の加工精度の低下を招くこともない。したがって、半導体装置の歩留りおよび信頼性を向上させることができる。
次いで、モールド樹脂6が硬化した段階で、モールド金型1の型開きを行い、図7に示すように、成形された樹脂封止体6aを取り出し、余分な樹脂を除去する(カルブレイク)。続いて、図8に示すように、配線基板7の第1主面上に半田ボール22を搭載する。その後、図9に示すように、樹脂封止体6aおよび配線基板7を個々の半導体チップ8毎(単位領域毎)にカッター(回転刃)23により切断する。
このようにして図10に示すような半導体装置24を製造する。配線基板7の第2主面上には半導体チップ8が搭載されている。半導体チップ8およびボンディングワイヤ9は樹脂封止体6aにより覆われ封止されている。また、半導体チップ8の主面の集積回路はボンディングワイヤ9を通じて配線基板7の第2主面の配線と電気的に接続されている。この配線基板7の第2主面の配線は、配線基板7の内部配線を通じて配線基板7の第1主面の配線に電気的に接続され、その配線を通じて半田ボール22で形成されるバンプ電極(突起電極)に電気的に接続されている。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発
明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可
能であることは言うまでもない。
例えば前記実施の形態においては、チップ搭載部材として配線基板を用いたMAPモールド工程に適用した場合について説明したが、これに限定されるものではなく、例えばチップ搭載部材としてリードフレームを用いた個片方式またはMAP方式のモールド工程に適用しても良い。個片方式の場合、単位領域毎にキャビティを設け、単位領域毎に分割された状態で樹脂封止体を一括して形成する。
また、バンプ電極を有する構成の半導体装置の製造方法に適用した場合について説明したが、これに限定されるものではなく、例えば配線基板の第1主面に複数の平坦な電極パッドをアレイ状に配置したLGA(Land Grid Array)型の半導体装置の製造方法に適用することもできる。
本発明は、半導体装置の製造業に適用できる。
本発明の一実施の形態である半導体装置の製造方法で用いる封止金型の一部を透視して示した要部平面図である。 図1の封止金型のX1−X1線の断面図である。 本発明の一実施の形態である半導体装置の製造工程中の断面図である。 図3に続く半導体装置の製造工程中の断面図である。 図4に続く半導体装置の製造工程中の断面図である。 図5に続く半導体装置の製造工程中の断面図である。 図6に続く半導体装置の製造工程中の断面図である。 図7に続く半導体装置の製造工程中の断面図である。 図8に続く半導体装置の製造工程中の断面図である。 図3〜図9の半導体装置の製造工程を経て製造された半導体装置の断面図である。
符号の説明
1 モールド金型(封止金型)
2 下金型(第1金型)
2a センターブロック(第1ブロック)
2a1 本体部
2a2 基板当接部
2b 下金型メインブロック(第2ブロック)
3 上金型(第2金型)
4 ポット
5 凹部(基板搭載領域)
6 モールド樹脂
6a 樹脂封止体
7 配線基板(チップ搭載部材)
7a 位置決め穴
8 半導体チップ
9 ボンディングワイヤ
10 カル
11a メインランナ
11b サブランナ
12 ゲート
13 キャビティ
14 エアベント
15 プランジャ
20 吸引ダクト
21 パイロットピン
22 半田ボール
23 カッター
24 半導体装置

Claims (4)

  1. 封止金型の凹部に収容されたチップ搭載部材上の半導体チップを樹脂封止体によって封止する工程において、前記チップ搭載部材の側面と、前記凹部の内側面との間の隙間を閉じることができるように前記封止金型の一部を移動可能なように構成し、前記樹脂封止体を形成する樹脂の流れる経路に交差する前記チップ搭載部材の側面と前記凹部の内側面との間の隙間を閉じた状態で樹脂封止を行うことを特徴とする半導体装置の製造方法。
  2. (a)チップ搭載部材を用意する工程と、
    (b)前記チップ搭載部材上に半導体チップを搭載する工程と、
    (c)前記(c)工程後の前記チップ搭載部材を封止装置に収容し、前記半導体チップを樹脂封止体で封止する工程とを有し、
    前記封止装置は、互いに対向するように設けられた第1金型および第2金型を有しており、
    前記第1金型において前記第2金型との対向面には、前記チップ搭載部材を収容する凹部が設けられており、
    前記第2金型において前記第1金型の前記凹部との対向面には、前記半導体チップを収容するキャビティが設けられており、
    前記第1金型は、第1ブロックと第2ブロックとを有しており、
    前記第1ブロックは、前記キャビティの前段に配置され、
    前記第1ブロックの一部は、前記凹部の1つの内側面を形成しており、
    前記第1ブロックまたは前記第2ブロックの一方または両方は、前記凹部の前記1つの内側面が前記チップ搭載部材の側面に近接および離間する方向に移動可能な状態で設けられており、
    前記(c)工程は、
    (c1)前記(b)工程後の前記チップ搭載部材を前記第1金型の前記凹部内に収容する工程と、
    (c2)前記凹部の前記1つの内側面が前記チップ搭載部材の側面に接触するように前記第1ブロックまたは前記第2ブロックの一方または両方を移動する工程と、
    (c3)前記チップ搭載部材を前記第1金型と前記第2金型とで挟み込むようにする工程と、
    (c4)前記(c3)工程後、前記キャビティ内に前記樹脂封止体を形成する封止樹脂を流し込む工程とを有することを特徴とする半導体装置の製造方法。
  3. 請求項2記載の半導体装置の製造方法において、
    前記(b)工程においては、前記チップ搭載部材上に複数の半導体チップを搭載し、
    前記第2金型は、前記複数の半導体チップを一括して収容するキャビティを有しており、
    前記(c)工程においては、前記複数の半導体チップを一括して前記樹脂封止体により封止し、
    前記(c)工程後、前記樹脂封止体および前記チップ搭載部材を前記複数の半導体チップ毎に分割する工程を有することを特徴とする半導体装置の製造方法。
  4. 請求項1、2または3記載の半導体装置の製造方法において、前記チップ搭載部材が、配線基板またはリードフレームであることを特徴とする半導体装置の製造方法。
JP2006289555A 2006-10-25 2006-10-25 半導体装置の製造方法 Pending JP2008108866A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006289555A JP2008108866A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006289555A JP2008108866A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008108866A true JP2008108866A (ja) 2008-05-08

Family

ID=39441978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006289555A Pending JP2008108866A (ja) 2006-10-25 2006-10-25 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2008108866A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079864A (ja) * 2013-10-17 2015-04-23 Towa株式会社 半導体封止型への半導体基板供給方法及び半導体基板供給装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015079864A (ja) * 2013-10-17 2015-04-23 Towa株式会社 半導体封止型への半導体基板供給方法及び半導体基板供給装置

Similar Documents

Publication Publication Date Title
US7371613B2 (en) Semiconductor device and method of manufacturing the same
US8334583B2 (en) Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component
US8117742B2 (en) Fabrication method of semiconductor integrated circuit device
KR20070112095A (ko) 반도체 장치의 제조 방법
KR100306503B1 (ko) 패키징된집적회로의패널을형성하는방법및장치
US20060216867A1 (en) Method of manufacturing a semiconductor device
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
KR100417182B1 (ko) 수지몰드방법, 몰드성형용금형 및 배선기재
JP4454608B2 (ja) 半導体集積回路装置の製造方法
JP2016134545A (ja) 半導体装置の製造方法
JP2007294715A (ja) 半導体装置の製造方法
US6969918B1 (en) System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP4376247B2 (ja) 半導体装置の製造方法
JP2008108866A (ja) 半導体装置の製造方法
JP2005161695A (ja) 樹脂封止装置及び樹脂封止方法
JP2005150350A (ja) 半導体装置の製造方法
JP4658353B2 (ja) 樹脂モールド金型及び樹脂モールドパッケージの製造方法
JP3793679B2 (ja) 電子部品の製造方法及び製造装置
JP4730830B2 (ja) 半導体デバイスの製造方法
JP2005277434A (ja) 半導体装置
JP2007318175A (ja) 半導体装置の製造方法
KR100729025B1 (ko) 반도체패키지용 몰드 및 몰딩 방법
JP6093834B2 (ja) ダミーフレーム、樹脂モールド評価方法、モールド金型の評価方法、およびモールド金型の製造方法
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
KR101073702B1 (ko) 반도체 패키지를 위한 리드 프레임 및 몰드 금형, 그리고 반도체 패키지 방법