JP2008108055A - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP2008108055A JP2008108055A JP2006290090A JP2006290090A JP2008108055A JP 2008108055 A JP2008108055 A JP 2008108055A JP 2006290090 A JP2006290090 A JP 2006290090A JP 2006290090 A JP2006290090 A JP 2006290090A JP 2008108055 A JP2008108055 A JP 2008108055A
- Authority
- JP
- Japan
- Prior art keywords
- processing device
- function
- semiconductor chip
- address
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 238000012545 processing Methods 0.000 claims abstract description 84
- 230000006870 function Effects 0.000 abstract description 57
- 230000007246 mechanism Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000008439 repair process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000006837 decompression Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8015—One dimensional arrays, e.g. rings, linear arrays, buses
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2038—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant with a single idle spare processing component
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
- G06F11/2043—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant where the redundant components share a common memory address space
Abstract
【解決手段】複数のPE_A11−1〜11−3とメモリユニット13とがAXIバス12に接続され、さらに、PE_A11−1〜11−3におけるデータパス機能から加算機能と減算機能を削除したPE_B11−4がAXIバス12に接続され、PE_A11−1〜11−3とPE_B11−4とはインタフェース仕様が同じで内部構造が異なる。
【選択図】図1
Description
ところが、部分的には一定の機能を実現すればよい場合が多く、そのような場合でも10倍以上大きなハードウェアをかかえることは非常に効率が悪いことになる。
さらに、単純に固定回路に置き換えてPEのインタフェースをくずしてしまうと、その固定回路に対して冗長化ができなくなり、チップの歩留まりを落とすことになる。
この場合、少なくとも一つの処理装置が一つまたは複数の処理装置の機能を代替可能に形成される。
そして、PE B11−4は、他の3つのPE A11−1〜11−3とインタフェース仕様は同じであるが、内部構造が異なる。
なお、図1においては、図面の簡単化のため、同一構成を有するPE A11−1〜11−3のうち、PE A11−1のみ具体的な構成を示している。
また、WLとの入れ替えではなくても、PEの中で使わない機能を削除または、簡易化したPEまたは一部をWLで実現したPEと置き換えることで、チップ面積を削減し、チップコストの削減を行う。
換言すれば、機能の入れ替え対象のPEは、元のPEから所定の機能を削除または簡易化したデータパスを持つように形成される。
PE_A11−1〜11−3においては、たとえばメモリ制御モジュール111、命令デコードモジュール112、およびマルチプレクサ113によりインタフェースとしての処理機能を発現するように構成されている。
すなわち、PE B11−4は、PE A11−1〜11−3とインタフェース仕様が同じである。
命令のデコード結果に従い、メモリ制御モジュール111を通してメモリユニット13またはレジスタファイル114から演算に使用するデータを、マルチプレクサ113を用いて選択してデータパスモジュール115に伝達する。
データパスモジュール115においては、命令コードの解読結果を用いて、指示されたデータを演算指示に従って演算を行い、演算結果を、モリ制御モジュール111を通してメモリユニット13に、または直接的にレジスタファイル114に書き戻す。
これは非常に簡単な例であるが、特定な用途の機能を常に実行する場合に、その特定用途に限定したPEとして他の不特定用途に対応するPE_Aなどのかわりに使用することで、半導体チップの面積、消費電力を削減可能となる。
さらにPE_Bに関しては、命令のデコード機能なども簡易化することが可能となる。
また、データパスモジュール117は、2つの乗算器1171,1172と、乗算器1171と乗算器1172の乗算結果を加算する加算器1173とを有する。
また、PE_Cにおいては乗算結果を直接加算器1173に伝達するため、PE_Aよりもレジスタファイルへの書き込み読み出しなどの回数を減らすことが可能であり、さらに消費電力が減ることになる。
また、WLとの入れ替えではなくても、PEの中で使わない機能を削除または、簡易化したPEまたは一部をWLで実現したPEと置き換えることで、チップ面積を削減し、チップコストの削減を行う。
このような構成の半導体チップを冗長救済するために必要なPE数よりも多い数のPEを組み込むことで、歩留まりが高くてPEの数の増加によるチップ面積増を考慮してもより良品数を多く取得可能な半導体チップが製造可能となる。
そして、リングハブ21−0にWL(0)22−0が接続され、リングハブ21−1にPE(1)22−1が接続され、リングハブ21−2にPE(2)22−2が接続され、リングハブ21−3にPE(3)22−3が接続され、リングハブ21−4に冗長PE22−7が接続され、リングハブ21−5にPE(4)22−4が接続され、リングハブ21−6にWL(5)22−5が接続され、リングハブ21−7にWL(6)22−6が接続されている。
ステップST2において不一致の場合には、データパケットの転送元アドレスと自分のアドレスの比較を行う(ST4)。
ステップST3において不一致の場合には、次のリングハブへデータパケットをそのまま転送する(ST5)。
WL(5)22−5などが故障した場合でも同様にパケットアドレスの変更でWL(5)22−5で処理するパケットを冗長PE22−7に処理させることが可能となる。
ルータ31−1は、ルータ31−0、ルータ31−2、およびルータ31−5と接続され、かつ、ルータ31−1にはWL(1)32−1が接続されている。
ルータ31−2は、ルータ31−1、ルータ31−3、およびルータ31−6と接続され、かつ、ルータ31−2にはPE(2)32−2が接続されている。
ルータ31−3は、ルータ31−2およびルータ31−7と接続され、かつ、ルータ31−3にはPE(3)32−3が接続されている。
ルータ31−5は、ルータ31−1、ルータ31−4、ルータ31−6、およびルータ31−9と接続され、かつ、ルータ31−5にはPE(5)32−5が接続されている。
ルータ31−6は、ルータ31−2、ルータ31−5、ルータ31−7、およびルータ31−10と接続され、かつ、ルータ31−6にはPE(6)32−6が接続されている。
ルータ31−7は、ルータ31−3、ルータ31−6、およびルータ31−11と接続され、かつ、ルータ31−7にはPE(7)32−7が接続されている。
ルータ31−9は、ルータ31−5、ルータ31−8、およびルータ31−10と接続され、かつ、ルータ31−9にはPE(9)32−9が接続されている。
ルータ31−10は、ルータ31−6、ルータ31−9、およびルータ31−11と接続され、かつ、ルータ31−10にはPE(10)32−10が接続されている。
ルータ31−11は、ルータ31−7およびルータ31−10と接続され、かつ、ルータ31−11には冗長PE32−11が接続されている。
動作効率アップした分は消費電力対策に当てる、より低リークなトランジスタを使った設計が可能となる。
より低電圧での動作が可能となる。
より長い時間パワーゲートで電源切断可能である。
PEで機能検証を行い、機能が固定した時点で固定回路に置き換えることで開発効率が向上する。
PEを変更しない場合に比較して面積が小さくなり良品数が増加し、チップ単価を下げることが可能となる。
Claims (10)
- インタフェース仕様が同じで内部構造の異なる2つ以上の処理装置を含み、
少なくとも一つの処理装置が一つまたは複数の処理装置の機能を代替可能に形成されている
半導体チップ。 - 一つまたは複数の処理装置の機能を代替可能な処理装置が冗長用処理装置として配置され、当該冗長用処理装置を用いて他の処理装置の冗長救済が可能である
請求項1記載の半導体チップ。 - 機能が同じである複数の処理装置を含む半導体チップであって、
前記処理装置で実現可能な機能が固定化可能である場合、当該処理装置は他の処理装置とインタフェース仕様は同じにして固定化可能な機能が固定化されている
半導体チップ。 - 前記機能が固定化可能な処理装置は、前記処理装置のインタフェース仕様と同様のワイヤードロジックによって代替されている
請求項3記載の半導体チップ。 - 前記機能が固定化可能な処理装置は、未使用の機能が削除または簡易化されている
請求項3記載の半導体チップ。 - 前記機能が固定化可能な処理装置は、他の処理装置より高い機能が付加されている
請求項3記載の半導体チップ。 - 冗長救済のために、必要な処理装置よりも多い数の処理装置が組み込まれている
請求項3記載の半導体チップ。 - 故障した処理装置がある場合、当該故障した処理装置のアドレスを冗長用処理装置のアドレスに設定し、当該故障した処理装置のアドレスを無効アドレスに設定して冗長救済が行われる
請求項7記載の半導体チップ。 - 複数のリングハブがリング状に接続されたリングバスを有し、
前記複数の処理装置は対応する前記リングハブに接続され、
故障した処理装置がある場合、当該故障した処理装置のアドレスを冗長用処理装置のアドレスに設定し、当該故障した処理装置のアドレスを無効アドレスに設定して冗長救済が行われる
請求項7記載の半導体チップ。 - 複数のルータが接続されたルーティング装置を有し、
前記複数の処理装置は対応するルータに接続され、
故障した処理装置がある場合、当該故障した処理装置のアドレスを冗長用処理装置のアドレスに設定し、当該故障した処理装置のアドレスを無効アドレスに設定して冗長救済が行われる
請求項7記載の半導体チップ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290090A JP5003097B2 (ja) | 2006-10-25 | 2006-10-25 | 半導体チップ |
US11/898,241 US7900180B2 (en) | 2006-10-25 | 2007-09-11 | Semiconductor chip using specification interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006290090A JP5003097B2 (ja) | 2006-10-25 | 2006-10-25 | 半導体チップ |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008108055A true JP2008108055A (ja) | 2008-05-08 |
JP2008108055A5 JP2008108055A5 (ja) | 2009-11-12 |
JP5003097B2 JP5003097B2 (ja) | 2012-08-15 |
Family
ID=39331786
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006290090A Expired - Fee Related JP5003097B2 (ja) | 2006-10-25 | 2006-10-25 | 半導体チップ |
Country Status (2)
Country | Link |
---|---|
US (1) | US7900180B2 (ja) |
JP (1) | JP5003097B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114353A (ja) * | 2017-06-02 | 2021-08-05 | ウルトラメモリ株式会社 | 半導体モジュール |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006046711A1 (ja) * | 2004-10-28 | 2006-05-04 | Ipflex Inc. | 再構成可能な論理回路を有するデータ処理装置 |
US20080244238A1 (en) * | 2006-09-01 | 2008-10-02 | Bogdan Mitu | Stream processing accelerator |
KR20120065809A (ko) * | 2010-12-13 | 2012-06-21 | 한국전자통신연구원 | 멀티 코어 중앙처리장치를 위한 광네트워크 구조 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015748A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 相互リンク形リング構成方式 |
JPS62168260A (ja) * | 1986-01-20 | 1987-07-24 | Mitsubishi Electric Corp | ワンチツプマイクロコンピユ−タ |
JPH06250992A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理装置 |
JPH06274459A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH0954705A (ja) * | 1995-08-07 | 1997-02-25 | Internatl Business Mach Corp <Ibm> | テスト回路を備えた集積回路及びテスト方法 |
JP2002169787A (ja) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 複数のプロセッサ部を含む半導体装置 |
JP2003036248A (ja) * | 2001-07-25 | 2003-02-07 | Nec Software Tohoku Ltd | シングルチップマイクロプロセッサに用いる小規模プロセッサ |
JP2006065850A (ja) * | 2004-07-28 | 2006-03-09 | Renesas Technology Corp | マイクロコンピュータ |
JP2006260568A (ja) * | 2005-03-15 | 2006-09-28 | Intel Corp | アクティブ及び非アクティブ実行コアを有するマルチコアプロセッサ |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7542867B2 (en) * | 2001-08-14 | 2009-06-02 | National Instruments Corporation | Measurement system with modular measurement modules that convey interface information |
WO2006046711A1 (ja) | 2004-10-28 | 2006-05-04 | Ipflex Inc. | 再構成可能な論理回路を有するデータ処理装置 |
-
2006
- 2006-10-25 JP JP2006290090A patent/JP5003097B2/ja not_active Expired - Fee Related
-
2007
- 2007-09-11 US US11/898,241 patent/US7900180B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6015748A (ja) * | 1983-07-08 | 1985-01-26 | Hitachi Ltd | 相互リンク形リング構成方式 |
JPS62168260A (ja) * | 1986-01-20 | 1987-07-24 | Mitsubishi Electric Corp | ワンチツプマイクロコンピユ−タ |
JPH06250992A (ja) * | 1993-02-23 | 1994-09-09 | Nippon Telegr & Teleph Corp <Ntt> | 情報処理装置 |
JPH06274459A (ja) * | 1993-03-17 | 1994-09-30 | Hitachi Ltd | 半導体集積回路装置 |
JPH0954705A (ja) * | 1995-08-07 | 1997-02-25 | Internatl Business Mach Corp <Ibm> | テスト回路を備えた集積回路及びテスト方法 |
JP2002169787A (ja) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | 複数のプロセッサ部を含む半導体装置 |
JP2003036248A (ja) * | 2001-07-25 | 2003-02-07 | Nec Software Tohoku Ltd | シングルチップマイクロプロセッサに用いる小規模プロセッサ |
JP2006065850A (ja) * | 2004-07-28 | 2006-03-09 | Renesas Technology Corp | マイクロコンピュータ |
JP2006260568A (ja) * | 2005-03-15 | 2006-09-28 | Intel Corp | アクティブ及び非アクティブ実行コアを有するマルチコアプロセッサ |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021114353A (ja) * | 2017-06-02 | 2021-08-05 | ウルトラメモリ株式会社 | 半導体モジュール |
JP7149647B2 (ja) | 2017-06-02 | 2022-10-07 | ウルトラメモリ株式会社 | 半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
US7900180B2 (en) | 2011-03-01 |
JP5003097B2 (ja) | 2012-08-15 |
US20080104366A1 (en) | 2008-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7853775B2 (en) | Processing elements grouped in MIMD sets each operating in SIMD mode by controlling memory portion as instruction cache and GPR portion as tag | |
US8914672B2 (en) | General purpose hardware to replace faulty core components that may also provide additional processor functionality | |
JP2006146953A (ja) | プロセッサ、システムlsi、システムlsiの設計方法、及び、それを記録した記録媒体 | |
US9342478B2 (en) | Processor with reconfigurable architecture including a token network simulating processing of processing elements | |
JP2008537268A (ja) | 可変精度相互接続を具えたデータ処理エレメントの配列 | |
WO2003077117A1 (en) | Method and system for data flow control of execution nodes of an adaptive computing engines (ace) | |
JP2002118459A (ja) | シリアル・デバイスからメモリおよびレジスタをセット・アップする方法 | |
US20220057959A1 (en) | Computational Storage Systems and Methods | |
JP5003097B2 (ja) | 半導体チップ | |
US20190102242A1 (en) | System and methods for hardware-software cooperative pipeline error detection | |
JP2007034887A (ja) | ハイレベル合成コンパイラ用のシフトレジスタファイルを自動生成するための方法および装置 | |
TW200525422A (en) | Method of using feature flags to determine compatibility between bios revisions and installed hardware during flash update | |
TWI242120B (en) | Method and apparatus for providing error correction within a register file of a CPU | |
US20130332629A1 (en) | Configuration controller and configuration control method | |
JP2004334429A (ja) | 論理回路及びその論理回路上で実行するプログラム | |
US20210326135A1 (en) | Programmable Fabric-Based Instruction Set Architecture for a Processor | |
TW201346529A (zh) | 訊號處理電路以及使用該訊號處理電路的測試裝置 | |
CN107291570B (zh) | 基于Zynq-7000的片上存储器抗单粒子翻转防护方法 | |
US20220014202A1 (en) | Three-Dimensional Stacked Programmable Logic Fabric and Processor Design Architecture | |
US20180267775A1 (en) | Memory load and arithmetic load unit (alu) fusing | |
Soto et al. | A self-adaptive hardware architecture with fault tolerance capabilities | |
JP4531715B2 (ja) | システムlsiの設計方法及びこれを記憶した記録媒体 | |
JP4853620B2 (ja) | マルチプロセッサシステムと初期立ち上げ方法およびプログラム | |
US20220011811A1 (en) | Flexible instruction set architecture supporting varying frequencies | |
US20110225395A1 (en) | Data processing system and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090930 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090930 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110801 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5003097 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |