JP2008096213A - ホールセンサ及びホール電圧補正方法 - Google Patents

Abstract

【課題】本発明は、オフセット電圧の補正精度を向上させることができる、ホールセンサ及びホール電圧補正方法の提供を目的とする。
【解決手段】制御電流を流した状態で磁界を印加したときにホール電圧を発生するホール素子１を有し、ホール素子１のホール電圧に応じたセンサ値を出力するホールセンサであって、ホール素子１にオフセット検出用電流を流すオフセット検出用電源３と、オフセット検出用電源３からホール素子１にオフセット検出用電流を流した状態でホール素子１の抵抗値を測定し、測定された抵抗値に基づいて前記制御電流を流したときのホール素子１のオフセット電圧を算出する演算回路８とを備え、演算回路８によって算出されたオフセット電圧によってホール素子１に発生したホール電圧を補正することを特徴とする、ホールセンサ。
【選択図】図１

Description

本発明は、印加される磁界に応じたホール電圧を発生するホール素子を有するホールセンサ、及び、ホール電圧の補正方法、に関する。

従来、オフセットの補償がされたホールセンサが知られている（例えば、特許文献１参照）。このホールセンサは、オフセット電圧を補償するために複数のホール素子を使用し、これら複数のホール素子のホール電圧を加算することによって、オフセット電圧の低減を図るものである。
特許３１０８７３８号公報

しかしながら、上述の従来技術では、例えばピエゾ効果によってオフセット電圧が発生しても、ホール素子を中心に逆相の均整のとれたオフセット電圧が発生するという方向依存性を有することを前提としているため、ホール素子に加わったストレスによっては、オフセット電圧の影響を完全に取り除くことはできないおそれがある。

そこで、本発明は、オフセット電圧の補正精度を向上させることができる、ホールセンサ及びホール電圧補正方法の提供を目的とする。

上記目的を達成するため、第１の発明に係るホールセンサは、
制御電流を流した状態で磁界を印加したときにホール電圧を発生するホール素子を有し、
前記ホール素子のホール電圧に応じたセンサ値を出力するホールセンサであって、
前記ホール素子にオフセット検出用電流を流すオフセット検出用電源と、
前記オフセット検出用電源から前記ホール素子に前記オフセット検出用電流を流した状態で前記ホール素子の抵抗値を測定する抵抗値測定手段と、
前記抵抗値測定手段によって測定された前記ホール素子の抵抗値に基づいて前記制御電流を流したときの前記ホール素子のオフセット電圧を算出する電圧値算出手段とを備え、
前記電圧値算出手段によって算出されたオフセット電圧によって前記ホール素子に発生したホール電圧を補正することを特徴とする。これによって、オフセット電圧の補正精度が向上して、前記ホール素子のホール電圧に応じた正確なセンサ値を出力することができる。

第２の発明は、第１の発明に係るホールセンサであって、
前記ホール素子に前記制御電流が流れる期間と前記ホール素子に前記オフセット検出用電流が流れる期間を切り替える切替手段を備えることを特徴とする。

第３の発明は、第１又は第２の発明に係るホールセンサであって、
前記オフセット検出用電源は、前記ホール電圧が発生する端子から前記オフセット検出用電流を前記ホール素子に注入することを特徴とする。

第４の発明は、第１から第３の発明に係るホールセンサであって、
前記オフセット検出量電源は、前記ホール電圧が発生する端子に定電圧を印加することを特徴とする。

また、上記目的を達成するため、本発明に係るホール電圧補正方法は、
制御電流を流した状態で磁界を印加したときにホール電圧を発生するホール素子について、前記ホール素子に発生したホール電圧を補正する、ホール電圧補正方法であって、
前記ホール素子にオフセット検出用電流を流す第１のステップと、
前記第１のステップにより前記オフセット検出用電流を流した状態で前記ホール素子の抵抗値を測定する第２のステップと、
前記第２のステップにより測定された前記ホール素子の抵抗値に基づいて前記制御電流を流したときの前記ホール素子のオフセット電圧を算出する第３のステップと、
前記制御電流を流すことにより前記ホール素子に発生したホール電圧を検出する第４のステップと、
前記第３のステップにより算出されたオフセット電圧によって前記第４のステップにより検出された前記ホール素子に発生したホール電圧を補正する第５のステップとを有することを特徴とする。

本発明によれば、オフセット電圧の補正精度を向上させることができる。

以下、図面を参照しながら、本発明を実施するための最良の形態の説明を行う。図１は、本発明に係るホールセンサの実施形態を示した全体構成図である。図１に示される本実施形態のホールセンサは、ホールＩＣとも呼ばれ、ホール素子１、制御電流用電流源回路２、オフセット検出用電流源回路３、電圧増幅器４，６、スイッチ回路５、Ａ／Ｄ変換器７、演算回路８及び記憶回路９を有する。

ホール素子１は、ホール効果を利用して磁界（磁場）を検出する磁電変換素子であって、半導体基板上に４つの端子Ａ，Ｂ，Ｃ，Ｄを設けて形成されたものである。各端子は、端子Ａ−Ｃ間を結ぶ直線と端子Ｂ−Ｄ間を結ぶ直線が直交するように設けられている。ホール効果は、制御電流Ｉ_Ｃを半導体基板に流し、制御電流Ｉ_Ｃと垂直な方向に磁界（磁束密度Ｂ）を加えると、制御電流と磁界に垂直な方向に電位差が発生する現象をいう。この電位差をホール電圧Ｖ_Ｈという。ホール電圧Ｖ_Ｈは、制御電流Ｉ_Ｃと磁束密度Ｂに比例する。

スイッチ回路５は、オフセット検出動作とホール電圧検出動作を切り替えるための回路である。オフセット検出動作とは、例えばピエゾ効果により、ホール素子１を構成するＩＣのパッケージ実装時などに発生するストレス等によって生じている電位差（オフセット電圧）を検出するための動作である。ホール電圧検出動作とは、印加磁界に応じてホール素子１に発生するホール電圧を検出するための動作である。スイッチ回路５は、例えば演算回路８や図示しないクロック生成回路から出力される切替信号によって、切り替え動作するように構成されている。スイッチ回路５は、詳細は後述するが、切替信号に従って、ホール素子１の各端子と、制御電流用電流源回路２と、オフセット検出用電流源回路３と、電圧増幅器６と、ＧＮＤとの間における接続経路を切り替える。

制御電流用電流源回路２は、スイッチ回路５を介してホール素子１の端子Ａ−Ｃ間に電圧を加えて制御電流を流す回路である。オフセット検出用電流源回路３は、オフセット電圧を測定するため、スイッチ回路５を介してホール素子１にオフセット検出用電流を流す回路である。

制御電流用電流源回路２から制御電流を流すことによってホール素子１の端子Ｂ−Ｄ間に発生したホール電圧は、電圧増幅器６によって増幅された後、Ａ／Ｄ変換器７を介して、演算回路８に入力される。また、後述の検出抵抗の両端にオフセット検出用電流源回路３によってオフセット検出用電流が流れることに伴い発生した電圧は、電圧増幅器４によって増幅された後、Ａ／Ｄ変換器７を介して、演算回路８に入力される。

演算回路８は、ＲＡＭ等の記憶回路８を用いて、Ａ／Ｄ変換器７を介して取得したデータに基づいて、ホール素子１に発生したホール電圧を補正し、補正されたホール電圧に応じたセンサ出力値を演算する。そのセンサ出力値がホールセンサから出力される。

図１１は、ホール素子１に発生したホール電圧の補正方法を示すフローである。以下、図１１のフローに従って、図１に示されるホールセンサの詳細動作について説明する。

図１１のステップ１０において、第１のオフセット検出動作として、ホール素子１の端子Ｂから端子Ｃに向けてオフセット検出用電流を流すとともに、ホール素子１の端子Ｄから端子Ｃに向けてオフセット検出用電流を流す。図２は、第１のオフセット検出動作時のスイッチ回路５の接続状態（以下、「スイッチ状態１」という）を示す図である。半導体基板上に形成されたホール素子１のオフセット電圧を演算するため、第１のオフセット検出動作への切替信号を受信したスイッチ回路５は、ホール素子１の４つの端子のうち対角線上に位置する２つの端子Ｂ，Ｄのそれぞれに定電圧Ｖ０（ＧＮＤ基準）が印加されるように端子Ｂ，Ｄとオフセット検出用電流源回路３とを接続し、残り２つの端子のうちの１端子ＣをＧＮＤに接続し（接地し）、残りの端子Ａをオープン状態（未接続状態）にする。

定電圧Ｖ０は、オフセット検出用電流源回路３によって供給される。図３は、第１のオフセット検出動作時のスイッチ状態１における、ホール素子１とオフセット検出用電流源回路３との接続状態を示した図である。オフセット検出用電流源回路３は、ホール素子１の端子Ｂ，Ｄのそれぞれに定電圧Ｖ０を印加するために、ゲート電圧の閾値が同じ４つのトランジスタ１７ａ，１７ｂ，１８ａ，１８ｂによって電流源と電流リークパスを構成している。トランジスタ１７ａと１７ｂは、ホール素子１に注入する注入電流を制御するトランジスタであり、トランジスタ１８ａと１８ｂは、注入電流のリーク電流を制御するトランジスタである。スイッチ回路５は、トランジスタ１７ａと１８ａのゲートを同電位で端子Ｂに接続するとともに、トランジスタ１７ｂと１８ｂのゲートを同電位で端子Ｄに接続する。また、オフセット検出用電流源回路３は、ホール素子１に注入する注入電流を検出するための検出抵抗１３ａ，１３ｂと、注入電流のリーク電流を検出するための検出抵抗１４ａ，１４ｂと、を有する。

図３の場合、オフセット検出用電流源回路３は、端子Ｂの電位がＶ０に一定になるように、且つ、端子Ｄの電位がＶ０に一定になるように、調整する。端子Ｖｃには、定電圧源が接続される。端子Ｖａ，Ｖｂには、トランジスタ１１，１２を介して、端子Ｖｃの定電圧源の電圧から定電圧Ｖ０を生成するためのバイアス電圧が印加される。

例えば、端子Ｂの電位が下がると（すなわち、トランジスタ１７ａのゲート電位が下がると）、トランジスタ１７ａのドレイン電位は、トランジスタ１７ａの出力特性に基づいて上昇する。トランジスタ１７ａのドレイン電位が上昇すると、トランジスタ１７ａのドレイン電位が上昇することはトランジスタ１２ａのゲート電位が上昇することに相当するので、トランジスタ１２ａを流れるドレイン電流は増加する。トランジスタ１２ａを流れるドレイン電流が増加すると、そのドレイン電流が検出抵抗１４ａを流れることによってトランジスタ１７ａのゲート電位が上昇する。すなわち、端子Ｂの電位Ｖ０が下がる方向に変化したとしても、トランジスタ１２ａを流れるドレイン電流が増加しＶ０を上昇させる方向に動作するため、端子Ｂの電位はＶ０に固定される。端子Ｄの電位が下がった場合についても同様である。

一方、端子Ｂの電位が上昇すると（すなわち、トランジスタ１８ａのゲート電位が上昇すると）、トランジスタ１８ａを流れるリーク電流の増加とともに、トランジスタ１８ａのドレイン−ソース間電圧は小さくなる。リーク電流の増加に伴い検出抵抗１４ａの両端電圧は増加する一方で、トランジスタ１８ａのドレイン−ソース間電圧の減少に伴いトランジスタ１８ａのドレイン電位は低下するが、検出抵抗１４ａの両端電圧の増加量に比べトランジスタ１８ａのドレイン電位の低下量が大きい。したがって、端子Ｂの電位Ｖ０が上昇する方向に変化したとしても、トランジスタ１８ａのドレイン−ソース間電圧が小さくなる方向に動作するため、端子Ｂの電位はＶ０に固定される。端子Ｄの電位が上昇した場合についても同様である。

そして、このように、端子Ｂ−Ｃ間に定電圧Ｖ０を印加し、端子Ｄ−Ｃ間に定電圧Ｖ０を印加した状態において、演算回路８は、ホール素子１の端子Ｂからホール素子１に流れ込むオフセット検出用電流の電流値Ｉ_ＢＣとホール素子１の端子Ｄからホール素子１に流れ込むオフセット検出用電流の電流値Ｉ_ＤＣを演算するとともに、端子Ｂ−Ｃ間の抵抗値Ｒ_ＢＣと端子Ｄ−Ｃ間の抵抗値Ｒ_ＣＤを演算する（図１１のステップ１２）。

図４は、第１のオフセット検出動作時のスイッチ状態１において、ホール素子１、並びに注入電流値検出用抵抗１３及びリーク電流値検出用抵抗１４に流れる各電流を示した図である。その抵抗値が既知の注入電流値検出用抵抗１３ａ及び１３ｂ並びにリーク電流値検出用抵抗１４ａ及び１４ｂが設定され、それらの抵抗による電圧降下量を測定することによって、それらの抵抗に流れる電流値（Ｉ_１３ａ，Ｉ_１３ｂ，Ｉ_１４ａ，Ｉ_１４ｂ）が演算可能となる。

検出抵抗１３ａの両端電圧は、電圧増幅器４によって増幅される。演算回路８は、Ａ／Ｄ変換器７を介して検出された検出抵抗１３ａの両端電圧を記憶回路９に記憶された検出抵抗１３ａの抵抗値で除算することによって、検出抵抗１３ａを流れる注入電流Ｉ_１３ａを演算する。演算回路８は、注入電流Ｉ_１３ｂについても、同様に演算する。

検出抵抗１４ａの両端電圧も、電圧増幅器４によって増幅される。演算回路８は、Ａ／Ｄ変換器７を介して検出された検出抵抗１４ａの両端電圧を記憶回路９に記憶された検出抵抗１４ａの抵抗値で除算することによって、検出抵抗１４ａを流れるリーク電流Ｉ_１４ａを演算する。演算回路８は、リーク電流Ｉ_１４ｂについても、同様に演算する。

ホール素子１の端子Ｂ−Ｃ間を流れる電流値Ｉ_ＢＣとホール素子１の端子Ｄ−Ｃ間を流れる電流値Ｉ_ＤＣは、それぞれ、
Ｉ_ＢＣ＝Ｉ１３ａ−Ｉ１４ａ ・・・（１）
Ｉ_ＤＣ＝Ｉ１３ｂ−Ｉ１４ｂ ・・・（２）
という関係が成立する。また、端子Ｂ−Ｃ間抵抗値Ｒ_ＢＣと端子Ｄ−Ｃ間抵抗値Ｒ_ＤＣは、それぞれ、
Ｒ_ＢＣ＝Ｖ０／Ｉ_ＢＣ ・・・（３）
Ｒ_ＤＣ＝Ｖ０／Ｉ_ＤＣ ・・・（４）
という関係が成立する。したがって、演算回路８は、式（１）〜（４）に従って、端子Ｂ−Ｃ間抵抗値Ｒ_ＢＣと端子Ｄ−Ｃ間抵抗値Ｒ_ＤＣを演算し、その演算値を記憶回路９に記憶する（図１１のステップ１２）。

なお、スイッチ状態１においては、磁場が印加されていない状態であることが望ましいが、実際のセンサがおかれる環境では、必ずしも磁場が印加されていない状態であるとは限らない。しかしながら、抵抗値Ｒ_ＢＣと抵抗値Ｒ_ＤＣを演算するにあたり、オフセット検出用電流Ｉ_ＢＣ，Ｉ_ＤＣを流すことによってその磁場によるホール電圧が発生していたとしても、図９に示されるように、ホール効果は各電流方向の対称性により相殺される。すなわち、オフセット検出用電流Ｉ_ＢＣが流れた状態でホール素子１の半導体基板の面に対して鉛直方向に磁場が印加されると、ローレンツ力により、半導体基板内の電子は進行方向を曲げられ、その分布がオフセット検出用電流Ｉ_ＢＣの電流方向に垂直な半導体基板の中心方向に偏るので、オフセット検出用電流ＩＢＣの電流方向に垂直な方向に電位差（ホール電圧）が生じる。その一方で、オフセット検出用電流Ｉ_ＤＣが流れた状態でホール素子１の半導体基板の面に対して鉛直方向に磁場が印加されると、ローレンツ力により、半導体基板内の電子は進行方向を曲げられ、その分布がオフセット検出用電流Ｉ_ＤＣの電流方向に垂直な半導体基板の中心と反対方向（半導体基板の外縁方向）に偏るので、オフセット検出用電流Ｉ_ＤＣの電流方向に垂直な方向に電位差（ホール電圧）が生じる。つまり、オフセット検出用電流Ｉ_ＢＣとオフセット検出用電流Ｉ_ＤＣの電流方向は直交し、オフセット検出用電流Ｉ_ＢＣとオフセット検出用電流Ｉ_ＤＣのそれぞれによるホール電圧の帯電状態が半導体基板の中心部において正負反転しているので、ホール効果は相殺される。

図１１のステップ１４において、第２のオフセット検出動作として、ホール素子１の端子Ｂから端子Ａに向けてオフセット検出用電流を流すとともに、ホール素子１の端子Ｄから端子Ａに向けてオフセット検出用電流を流す。図５は、第２のオフセット検出動作時のスイッチ回路５の接続状態（以下、「スイッチ状態２」という）を示す図である。半導体基板上に形成されたホール素子１のオフセット電圧を検出するため、第２のオフセット検出動作への切替信号を受信したスイッチ回路５は、端子Ｂ，Ｄのそれぞれに定電圧Ｖ０（ＧＮＤ基準）が印加されるように、端子Ｂ，Ｄとオフセット検出用電流源回路３とのスイッチ状態１の接続状態を保ったまま、残り２つの端子のうち１端子ＡをＧＮＤに接続し、残りの端子Ｃをオープン状態にする。

定電圧Ｖ０は、オフセット検出用電流源回路３によって供給される。図６は、第２のオフセット検出動作時のスイッチ状態２における、ホール素子１とオフセット検出用電流源回路３との接続状態を示した図である。

図６に示されるように、端子Ｂ−Ａ間に定電圧Ｖ０を印加し、端子Ｄ−Ａ間に定電圧Ｖ０を印加した状態において、演算回路８は、ホール素子１の端子Ｂからホール素子１に流れ込むオフセット検出用電流の電流値Ｉ_ＢＡとホール素子１の端子Ｄからホール素子１に流れ込むオフセット検出用電流の電流値Ｉ_ＤＡを演算するとともに、端子Ａ−Ｂ間の抵抗値Ｒ_ＡＢと端子Ｄ−Ａ間の抵抗値Ｒ_ＤＡを演算する（図１１のステップ１６）。

図７は、第２のオフセット検出動作時のスイッチ状態２において、ホール素子１、並びに注入電流値検出用抵抗１３及びリーク電流値検出用抵抗１４に流れる各電流を示した図である。図４に示される第１のオフセット検出動作時のスイッチ状態２と同様に、電流値（Ｉ_１３ａ，Ｉ_１３ｂ，Ｉ_１４ａ，Ｉ_１４ｂ）が演算可能となる。

ホール素子１の端子Ｂ−Ａ間を流れる電流値Ｉ_ＢＡとホール素子１の端子Ｄ−Ａ間を流れる電流値Ｉ_ＤＡは、それぞれ、
Ｉ_ＢＡ＝Ｉ１３ａ−Ｉ１４ａ ・・・（５）
Ｉ_ＤＡ＝Ｉ１３ｂ−Ｉ１４ｂ ・・・（６）
という関係が成立する。また、端子Ｂ−Ａ間抵抗値Ｒ_ＡＢと端子Ｄ−Ａ間抵抗値Ｒ_ＤＡは、それぞれ、
Ｒ_ＡＢ＝Ｖ０／Ｉ_ＢＡ ・・・（７）
Ｒ_ＤＡ＝Ｖ０／Ｉ_ＤＡ ・・・（８）
という関係が成立する。したがって、演算回路８は、式（５）〜（８）に従って、端子Ｂ−Ａ間抵抗値Ｒ_ＡＢと端子Ｄ−Ａ間抵抗値Ｒ_ＤＡを演算し、その演算値を記憶回路９に記憶する（図１１のステップ１６）。

なお、上述と同様に、スイッチ状態２において磁界が印加されている場合であっても、ホール素子１に流れ込むオフセット検出用電流Ｉ_ＢＡ及びＩ_ＤＡによるホール効果は、図９に示されるように、各電流方向の対称性により相殺される。

ところで、オフセット（ストレスによるピエゾ効果）が発生していない状態では、Ｒ_ＢＣ＝Ｒ_ＤＣ＝Ｒ_ＢＡ＝Ｒ_ＤＡとなるが、オフセットが発生している状態では、Ｒ_ＢＣ，Ｒ_ＤＣ，Ｒ_ＢＡ，Ｒ_ＤＡの抵抗値がすべて同じ値になるとは限らない。

そこで、図１０に示されるように、ホール素子１を４抵抗Ｒ_ＡＢ，Ｒ_ＢＣ，Ｒ_ＣＤ，Ｒ_ＤＡによる抵抗ブリッジと考えた場合、オームの法則により、上記のように演算された各抵抗値を用いて、Ａ−Ｃ間に定電流を流したと仮定した場合のＢ−Ｄ間の電位差（すなわち、ホール素子１の端子Ｂ−Ｄ間に発生するオフセット電圧）を演算することができる。演算回路８は、記憶回路９に記憶された、Ｒ_ＡＢ等の各抵抗値とＡ−Ｃ間に流す定電流値に基づいて、オームの法則により、Ａ−Ｃ間に定電流を流したと仮定した場合のホール素子１の端子Ｂ−Ｄ間に発生するオフセット電圧を演算し、その演算値を記憶回路９に記憶する（図１１のステップ１８）。端子Ｂ−Ｄ間に発生するオフセット電圧は、端子Ｂ−Ｃ間の両端電圧と端子Ｄ−Ｃ間の両端電圧との差に相当する。

図１１のステップ２０において、ホール電圧検出動作として、ホール素子１の端子Ａから端子Ｃに向けて制御電流を流す。図８は、ホール電圧検出動作時のスイッチ回路５の接続状態（以下、「スイッチ状態３」という）を示す図である。半導体基板上に形成されたホール素子１のホール電圧を検出するため、ホール電圧検出動作への切替信号を受信したスイッチ回路５は、ホール素子１の４つの端子のうち端子Ａに制御電流用電流源回路２を接続し、端子Ａに対向する端子ＣをＧＮＤに接続し、端子Ｂ及びＤを端子Ｂ−Ｄ間の電圧を増幅する電圧増幅器６に接続する。

制御電流用電流源回路２が接続されることによって、端子Ａ−Ｃ間に制御電流Ｉｃが実際に流れる（図１１のステップ２０）。このときに流す制御電流Ｉｃは、上述のステップ１８においてＡ−Ｃ間に定電流を流したと仮定した場合の電流値に等しい。演算回路８は、制御電流が流れている状態でホール素子１の端子Ｂ−Ｄ間に発生するホール電圧を電圧増幅器６とＡ／Ｄ変換回路７を介して検出する（図１１のステップ２２）。

ステップ２２において検出されたホール電圧には、ピエゾ効果等によるオフセット電圧が含まれているため、演算回路８は、記憶回路９からＢ−Ｄ間オフセット電圧を読み出して、ホール電圧の検出値からＢ−Ｄ間オフセット電圧の演算値を減算することによって、端子Ｂ−Ｄ間に発生するホール電圧についてオフセット電圧の補正を行う（図１１のステップ２４）。そして、演算回路８は、ホールセンサの出力値として、補正されたホール電圧に対応する信号波や電圧値を出力する（ステップ２６）。

したがって、上述の本発明に係る実施形態によれば、ホールセンサのホール素子１に発生しているオフセット電圧の影響を受けずに、ホール電圧のオフセット補償が可能となり、検出された磁場に対応する正確なホール電圧を測定することができる。

また、従来技術では、オフセット電圧がホール素子内に方向依存性を有することを利用して、確率的にオフセット電圧の低減を図っているが、本発明に係る実施形態では直接オフセット量を検出するため、ホール電圧の補正精度を向上させることができる。

また、本発明に係る実施形態によれば、図１１に示されるように、ホール電圧の測定サイクル毎に（１サイクル：ステップ１０〜２６）常にオフセット電圧補償を行うことで、外乱によるオフセット電圧が変動しても速やかに補正することが可能となるとともに、オフセット電圧補償の精度が向上する。すなわち、１サイクルの中で抵抗値を毎回演算することで、外乱による変動があっても速やかに補正することができる。また、ホールセンサの雰囲気温度によって、ホール素子１の抵抗値をはじめ、検出電圧値や検出電流値も変化するが、ホール電圧の１測定サイクル毎にオフセット電圧を検出することによって、温度変動に対してもホール電圧の補正精度が向上する。

以上、本発明の好ましい実施例について詳説したが、本発明は、上述した実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施例に種々の変形及び置換を加えることができる。

図１２は、ホール素子１の各抵抗値を検出するための他の実施例である。ホール素子１の隣り合う端子間に一定電圧で電流を流し、このときのホール素子１の各端子間の抵抗値をそれぞれ算出する。ホール素子１にオフセット電圧が発生していない場合には、４つの抵抗値は等しくなるが、オフセット電圧が発生していると抵抗値は異なってくる。４抵抗の差異とオフセット電圧の関係を予め把握しておけば、これら４抵抗を算出することにより、オフセット電圧を得ることができ、ホール電圧へのオフセット電圧の影響を取り除くことができる。すなわち、４抵抗の抵抗値を算出後、上述のステップ１８以降のステップと同様に行えばよい。

本発明に係るホールセンサの実施形態を示した全体構成図である。 第１のオフセット検出動作時のスイッチ回路５の接続状態（スイッチ状態１）を示す図である。 第１のオフセット検出動作時のスイッチ状態１における、ホール素子１とオフセット検出用電流源回路３との接続状態を示した図である。 第１のオフセット検出動作時のスイッチ状態１において、ホール素子１、並びに注入電流値検出用抵抗１３及びリーク電流値検出用抵抗１４に流れる各電流を示した図である。 第２のオフセット検出動作時のスイッチ回路５の接続状態（スイッチ状態２）を示す図である。 第２のオフセット検出動作時のスイッチ状態２における、ホール素子１とオフセット検出用電流源回路３との接続状態を示した図である。 第２のオフセット検出動作時のスイッチ状態２において、ホール素子１、並びに注入電流値検出用抵抗１３及びリーク電流値検出用抵抗１４に流れる各電流を示した図である。 ホール電圧検出動作時のスイッチ回路５の接続状態（スイッチ状態３）を示す図である。 ホール効果の相殺を説明するための図である。 ホール素子１の４抵抗Ｒ_ＡＢ，Ｒ_ＢＣ，Ｒ_ＣＤ，Ｒ_ＤＡによって構成された抵抗ブリッジ回路である。 ホール素子１に発生したホール電圧の補正方法を示すフローである。 ホール素子１の各抵抗値を検出するための他の実施例である。

符号の説明

１ ホール素子
２ 制御電流用電流源回路
３ オフセット検出用電流源回路
４，６ 電圧増幅器
５ スイッチ回路
８ 演算回路
１３ａ，１３ｂ 注入電流値検出用抵抗
１４ａ，１４ｂ リーク電流値検出用抵抗
１７ａ，１７ｂ 注入電流制御トランジスタ
１８ａ，１８ｂ リーク電流制御トランジスタ

Claims (5)

1. 制御電流を流した状態で磁界を印加したときにホール電圧を発生するホール素子を有し、
   前記ホール素子のホール電圧に応じたセンサ値を出力するホールセンサであって、
   前記ホール素子にオフセット検出用電流を流すオフセット検出用電源と、
   前記オフセット検出用電源から前記ホール素子に前記オフセット検出用電流を流した状態で前記ホール素子の抵抗値を測定する抵抗値測定手段と、
   前記抵抗値測定手段によって測定された前記ホール素子の抵抗値に基づいて前記制御電流を流したときの前記ホール素子のオフセット電圧を算出する電圧値算出手段とを備え、
   前記電圧値算出手段によって算出されたオフセット電圧によって前記ホール素子に発生したホール電圧を補正することを特徴とする、ホールセンサ。
2. 請求項１に記載のホールセンサであって、
   前記ホール素子に前記制御電流が流れる期間と前記ホール素子に前記オフセット検出用電流が流れる期間を切り替える切替手段を備える、ホールセンサ。
3. 請求項１又は２に記載のホールセンサであって、
   前記オフセット検出用電源は、前記ホール電圧が発生する端子から前記オフセット検出用電流を前記ホール素子に注入する、ホールセンサ。
4. 請求項１から３のいずれかに記載のホールセンサであって、
   前記オフセット検出用電源は、前記ホール電圧が発生する端子に定電圧を印加する、ホールセンサ。
5. 制御電流を流した状態で磁界を印加したときにホール電圧を発生するホール素子について、前記ホール素子に発生したホール電圧を補正する、ホール電圧補正方法であって、
   前記ホール素子にオフセット検出用電流を流す第１のステップと、
   前記第１のステップにより前記オフセット検出用電流を流した状態で前記ホール素子の抵抗値を測定する第２のステップと、
   前記第２のステップにより測定された前記ホール素子の抵抗値に基づいて前記制御電流を流したときの前記ホール素子のオフセット電圧を算出する第３のステップと、
   前記制御電流を流すことにより前記ホール素子に発生したホール電圧を検出する第４のステップと、
   前記第３のステップにより算出されたオフセット電圧によって前記第４のステップにより検出された前記ホール素子に発生したホール電圧を補正する第５のステップとを有することを特徴とする、ホール電圧補正方法。

Images