JP2008089413A - データ記録装置及びその制御方法 - Google Patents

Abstract

【課題】リングバッファを用いて、突発的なイベント発生直前のデータが上書き消去されるのを防ぐことが出来るデータ記録装置を提供する。
【解決手段】本データ記録装置１は、第１と第２の記憶領域を含む記憶部１０と、受け取ったデータを第１の記憶領域２０に１次元的に配列されたデータエリアの先頭から末尾に順次書き込み、末尾に達したら再び先頭から末尾に順次書き込む巡回書き込み制御を行い、所定のイベント発生時に前記制御を中断する巡回書き込み制御部４０と、制御中断前に第１の記憶領域２０に書き込まれたデータのアドレスを第２の記憶領域３０の指定されたアドレスに書き込む処理を行う最終書き込みアドレス記録処理部５０とを含み、前記制御部４０は、制御が中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域３０に記憶された最終書き込みアドレス特定情報に基づき再開時のアドレスを決定し書き込みを開始させる制御を行う。
【選択図】図１

Description

本発明は、データ記録装置及びその制御方法に関する。

温度や、振動、明るさ、音、画像などのデータを連続的に取得して記録するデータ記録装置（データログ装置）が知られており、例えば食品の温度管理や、ドライブレコーダやフライトレコーダ、ボイスレコーダ、地震計などに利用されている。

故障や事故などの突発的なイベントが発生した際に、そうしたイベントが発生するまでのデータログを残すためには、常時、一定期間前からのデータを蓄積していなくてはならない。イベントが発生する直前の一定期間のデータのみ蓄積しておけばよく、過去の古いデータは順次上書きすることができるので、このような用途に使用される記憶装置はリングバッファとして構成することができる。
特開２００５−２５９０４１号公報

記憶領域を有効活用するという点でリングバッファは最適ではあるが、装置本体が故障に至った時点でログデータを保管するリングバッファも確実に停止していないと、必要なデータが意図せず上書きされてしまう事態が発生する。

リングバッファではどんどんデータが上書きされていくため、データ取込み開始日時を記憶しておいてもあまり意味がなく、データ終点からデータを遡っていくのが一般的である。しかしデータが巡回して上書きされているため、リングバッファの全データを読み出してみないとデータの終点が分らないという問題も存在する。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、リングバッファを用いて、突発的なイベント発生直前のデータが上書きされて消去されてしまうのを防ぐことが出来るデータ記録装置を提供することにある。

（１）本発明は、
データ記録装置であって、
第１の記憶領域と第２の記憶領域を含む記憶部と、
受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行い、所定のイベントが発生すると前記巡回書き込み制御を中断する巡回書き込み制御部と、
前記巡回書き込み制御の中断前に最後に第１の記憶領域により書き込まれたデータのアドレスを特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに書き込む処理を行う最終書き込みアドレス記録処理部と、を含み、
巡回書き込み制御部は、
前記巡回書き込み制御が中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行うことを特徴とする。

受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御とは、例えば前記第１の記憶領域の所定の位置から一定の順にデータを書き込み、前記第１の記憶領域のすべての領域にデータを書き込むと、再び、前記所定の位置から一定の順にデータを書き込む制御を繰り返し行うことである。

巡回書き込み制御部により巡回書き込み制御を行うことで、第１の記憶領域を、いわゆるリングバッファとして機能させることができる。外部から入力された時系列のデータを古い順に記憶するような場合には、リングバッファとしてデータの書き込みを行うのが効率がよい。例えば、所定の時間間隔で計測データを記録するデータ記録装置に本発明に係る半導体記憶装置を使用する場合には、リングバッファとして第１の記憶領域にデータを書き込むのが効率がよい。

データを書き込む位置を順次次のデータエリアに変更する専用回路を設けることにより、リングバッファを実現するようにしてもよいし、ランダムアクセス可能なメモリに対して、例えば、ＣＰＵが書き込みアドレスを生成することにより、仮想的にリングバッファを構成するようにしてもよい。

第１の記憶領域は、データ読み出しにおいてもリングバッファとなるようにしてもよいし、データ読み出しにおいてはランダムアクセスできるようにしてもよい。例えば、第１の記憶領域に書き込まれたすべてのデータを書き込まれた順に読み出す場合は、データ読み出しにおいてもリングバッファとなるように構成するのが効率がよい。また、第１の記憶領域に書き込まれたデータの一部のみを選択して読み出す場合は、データ読み出しにおいては、ランダムアクセスが可能な構成にしてもよい。

最終書き込みアドレス特定情報とは、例えば最終書き込みアドレスそのものでもよいし、最終書き込みアドレスが一義的に特定できる情報、例えばデータエリアの配列番号等でもよい。

本発明によれば、巡回書き込み制御部は、所定のイベントが発生すると前記巡回書き込み制御を中断するので、所定のイベント発生以降第１のデータ領域（リングバッファ領域）にデータが書き込まれるのを防止する。

ここで所定のイベントとは、例えば停電や衝撃（自身や衝突等）や温度上昇等であり、かかるイベントを、外部またはデータ記録装置内に搭載されたセンサ等により所定のイベントの発生を検出するようにな構成としてもよい。そして所定のイベントの発生が検出されるとイベント発生信号によりにより巡回書き込み制御部に通知して、イベント発生信号を受けとると、巡回書き込み制御を中断するようにしてもよい。

そして巡回書き込み制御が中断された場合には、継続再開制御信号（外部から制御信号）が入力されない限り第１のデータ領域（リングバッファ領域）に巡回書き込み制御データ取込みが再開されないように制御するため、中断直前のデータが上書きされて消去されてしまうのを防ぐことが出来る。

また中断再開時には、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行う。従って中断直前のデータを残したままこれに継続してデータを記憶させることができる。

本発明によれば、リングバッファを用いて、突発的なイベント発生直前のデータが上書きされて消去されてしまうのを防ぐことが出来るデータ記録装置を提供することにある。

（２）本発明のデータ記録装置は、
前記最終書き込みアドレス記録処理部は、
受け取ったデータが前記第１の記憶領域に書き込まれる度に、データの書き込み先を特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに上書きする処理を行うことを特徴とする。

なお最終書き込みアドレス特定情報）を第２の記憶領域（ランダムアクセス領域）２０の所定の位置に記憶させる処理は、例えば所定のイベントの発生の際に最後に第１の記憶領域により書き込まれたデータの最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに書き込む処理を行うことで実現してもよい。

すなわち、第１の記憶領域に書き込みを行う度に、第２の記憶領域（ランダムアクセス領域）２０の所定の位置に記憶させるのではなく、所定のイベントが発生した時点でいずれかに保持されているアドレスポインタ（第２の記憶領域に対する書き込み先アドレス、例えば図示しないアドレスカウンタレジスタ等に保持されている）を、第２の記憶領域（ランダムアクセス領域）２０の所定の位置に記憶させる構成でもよい。

本発明によれば、受け取ったデータが前記第１の記憶領域に書き込まれる度に、データの書き込み先を特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに上書きする処理を行う。

このようにすると第２の記憶領域の指定されたアドレスには、常に最も直近に第１の領域に格納されたデータのアドレスを特定するための最終書き込みアドレス特定情報が記録されることになる。

そして、所定のイベントが発生した以降は、第１の記憶領域への新たなデータの書き込みは行われないので、第２の記憶領域の最終書き込みアドレス特定情報も更新されない。

従って中断再開時には、中断直前に第１の記憶領域へ書き込まれたデータのアドレスを特定する最終書き込みアドレス特定情報が記憶されている。

これにより中断再開時に第２の記憶領域の最終書き込みアドレス特定情報を読み出して、当該最終書き込みアドレス特定情報に基づき、中断直前のデータを残したままデータの書き込みを再開することが可能となる。

（３）本発明のデータ記録装置は、
前記巡回書き込み制御部は、
前記巡回書き込み制御が中断状態にある時に新規再開制御信号を受けとると前記第１の記憶領域の１次元的に配列されたデータエリアの先頭から書き込みを開始させるため制御を行うことを特徴とする。

本発明によれば、前記巡回書き込み制御が中断直前のデータに継続してデータを記憶させ必要に応じて中断直前のデータが読み出せる状態で再開するか、第２の記憶領域の先頭に戻り新規にデータ取込みをスタートするかの２方式の再開を選択的に実行させることが可能となる。

すなわち前記巡回書き込み制御が中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行う。

また前記巡回書き込み制御が中断状態にある時に新規再開制御信号を受けとると前記第１の記憶領域の１次元的に配列されたデータエリアの先頭から書き込みを開始させるため制御を行う。

（４）本発明のデータ記録装置は、
前記巡回書き込み制御部は、
受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行う際の書き込みアドレスを生成する書き込みアドレス生成回路と、
書き込みアドレス生成回路で生成された書き込みアドレスに受け取ったデータを書き込むデータ書き込み回路とを含み、
前記最終書き込みアドレス記録処理部は、
書き込みアドレス生成回路で生成された書き込みアドレスを、最終書き込みアドレス特定情報として第２の記憶領域の指定されたアドレスに書き込むアドレス書き込み回路を含むことを特徴とする。

本発明によれば巡回書き込み制御部と最終書き込みアドレス記録処理部の機能を専用の回路でハードウエア的に実現することができる。すなわち記憶部を含むメモリチップ内に書き込みアドレス生成回路と、データ書き込み回路とを設けて巡回書き込み制御部として機能させ、アドレス書き込み回路をもうけて最終書き込みアドレス記録処理部として機能させる。

このようにするとメモリチップ外部のＣＰＵやプログラム等を介さずにメモリチップ自体で、最終書き込みアドレスの管理が可能なインテリジェントな半導体記憶装置を実現することができる。

（５）本発明のデータ記録装置は、
記憶部は、強誘電体メモリで構成されていることを特徴とする。

強誘電体メモリとは例えばＦｅＲＡＭ等である。

強誘電体メモリは、フラッシュメモリやＥＥＰＲＯＭと比べて書き換え可能な回数が格段に多く、かつ、書き換えに要する時間が短い。

従って、リングバッファとして使用する第１の記憶領域を強誘電体メモリで構成すると書き込んでから時間が経ち一時保管の必要がなくなった情報は次々に上書きされていくので、書換え回数は増えるものの、比較的小さなメモリーエリアで実現することができる。

（６）本発明のデータ記録装置は、
記憶部は、不揮発性メモリで構成されていることを特徴とする。

これによると、記憶装置への電力の供給が停止した場合でも、既に保存されているデータの消失を防止することができる。

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含むものとする。

図１〜図７は、本発明を適用した実施の形態に係るデータ記録装置（データログ装置）について説明するための図である。なお、本実施の形態では、データ記録装置１は、時系列に取得された複数の測定データをメモリに書き込む装置として機能する。

図１は本実施の形態のデータ記録装置の機能ブロック図である。

本実施の形態に係るデータ記録装置１は、記憶部１０を含む。

記憶部１０は、リングバッファ領域として機能する第１の記憶領域２０を含む。

記憶部１０は、ランダムアクセス領域として機能する第２の記憶領域３０を含む。

記憶部１０は、例えば、強誘電体メモリであってもよい。ここで、強誘電体メモリとは、記憶素子に強誘電体物質を含んだメモリである。強誘電体メモリは、強誘電体物質を有するキャパシタ（強誘電体キャパシタ）を含む構造をなしていてもよい。なお、強誘電体キャパシタは、対向電極と、当該対向電極の間に設けられた強誘電体物質とを含む構造をなしていてもよい。本発明に適用可能な強誘電体物質は特に限定されるものではないが、例えばＰｂ、Ｚｒ、Ｔｉを構成元素として含む酸化物からなるＰＺＴ系強誘電体材料であってもよい。あるいは、強誘電体物質として、ＳＢＴ系、ＢＳＴ系、ＢＩＴ系、ＢＬＴ系などのいずれかの材料を適用してもよい。

また記憶部１０は、不揮発性メモリであってもよい。なお、不揮発性メモリとは、電源を切っても記憶した情報が消失しない記憶装置、すなわち、情報を保持するためのエネルギーを外部から供給する必要のない記憶装置である。不揮発性メモリを利用すれば、電源の供給がストップした場合でも、取得した情報を保持することができる。不揮発性メモリは、例えば、磁気ヒステリシスを応用したキャパシタを利用して実現することができる。なお、強誘電体メモリも、その特性から、不揮発性メモリの一種ととらえることができる。

本実施の形態に係るデータ記録装置１は、巡回書き込み制御部４０を含む。

巡回書き込み制御部４０は、受け取った測定データ６０を前記第１の記憶領域２０に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行い、所定のイベントが発生すると（例えばイベント発生信号７０を受信）、前記巡回書き込み制御を中断する制御を行う。そして、前記巡回書き込み制御が中断状態にある時に継続再開制御信号（再開制御信号８０が継続を示す値である場合）を受けとると、前記第２の記憶領域３０に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行う。

また巡回書き込み制御部４０は、前記巡回書き込み制御が中断状態にある時に新規再開制御信号（再開制御信号８０が新規を示す値である場合）を受けとると前記第１の記憶領域２０の１次元的に配列されたデータエリアの先頭から書き込みを開始させるため制御を行うようにしてもよい。

本実施の形態に係るデータ記録装置１は、最終書き込みアドレス記録処理部５０を含む。

最終書き込みアドレス記録処理部５０は、前記前記巡回書き込み制御の中断前に最後に第１の記憶領域２０に書き込まれたデータのアドレスを特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに書き込む処理を行う。

また最終書き込みアドレス記録処理部５０は、受け取った測定データ６０が前記第１の記憶領域２０に書き込まれる度に、データの書き込み先を特定するための最終書き込みアドレス特定情報を第２の記憶領域３０の指定されたアドレスに上書きする処理を行うようにしてもい。

なお巡回書き込み制御部４０と、最終書き込みアドレス記録処理部５０の機能は例えばＣＰＵに所定の制御プログラムを実行させることによりソフトウエア的に実現する構成でもよいし、巡回書き込み制御部４０と、最終書き込みアドレス記録処理部５０の機能を実現するための専用の回路を用いて実現してもよい。

後者の場合には、巡回書き込み制御部４０が、受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行う際の書き込みアドレスを生成する書き込みアドレス生成回路（図示せず）と、書き込みアドレス生成回路で生成された書き込みアドレスに受け取ったデータを書き込むデータ書き込み回路（図示せず）とを設け、最終書き込みアドレス記録処理部５０に、書き込みアドレス生成回路で生成された書き込みアドレスを、最終書き込みアドレス特定情報として第２の記憶領域の指定されたアドレスに書き込むアドレス書き込み回路（図示せず）を設けるようにしてもよい。

図２は本実施の形態の記憶部の構成について説明するための図である。

同図に示すように、記憶部１０はランダムアクセス領域として機能する第２の記憶領域３０、リングバッファ領域として機能する第１の記憶領域２０に分けられている。

巡回書き込み制御部２０は、第１の記憶領域２０に１次元的に配列されたデータエリアの先頭２１から末尾２２むかって順次書き込み、末尾２２に達したら再び先頭２１から末尾２２むかって順次上書きして書き込む込む巡回書き込み制御を行う。

また巡回書き込み制御部２０は、所定のイベントが発生すると前記巡回書き込み制御を中断する。例えば図２の２３の時点で所定のイベントが発生すると、そこでデータ取り込みを中断して、それ以降リングバッファ領域にデータが書き込まれるのを防止する。

そして一定間隔でのデータ取込みが何らかの理由で中断された場合には、外部から再開制御信号が入力されない限りデータ取込みが再開されないように制御するため、中断直前のデータが上書きされて消去されてしまうのを防ぐことが出来る。

ここで所定のイベントとは、例えば停電や衝撃（自身や衝突等）や温度上昇等であり、かかるイベントを、外部またはデータ記録装置内に搭載されたセンサ等により所定のイベントの発生を検出するような構成としてもよい。そして所定のイベントの発生が検出されるとイベント発生信号７０により巡回書き込み制御部２０に通知するようにしてもよい巡回書き込み制御部２０は、イベント発生信号７０を受けとると、巡回書き込み制御を中断するようにしてもよい。

ここで外部から再開制御信号８０を入力しデータ取込みを再開する場合、図３に示すように、中断直前のデータに引き続きデータを取込み、必要に応じて中断直前のデータが読み出せる状態で再開するか（２６参照）、メモリー領域先頭２１に戻り新規にデータ取込みをスタートするか（２７参照）、２方式の再開方法がある。

本実施の形態では再開制御信号８０でいずれかの方式を選択させる事ができる。

例えば中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレス２５を決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行うようにしてもよい。

また前記巡回書き込み制御が中断状態にある時に新規再開制御信号を受けとると前記第１の記憶領域の１次元的に配列されたデータエリアの先頭２１から書き込みを開始させるため制御を行うようにしてもよい。

ここで継続再開制御信号と新規再開制御信号はそれぞれ別の信号線を割り当ててもよいし、再開制御信号８０という１つの信号線を割り当て、再開制御信号８０が第１の状態（例えば０）のとき継続再開制御信号として機能させ、再開制御信号８０が第２の状態（例えば１）のとき新規再開制御信号として機能させるようにしてもよい。

一般に測定データ取込みの中断が軽微なトラブルによるものであった場合には、中断直前のデータを残したまま測定データ取込みを再開することが好ましい。従ってかかる場合には、巡回書き込み制御部２０に継続再開制御信号を送信し、中断直前のデータの次のデータから書き込みを再開させるようにしてもよい。

図４は、最終書き込みアドレス特定情報の記録について説明するための図である。

本実施の形態では、最後に第１の記憶領域２０に書き込んだデータが保管されているアドレス情報（最終書き込みアドレス特定情報）を第２の記憶領域（ランダムアクセス領域）３０の所定の位置に記憶させる処理を行う。

なお最終書き込みアドレス特定情報を第２の記憶領域（ランダムアクセス領域）３０の所定の位置に記憶させる処理は、例えば所定のイベントの発生の際に最後に第１の記憶領域２０に書き込まれたデータの最終書き込みアドレス特定情報を第２の記憶領域３０の指定されたアドレスに書き込む処理を行うことで実現してもよい。

すなわち、第１の記憶領域（リングバッファ領域）２０に書き込みを行う度に、第２の記憶領域（ランダムアクセス領域）３０の所定の位置に記憶させるのではなく、所定のイベントが発生した時点でいずれかに保持されているアドレスポインタ（第２の記憶領域に対する書き込み先アドレス、例えば図示しないアドレスカウンタレジスタ等に保持されている）を、第２の記憶領域（ランダムアクセス領域）３０の所定の位置に記憶させる構成でもよい。

また受け取ったデータが前記第１の記憶領域３０に書き込まれる度に、データの書き込み先を特定するための最終書き込みアドレス特定情報を第２の記憶領域２０の指定されたアドレス（以下最終書き込みアドレス保持エリアという）に上書きする処理を行う構成でもよい。このようにすると最終書き込みアドレス保持エリアは、常に最も直近に第１の領域（リングバッファ領域）に格納されたデータのアドレスを特定するための最終書き込みアドレス特定情報が記録されることになる。

そして、所定のイベントが発生した以降は、第１の記憶領域２０への新たなデータの書き込みは行われないので、第２の記憶領域３０の最終書き込みアドレス保持エリアも更新されない。従って中断再開時には、中断直前に第１の記憶領域へ書き込まれたデータのアドレスを特定する最終書き込みアドレス特定情報が記憶されている。

これにより中断再開時に第２の記憶領域（ランダムアクセス領域）３０の最終書き込みアドレス保持エリアから最終書き込みアドレス特定情報を読み出して、当該最終書き込みアドレス特定情報が示す最終書き込みアドレス示すデータエリアの次のデータエリアのアドレスを書き込み再開アドレスとして指定することができる。

一定間隔でのデータ取込みが中断した原因が対象装置の故障にあった場合でも、暫定的な措置により一部機能が回復する可能性は残っており、その場合、データ取込みが再開されてしまい肝心のログデータを意図せず消去してしまう危険が残っている。

本実施の形態によれば、データ取込みが何らかの理由で中断された場合には、外部から再開制御信号が入力されない限りデータ取込みが再開されず、中断直前のデータが上書きされて消去されてしまうのを防ぐことが出来る。

また、外部から制御信号を入力しデータ取込みを再開する場合、中断直前のデータに引き続きデータを取込み必要に応じて中断直前のデータが読み出せる状態で再開するか、メモリー領域先頭に戻り新規にデータ取込みをスタートするか選択的に実行させることができる。

次に、本実施の形態に係るデータ記録装置１の具体的な装置構成について説明する。図５は、データ記録装置１の具体的な装置構成の一例を示すブロック図である。

本実施の形態に係るデータ記録装置２００は、ＲＡＭ１４０を含む。ＲＡＭ１４０は、例えば、計測パラメータを保存するために使用される。ＲＡＭ１４０は、ＥＥＰＲＯＭやＦｅＲＡＭで構成してもよい。また、ＲＡＭ１４０を使用せずにＦｅＲＡＭ１１０が第２の記憶領域を含むようにして、第２の記憶領域に計測パラメータを保存してもよい。

本実施の形態に係るデータ記録装置２００は、計測機器１６０を含む。計測機器１６０は所定の時間間隔で所定の計測を行い、所定の時間間隔で計測データを出力する。

本実施の形態に係るデータ記録装置２００は、ＲＯＭ１３０を含む。ＲＯＭ１３０には、計測を制御するプログラムが格納される。

本実施の形態に係るデータ記録装置２００は、ＣＰＵ１００を含む。ＣＰＵ１００は、ＲＯＭ１３０に格納された制御プログラムに従い、キー１８０により入力される計測パラメータを使用し、計測機器が所定の時間間隔で出力する計測データを入出力インターフェース１５０を介して受け取り、ＦｅＲＡＭ１１０のリングバッファ領域１１２に転送する制御や、最終書き込みアドレス特定情報をＦｅＲＡＭ１１０のランダムアクセス領域１１４に格納する制御等を行う。また、ＣＰＵ１４０はタイマー１７０やディスプレー１９０の制御を行う。

すなわち、ＣＰＵ１００は、巡回書き込み制御部、及びアドレス記録処理部として機能する。

データ記録装置１では、ＣＰＵ１００、ＦｅＲＡＭ１１０、ＲＯＭ１３０、ＲＡＭ１４０及びＩ／Ｆ１５０は、１つの集積回路装置（例えば半導体チップ）として構成されていてもよい。そして、データ記録装置１は、当該集積回路装置で、計測機器を制御し、ディスプレーに画像を表示させるための表示画像データを生成する制御を行ってもよい。

図６は、データ記録装置の動作の一例を説明するためのフローチャート図である。

ここでは所定のイベントが発生すると記憶部のリングバッファへのデータ記録を中断し、再開制御信号を受けると、リングバッファにおいて中断前に格納されたデータのデータ格納エリアの次のデータ格納エリアからデータの格納を再開する構成のデータ記録装置の動作について説明する。

はじめに、記憶部（ＦｅＲＡＭ）の初期化を行う（ステップＳ１０）。この処理は記憶部（ＦｅＲＡＭ）内部で行われる。主な目的は記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）に保管してあるパラメータ類の初期化であるが、必要があれば記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ消去を実施するようにしてもよい。

次に測定機器より所定時間間隔で測定データを送付する処理を行う（ステップＳ２０）。

次にＣＰＵが測定データを受け取り、記録用測定データを生成する（ステップＳ３０）。

次にＣＰＵが記録用測定データの格納先（記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ格納先）のアドレスデータを生成する。

このとき受け取ったデータが所定のイベント発生後継続再開時に最初に受け取ったデータであれば、記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）から最終アドレス書き込み先特定情報を読み出して、前回の測定データ格納先アドレスとする処理を行い、ＣＰＵが記録用測定データの格納先（記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ格納先）のアドレスデータを生成する（ステップＳ４０、Ｓ５０、Ｓ６０）。

例えば前回の測定データのデータ格納先のアドレス＋記録用測定データのデータサイズ（必要であれば＋αしてもよい）で、今回の記録用測定データの格納先のアドレスデータを生成するようにしてもよい。ここで生成したアドレスデータはＣＰＵ内（例えばレジスタ等）に記憶させておくようにして、次回の測定データの格納先アドレスデータを生成する際に、前回の測定データのデータ格納先のアドレスとしてもちいるようにしてもよい。

なおＣＰＵ内に保持されているアドレスデータが所定のイベントにより失われていない場合には、記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）から最終アドレス書き込み先特定情報を読み出す処理を行わずにＣＰＵ内（例えばレジスタ等）に保持されているデータを用いて今回のアドレスデータを生成するようにしてもよい。

そしてＣＰＵはＦｅＲＡＭを記憶デバイスとして指定し、アドレス、記録用測定データのデータ転送を行う（ステップＳ６０）。

以降の処理は記憶部（ＦｅＲＡＭ）によって行われる処理となる。

外部で所定のイベントが発生すると、測定系異常信号が発生する。

記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けた場合または既に中断状態である場合でなければ、ＣＰＵから転送されたアドレスや記録用測定データを取り込む（ステップＳ７０、Ｓ８０）。

そして、リングバッファの指定されたアドレス（ＣＰＵから受け取ったアドレス）に記録用測定データを書き込む処理を行う（ステップＳ９０）。

また記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けると巡回書き込み制御を中断状態にし（ステップＳ７０、Ｓ１００）、以降再開制御信号を受けるまで、記憶部（ＦｅＲＡＭ）のリングバッファ領域への巡回書き込み制御は行わない。

再開制御信号を受けると、中断状態を解除する（ステップＳ１１０、Ｓ１２０）。

なお上記動作例では、例えばステップＳ９０で記録用測定データをリングバッファの指定されたアドレスに書き込む際に、ランダムアクセス領域に当該書き込みアドレスを書き込むようにしてもよい。

図７は、データ記録装置の他の動作例を説明するためのフローチャート図である。

ここでは所定のイベントが発生すると記憶部のリングバッファへのデータ記録を中断し、再開制御信号の種類が再開である場合にはリングバッファにおいて中断前に格納されたデータのデータ格納エリアの次のデータ格納エリアからデータの格納を再開し、新規である場合には、リングバッファの先頭位置から再開する制御を行うデータ記録装置の動作について説明する。

はじめに、記憶部（ＦｅＲＡＭ）の初期化を行う（ステップＳ２１０）。この処理は記憶部（ＦｅＲＡＭ）内部で行われる。主な目的は記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）に保管してあるパラメータ類の初期化であるが、必要があれば記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ消去を実施するようにしてもよい。

次に測定機器より所定時間間隔で測定データを送付する処理を行う（ステップＳ２２０）。

次にＣＰＵが測定データを受け取り、記録用測定データを生成する（ステップＳ２３０）。

次にＣＰＵが記録用測定データの格納先（記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ格納先）のアドレスデータを生成する。

このとき受け取ったデータが所定のイベント発生後継続再開時に最初に受け取ったデータであれば、記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）から最終アドレス書き込み先特定情報を読み出して、前回の測定データ格納先アドレスとする処理を行い、ＣＰＵが記録用測定データの格納先（記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ格納先）のアドレスデータを生成する（ステップＳ２４０、Ｓ２５０、Ｓ２６０）。

例えば前回の測定データのデータ格納先のアドレス＋記録用測定データのデータサイズ（必要であれば＋αしてもよい）で、今回の記録用測定データの格納先のアドレスデータを生成するようにしてもよい。ここで生成したアドレスデータはＣＰＵ内（例えばレジスタ等）に記憶させておくようにして、次回の測定データの格納先アドレスデータを生成する際に、前回の測定データのデータ格納先のアドレスとしてもちいるようにしてもよい。

なおＣＰＵ内に保持されているアドレスデータが所定のイベントにより失われていない場合には、記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）から最終アドレス書き込み先特定情報を読み出す処理を行わずにＣＰＵ内（例えばレジスタ等）に保持されているデータを用いて今回のアドレスデータを生成するようにしてもよい。

そしてＣＰＵはＦｅＲＡＭを記憶デバイスとして指定し、アドレス、記録用測定データのデータ転送を行う（ステップＳ２６０）。

以降の処理は記憶部（ＦｅＲＡＭ）によって行われる処理となる。

外部で所定のイベントが発生すると、測定系異常信号が発生する。

記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けた場合または既に中断状態である場合でなければ、ＣＰＵから転送されたアドレスや記録用測定データを取り込む（ステップＳ２７０，Ｓ２８０）。

そして、リングバッファの指定されたアドレス（ＣＰＵから受け取ったアドレス）に記録用測定データを書き込む処理を行う（ステップＳ２９０）。

また記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けると巡回書き込み制御を中断状態にし（ステップＳ２７０，Ｓ３００）、以降再開制御信号を受けるまで、記憶部（ＦｅＲＡＭ）のリングバッファ領域への巡回書き込み制御は行わない。

再開制御信号を受けると、中断状態を解除する（ステップＳ３１０、Ｓ３２０）。

そして継続／新規のいずれの再開であるか判断し、新規再開である場合には、ステップＳ２１０に戻り、記憶部（ＦｅＲＡＭ）の初期化を行い、継続再開である場合にはステップＳ２２０に戻る（ステップＳ３３０）。

なお上記動作例では、例えばステップＳ２９０で記録用測定データをリングバッファの指定されたアドレスに書き込む際に、ランダムアクセス領域に当該書き込みアドレスを書き込むようにしてもよい。

図８は、データ記録装置の動作の一例を説明するためのフローチャート図である。

ここでは所定のイベントが発生すると記憶部のリングバッファへのデータ記録を中断し、再開制御信号を受けると、リングバッファにおいて中断前に格納されたデータのデータ格納エリアの次のデータ格納エリアからデータの格納を再開する構成のデータ記録装置であって、リングバッファへのデータ書き込み時に毎回、ランダムアクセス領域の最終アドレス特定情報を書き換える方式（書き込みアドレスを毎回更新する方式）の動作について説明する。

はじめに、記憶部（ＦｅＲＡＭ）の初期化を行う（ステップＳ４１０）。この処理は記憶部（ＦｅＲＡＭ）内部で行われる。主な目的は記憶部（ＦｅＲＡＭ）の第２の領域（ランダムアクセス領域）に保管してあるパラメータ類の初期化であるが、必要があれば記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ消去を実施するようにしてもよい。

次に測定機器より所定時間間隔で測定データを送付する処理を行う（ステップＳ４２０）。

次にＣＰＵが測定データを受け取り、記録用測定データを生成する（ステップＳ４３０）。

次にＣＰＵが記録用測定データの格納先（記憶部（ＦｅＲＡＭ）の第１の領域（リングバッファ領域）のデータ格納先）のアドレスデータを生成する。

次に書き込みアドレスデータをＦｅＲＡＭのランダムアクセス領域から読み出して、今回の記録用測定データの書き込みアドレスを演算する（ステップＳ４４０）。例えば読みだした書き込みアドレスデータ＋記録用測定データのデータサイズ（必要であれば＋αしてもよい）で、今回の記録用測定データの格納先のアドレスデータを生成するようにしてもよい。

そしてＣＰＵはＦｅＲＡＭを記憶デバイスとして指定し、アドレス、記録用測定データのデータ転送を行う（ステップＳ４５０）。

以降の処理は記憶部（ＦｅＲＡＭ）によって行われる処理となる。

外部で所定のイベントが発生すると、測定系異常信号が発生する。

記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けた場合または既に中断状態である場合でなければ、ＣＰＵから転送されたアドレスや記録用測定データを取り込む（ステップＳ４６０、Ｓ４７０）。

次にランダムアクセス領域に今回の書き込みアドレス（ＣＰＵから転送されたアドレス）を書き込む（ステップＳ４８０）。これによりランダムアクセス領域の最終書き込みアドレス情報が今回の書き込みアドレスに更新される。

そして、リングバッファの指定されたアドレス（今回の書き込みアドレス）に記録用測定データを書き込む処理を行う（ステップＳ４９０）。

また記憶部（ＦｅＲＡＭ）は、測定系異常信号を受けると巡回書き込み制御を中断状態にし（ステップＳ４６０、Ｓ５００）、以降再開制御信号を受けるまで、記憶部（ＦｅＲＡＭ）のリングバッファ領域への巡回書き込み制御は行わない。

再開制御信号を受けると、中断状態を解除する（ステップＳ５１０、Ｓ５２０）。

なお上記動作例では、例えばステップＳ４４０においてＣＰＵが書き込みアドレスを演算する場合を例にとり説明したがこれに限られない。例えばＦｅＲＡＭに書き込みアドレスを生成する回路を設けて、当該書き込みアドレス生成回路で生成された書き込みアドレスを用いてリングバッファへの書き込みや、ランダムアクセス領域の最終アドレスの更新を行うようにしてもよい。

本実施の形態によれば、リングバッファを用いて、突発的なイベント発生直前のデータが上書きされて消去されてしまうのを防ぐことが出来るデータ記録装置を提供することができる。

必要なデータを記録することができ、記憶領域を効率よく利用することが可能なデータ記録装置を提供することができる。

そして所定のイベントが発生した場合には、継続再開制御信号（外部から制御信号）が入力されない限り第１のデータ領域（リングバッファ領域）に巡回書き込み制御データ取込みが再開されないように制御するため、中断直前のデータが上書きされて消去されてしまうのを防ぐことが出来る。そして中断再開時には、中断直前のデータを残したままこれに継続してデータを記憶させることができる。

また本実施の形態によれば、前記巡回書き込み制御が中断直前のデータに継続してデータを記憶させ必要に応じて中断直前のデータが読み出せる状態で再開するか、第２の記憶領域の先頭に戻り新規にデータ取込みをスタートするかの２方式の再開を選択的に実行させることが可能となる。

また上記実施の形態ではＣＰＵがソフトウエア的に巡回書き込み制御部と最終書き込みアドレス記録処理部の機能を実現する場合を例にとり説明したがこれに限られない。

例えば巡回書き込み制御部と最終書き込みアドレス記録処理部の機能を専用の回路でハードウエア的に実現することで、メモリチップ外部のＣＰＵやプログラム等を介さずにメモリチップ自体で、最終書き込みアドレスの管理が可能なインテリジェントな半導体記憶装置を実現することができる。

また、本発明では、記憶部１０として強誘電体メモリ（ＦｅＲＡＭ）を利用してもよい。強誘電体メモリは、一般的に、書き換え可能な回数が多く、かつ、書き換えに要する時間が短いことが知られている。そのため、記憶部の容量が小さく、かつ、書き換え回数の制限、及び、データの取得時間間隔の制限が小さいデータ記録装置を提供することができる。

なお、本発明は、上述の実施の形態に限定されるものではなく、種々の変形が可能である。本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。

本実施の形態のデータ記録装置の機能ブロック図である。 本実施の形態の記憶部の構成について説明するための図である。 巡回制御再開時の制御について説明するための図。 最終書き込みアドレス特定情報の記録について説明するための図。 データ記録装置の具体的な装置構成の一例を示すブロック図。 データ記録装置の動作の一例を説明するためのフローチャート図。 データ記録装置の他の動作例を説明するためのフローチャート図。 データ記録装置の他の動作例を説明するためのフローチャート図。

符号の説明

１ データ記録装置、１０ 記憶部、２０ 第１の記憶領域（リングバッファ領域）、３０ 第２の記憶領域（ランダムアクセス領域）、４０ 巡回書き込み制御部、５０ 最終書き込みアドレス記録処理部、６０ 測定データ、７０ イベント発生信号、８０ 再開制御信号、 １００ ＣＰＵ、１１０ ＦｅＲＡＭ、１１２ リングバッファ領域、１１４ ランダムアクセス領域、１３０ ＲＯＭ、１４０ ＲＡＭ

Claims (7)

1. データ記録装置であって、
   第１の記憶領域と第２の記憶領域を含む記憶部と、
   受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行い、所定のイベントが発生すると前記巡回書き込み制御を中断する巡回書き込み制御部と、
   前記巡回書き込み制御の中断前に最後に第１の記憶領域により書き込まれたデータのアドレスを特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに書き込む処理を行う最終書き込みアドレス記録処理部と、を含み、
   巡回書き込み制御部は、
   前記巡回書き込み制御が中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行うことを特徴とするデータ記録装置。
2. 請求項１において、
   前記最終書き込みアドレス記録処理部は、
   受け取ったデータが前記第１の記憶領域に書き込まれる度に、データの書き込み先を特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに上書きする処理を行うことを特徴とするデータ記録装置。
3. 請求項１乃至２のいずれかにおいて、
   前記巡回書き込み制御部は、
   前記巡回書き込み制御が中断状態にある時に新規再開制御信号を受けとると前記第１の記憶領域の１次元的に配列されたデータエリアの先頭から書き込みを開始させるため制御を行うことを特徴とするデータ記録装置。
4. 請求項１乃至３のいずれかにおいて、
   前記巡回書き込み制御部は、
   受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行う際の書き込みアドレスを生成する書き込みアドレス生成回路と、
   書き込みアドレス生成回路で生成された書き込みアドレスに受け取ったデータを書き込むデータ書き込み回路とを含み、
   前記最終書き込みアドレス記録処理部は、
   書き込みアドレス生成回路で生成された書き込みアドレスを、最終書き込みアドレス特定情報として第２の記憶領域の指定されたアドレスに書き込むアドレス書き込み回路を含むことを特徴とするデータ記録装置。
5. 請求項１乃至４のいずれかにおいて、
   記憶部は、強誘電体メモリで構成されていることを特徴とするデータ記録装置。
6. 請求項１乃至５のいずれかにおいて、
   記憶部は、不揮発性メモリで構成されていることを特徴とするデータ記録装置。
7. 第１の記憶領域と第２の記憶領域を含む記憶部を含むデータ記録装置の制御方法であって、
   受け取ったデータを前記第１の記憶領域に１次元的に配列されたデータエリアの先頭から末尾むかって順次書き込み、末尾に達したら再び先頭から末尾むかって順次書き込む巡回書き込み制御を行い、所定のイベントが発生すると前記巡回書き込み制御を中断する巡回書き込み制御ステップと、
   前記前記巡回書き込み制御の中断前に最後に第１の記憶領域により書き込まれたデータのアドレスを特定するための最終書き込みアドレス特定情報を第２の記憶領域の指定されたアドレスに書き込む処理を行う最終書き込みアドレス記録処理ステップと、を含み、
   巡回書き込み制御ステップにおいて、
   前記巡回書き込み制御が中断状態にある時に継続再開制御信号を受けとると、前記第２の記憶領域に記憶された最終書き込みアドレス特定情報を読み出し、当該最終書き込みアドレス特定情報に基づき再開時の書き込み開始アドレスを決定し、決定された書き込み開始アドレスから書き込みを開始させる制御を行うことを特徴とするデータ記録装置の制御方法。

Images