JP2008084929A - 検査装置の調整方法および半導体装置の検査方法 - Google Patents

検査装置の調整方法および半導体装置の検査方法 Download PDF

Info

Publication number
JP2008084929A
JP2008084929A JP2006260518A JP2006260518A JP2008084929A JP 2008084929 A JP2008084929 A JP 2008084929A JP 2006260518 A JP2006260518 A JP 2006260518A JP 2006260518 A JP2006260518 A JP 2006260518A JP 2008084929 A JP2008084929 A JP 2008084929A
Authority
JP
Japan
Prior art keywords
stage
substrate
probe needle
inspected
needle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006260518A
Other languages
English (en)
Inventor
Munehisa Yamada
宗久 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006260518A priority Critical patent/JP2008084929A/ja
Publication of JP2008084929A publication Critical patent/JP2008084929A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】電極パッドに対してプローブ針を接触させる際に、半導体基板上の特定領域にあるチップに対してプローブ針の過大な針圧が付与されることを抑制することができる検査装置の調整方法および半導体装置の検査方法を提供する。
【解決手段】ステージ105を鉛直方向に移動させてステージ105上に載置された半導体基板104の表面とプローブ針102の先端とを近づける過程で、半導体基板104に最初にプローブ針102の針痕が形成されたときの、ステージ105の位置である原点位置を取得する。原点位置の取得は、半導体基板104上の複数点に対してそれぞれ実施される。そして、取得した複数点における原点位置に基づいて、ステージ105を水平方向に移動させた際に、半導体基板104の表面が、各原点位置により構成される面と実質的に平行な面を移動する状態に調整する。
【選択図】図1

Description

本発明は、検査装置の調整方法および半導体装置の検査方法に関し、特に、半導体素子上にパッドを形成するPOE(Pad On Element)型の半導体装置の特性検査に好適な検査装置の調整方法および半導体装置の検査方法に関する。
従来、半導体集積回路装置(以下、半導体装置という。)の製造工程では、半導体基板上に形成された個々の半導体装置の良否判定を行うための電気特性検査が行われている。この種の電機特性検査として、半導体装置に形成された複数の電極パッド(ボンディングパッド)にタングステン等からなる複数のプローブ針をそれぞれ接触させて電気特性を測定するプロービング検査がある。
一方、近年の半導体装置の高集積化、高機能化、および動作速度の高速化に伴い、電極パッドのサイズやピッチ、並びに電極パッド上に形成された絶縁保護膜の開口サイズが縮小されている。また、チップ面積をさらに縮小するために、電極パッドの下層にも半導体集積回路を構成するトランジスタ等の素子や配線等(以下、単に回路という)を配置するPOE型の電極パッドが採用されつつある。
このようなPOE型の電極パッドでは、プロービングやワイヤボンディングの際に下層の回路にダメージが与えられることを防止する構造を採用する必要がある。例えば、後掲の特許文献1には、層間絶縁膜や保護膜にクラックが発生することを抑制できる電極パッド構造が提案されている。
図4は、従来の電極パッドの構造を示す断面図である。また、図5は、従来の電極パッドの平面図である。電極パッド11は、半導体基板1側から、第1配線層2、第1層間絶縁膜5、第2配線層3、第2層間絶縁膜6、および、第3配線層4が順に積層された構造を有する。ここでは、図5に示すように、矩形状に形成された第3配線層4が、プローブ針やボンディングワイヤ等との接触面を構成しており、当該接触面を露出させる開口部10を有する保護膜9が最上層に形成されている。
また、図4、および図5に示すように、第3配線層4の直下に位置する第2層間絶縁膜6には、平面視において矩形形状を有する複数の第2コンタクトホール8が設けられている。当該第2コンタクトホール8を介して、第3配線層4と第2配線層3とが電気的に接続されている。同様に、第2配線層3の直下に位置する第1層間絶縁膜5には、平面視において矩形形状を有する複数の第1コンタクトホール7が設けられている。当該第1コンタクトホール7を介して、第2配線層3と第1配線層2とが電気的に接続されている。
上記の構造では、各配線層2、3、4の間に適当な膜厚の層間絶縁膜5、6がそれぞれ介在されている。このため、すべての層間絶縁膜5、6に対して保護膜9の開口部10と同様の開口部を設け、各配線層2、3、4だけを直接積層した構造を有する電極パッドに比べて、電極パッドの外周部に形成される段差の数が少なくなる。したがって、第3配線層4の上面と保護膜9の上面との段差H1を小さくすることができる。また、保護膜9に生じ得るクラックの発生を効果的に低減させることが可能となり、信頼性を高めることが可能となる。
一方、プロービング検査工程では、半導体装置上に形成された複数の電極パッドに対応する複数のプローブ針を備えたプローブカードを用いて検査が行われる。このとき、対応する電極パッドとプローブ針とを低コンタクト抵抗で接触させるために、電極パッドに対するプローブ針の接触圧(以下、針圧という。)が適切な圧力に調整される。
上記プローブカードは、例えば、プリント基板等からなるベース基板に各プローブ針の基端部が固定された構造を有する。各プローブ針は、プリント基板上に形成された配線と電気的に接続されるとともに、当該配線が、例えば、プリント基板の一端に連結されるコネクタを介してLSIテスタ等に接続される。また、各プローブ針は、各プローブ針の先端とベース基板との距離がほぼ等しくなるように、高精度でプリント基板に取り付けられている。
上記プローブ針の針圧調整は、プローバー装置のステージ上に載置された半導体基板と、プローバー装置に固定された上記プローブカードのプローブ針の先端との間隔を調整することで行うことができる。例えば、半導体基板とプローブ針先端との間隔を徐々に狭め、プローブ針先端が電極パッドに接触を開始した状態から、さらにステージを所定量上昇させるのである。
このとき、プローブ針の先端は、電極パッドに突き刺さった後、オーバードライブする(電極パッドに突き刺さった状態で、水平方向にスライドする)。これにより、プローブ針と電極パッドとの間の密着性が高まり、低いコンタクト抵抗を得ることができる。この場合、プローブ針と電極パッドとが接触を開始するステージの高さ(以下、上下方向の原点位置という。)が予め特定される。そして、この上下方向の原点位置から、プローブカードに応じた量だけステージを上昇させる。なお、上述の針圧調整では、プローブ針の先端とベース基板との距離が、特性測定用プローブカードと同一となる状態に構成された1本のプローブ針のみを備えた針圧調整用プローブカードが使用されることもある。
特開平5−343466号公報
しかしながら、上下方向の原点位置の特定は、プローブ針が接触した際に導電膜上に形成される針痕を、作業者が目視で確認することで行われている。人が行う作業である以上、特定した原点位置は、個人差等によりばらつきが発生する。このような上下方向の原点位置のばらつきは、例えば、数十ミクロンのレンジに達する。したがって、上記針圧調整法を同一半導体基板の複数点に対して適用した場合、各上下方向の原点位置にばらつきが生じることになる。そして、この上下方向の原点位置を基準としてステージを所定量上昇させる操作を行った場合、同一の半導体基板上であっても、その位置によって、針圧が異なることになる。例えば、上記上下方向の原点位置が、電極パッドとプローブ針の先端とが接触を開始する位置より、両者の間隔が狭くなる方向にずれていた場合、当該原点位置に基づいて上記針圧調整を行うと、電極パッドに対して過大な針圧が付加される。
このように過大な針圧が付加された状況は、特に、図4および図5に示した構造を有するPOE型電極パッドに対してプローブ針を接触させる場合に問題となる。図6は、図4および図5に示した構造を有するPOE型電極パッドを備えた半導体装置の構造断面図である。図6では、半導体基板1上にはMOSトランジスタのような半導体素子30が形成され、その上に複数の層間絶縁膜27および中間配線26が形成されている。また、その最上部には、柱状導電体28、および金属から成るパッド24を含む電極パッド11が設けられている。
さて、上記電極パッド11上にプローブ針20が接触し、オーバードライブが行われると、プローブ針20から電極パッド11に伝達された応力は、金属からなるパッド24の塑性変形により消費される。また、過大な針圧でプローブ針20の先端がパッド24に接触することによりパッド24の膜厚が薄くなり、プローブ針20の先端がパッド24の底面近くまで到達していると、上記応力の一部がパッド24の下層に形成されている下地構造に直接伝達される。図6に示す電極パッド構造では、下部構造に応力が伝達されると、当該応力が柱状導電体28の下端部に集中する。この応力が、下部構造の許容量を超えていると、下部構造にクラック26が発生する。
下部構造にクラック26が発生すると、当該クラック26から水分等が侵入して半導体装置の長期信頼性が当然に低下する。さらに、図6に示すように、クラック6が半導体素子30等にまで到達した場合、プローブ針20を介して電極パッド5に印加された電圧あるいは電流により、当該クラック6に沿って漏洩電流が流れることがあり、半導体素子30等が破損する原因にもなる。
本発明は、上記従来の事情を鑑みてなされたものであり、電極パッドに対してプローブ針を接触させる際に、半導体基板上の特定領域にあるチップに対してプローブ針の過大な針圧が付与されることを抑制することができる検査装置の調整方法および半導体装置の検査方法を提供することを目的とする。
上記目的を達成するために、本発明は以下の技術的手段を採用している。まず、本発明は、水平面内で移動可能に構成されるとともに、被検査基板が載置されるステージと、当該ステージに対向して配置されたプローブ針とを備え、プローブ針を被検査基板の表面に接触させることにより被検査基板の検査を行う検査装置の調整方法を前提としている。そして、本発明に係る検査装置の調整方法は、ステージまたはプローブ針を鉛直方向に移動させてステージ上に載置された被検査基板の表面と前記プローブ針の先端とを近づける過程で、被検査基板表面に最初にプローブ針の針痕が形成されたときの、当該移動体の位置である原点位置を取得する。ここで、移動体とは、ステージまたはプローブ針である。上記原点位置の取得が、上記被検査基板上の複数点に対してそれぞれ実施される。そして、取得した複数点における原点位置に基づいて、前記被検査基板の表面が、各原点位置により構成される面と実質的に平行な面内で移動する状態に、前記ステージの水平面内の移動が調整される。
また、本発明に係る他の検査装置の調整方法は、まず、上記と同様にして、上記原点位置の取得が、上記被検査基板上の複数点に対してそれぞれ実施される。そして、取得した複数点における原点位置に基づいて、各原点位置により構成される面と、前記被検査基板の表面とが平行となる状態に、前記ステージの基板載置面の傾斜角度が調整される。
以上の構成によれば、被検査基板の全面にわたって、プローブ針先端と被検査基板との接触状態を均一にすることができる。
また、上記各構成において、上記被検査基板上の複数点に、上記プローブ針先端を接触させる同一形状の接触領域をそれぞれ形成しておき、当該接触領域に前記プローブ針を接触させることにより、上記原点位置を取得する構成を採用することができる。この場合、上記接触領域内の前記針痕の位置に基づいて、前記ステージの水平面内における移動方向の調整を行う。
一方、本発明に係る半導体装置の検査方法は、上述の検査装置の調整方法によって検査装置を調整した後、半導体装置の検査を行う。この場合、半導体装置は、上記プローブ針を接触させる、半導体装置を構成する素子上に形成された電極パッドを備える構成とすることができる。
本発明によれば、プローブ針と電極パッドとが接触を開始する原点位置を、被検査基板面内の複数点で検知し、当該原点位置に基づいて被検査基板表面の傾斜がなくなる状態を実現している。このため、被検査基板の全面にわたって、プローブ針と被検査基板表面との接触状態を、極めて均一にすることができる。この結果、適切なプローブ針圧が設定でき、POE型の電極バッドに対してプローブ針を接触させる場合であっても、被検査基板の全面において、クラック発生を防止することができる。
また、電極パッド内におけるプローブ針の接触位置に基づいて、前記ステージの水平面内における移動方向を調整することにより、プローブ針のパッドからのはみだし(θズレ)の発生を防止することができる。
以下、本発明に係る一実施の形態を、図面を参照しながら詳細に説明する。図1は、本発明に係る検査装置の調整方法が適用されるプローバー装置の要部を示す概略断面図である。
図1に示すように、プローバー装置100は、検査対象の半導体基板104(被検査基板)が載置されるステージ105を備える。また、当該ステージ105の基板載置面に対向する位置で、当該基板載置面に対して平行にプローブカード基板101を支持するトッププレート107を備える。
プローブカード基板101は、その先端が球面形状に加工されたプローブ針102を備えている。当該プローブ針102は、プローブカード基板101に対して、精密に位置決めされた上で固定されている。
また、ステージ105は、例えば、ステッピングモータ等により水平面内で移動自在に設けられている。また、ステージ105には、エアシリンダ等が内蔵されており、基板載置面に対して鉛直方向にも移動できる構造を有している。ステージ105は、測定が行われる際に、半導体基板1とプローブ針102とが接触する高さ(以下、アップ位置という。)まで上昇する。また、水平方向に移動する際には、プローブ針102と半導体基板104とが接触しない高さ(以下、ダウン位置という。)に下降して、移動を行う。なお、上記アップ位置は、例えば、0.5μmステップでその高さが設定できるようになっており、上記ダウン位置は、例えば、プローバー装置100がステージ105の昇降制御に使用する絶対座標系における所定高さに設定される。
また、ステージ105には、プローブ針102の先端位置を認識するための光学カメラ106が設けられている。さらに、トッププレート107には半導体基板104の上面に形成された電極パッドの表面位置を認識するための光学カメラ103が設けられている。
上記構成を有するプローバー装置100において、半導体基板上に形成された半導体装置の検査を行う場合、まず、上下方向の原点位置の取得が行われる。ここで、上下方向の原点位置とは、ステージ105上に載置された半導体基板104とプローブ針102の先端とを近づける過程で、プローブ針102の先端が、半導体基板104の表面に接触を開始する位置である。原点位置の取得は、半導体基板104上のパッド配置に応じた複数のプローブ針を備えたプローブカードを使用して実施することも可能であるが、ここでは、1本のプローブ針102のみを備えるプローブカード基板101を使用する。
まず、ステージ105上に半導体基板104が載置される。このとき、半導体基板104上の位置を指定する座標系と、プローバー装置100がステージ105の水平移動の制御に使用する座標系とを一致させる位置合わせ(いわゆる、ウエハアライメント)が公知の手法により実行される。なお、半導体基板104は、後述のように、その表面に電極パッドを備えている。
その後、プローバー装置100は、光学カメラ106が、プローブ針102の先端の直下に位置するようにステージ105を移動させる。通常、トッププレート107にプローブカード101を取り付ける位置は決まっている。このため、プローブ針102の先端の水平位置は、プローブカード101の取り付け誤差の範囲内で特定可能である。この水平位置を予めプローバー装置100に設定しておくことで、上記光学カメラ106の移動は容易に行うことができる。
この状態で、プローバー装置100は、光学カメラ106によりプローブ針102の先端を観測し、プローブ針102先端の垂直方向の位置を認識する。当該位置認識は、例えば、例えば、光学カメラ106がプローブ針102の先端にフォーカスを合わせたときの、フォーカス位置に基づいて求めることができる。
次に、プローバー装置100は、予め設定されている半導体基板104上の位置が光学カメラ103の直下に位置する状態に、ステージ105を移動させる。そして、半導体基板1の表面を光学カメラ103により観察する。プローバー装置100は当該画像と光学カメラ103により取得した画像とをパターンマッチングすることにより、電極バッドを検出する。そして、プローバー装置100は、検出した電極パッド表面の垂直方向の位置を認識する。このとき、プローバー装置100は、電極パッド表面の画像データを図示しない記憶装置に初期画像データとして記憶する。なお、当該記憶装置には、電極パッドのパターンマッチングに使用される画像も登録されており、プローバー装置100は、当該画像を読み出して、上述のパターンマッチングを行う。
なお、上述のプローブ針102の先端の位置の特定、および電極パッド5の表面位置の特定は、どちらを先に行ってよくその順序は問わない。
続いて、プローバー装置100は、上記認識結果に基づいて、プローブ針102先端の直下に電極パッド11が位置する状態にステージ105を移動させる。当該移動が完了した後、プローバー装置100は、上記認識結果に基づいて、プローブ針102の先端と電極パッドの表面とが近接し、かつ接触しない位置まで、ステージ105を上昇させる。
この後、プローバー装置100は、ステージ105を上記ダウン位置に下降させ、プローブ針102の先端の直下に位置していた半導体基板104上の位置を光学カメラ103の直下に移動させる。このとき、ステージ105の高さは、上述の初期画像データ取得時と同一の高さになっている。
そして、プローバー装置100は、光学カメラ103を介して電極パッド表面の画像データを取得し、上記初期画像データと比較することにより針痕の検出を行う。このとき、電極パッドの表面にプローブ針102の針痕がある場合には、直前のステージ上昇位置を上下方向の原点位置として取得する。当該原点位置は、上述の絶対座標系におけるステージ高さや、上記ダウン位置からのステージ上昇量として取得することができる。
一方、電極パッド上にプローブ針102の針痕がない場合には、プローバー装置100は、当該電極パッドを再度、プローブ針102の直下に移動させ、直前のステージ上昇位置よりも所定量(例えば、0.5μm)上方まで、ステージ105を上昇させる。プローバー装置100は、ステージ105を上記ダウン位置に下降させた後、再度、光学カメラ103において半導体基板104表面の画像データを取得し、針痕の検出を行う。
この動作が、電極パッド表面にプローブ針102の針痕が検出されるまで繰り返し実行され、上下方向の原点位置が特定される。この原点位置は、プローバー装置100の記憶装置に記憶されるとともに、例えば、プローバー装置100に付属したディスプレイ装置に数値的に表示される。
以上説明した、上下方向の原点位置の特定は、半導体基板104上の複数点に対して実施される。図2は、上述の上下方向の原点位置の特定に使用される半導体基板104を模式的に示す平面図である。図2に示すように、半導体基板104上には、アルミニウムまたはその合金膜を最上層の金属膜として備える、電極パッド11が面内の5カ所に形成されている。ここでは、図2において、半導体基板104の上方端部、中央部、下方端部、左方端部、および右方端部の5箇所に電極パッド11a〜11eが設けられている。また、各電極パッド11a〜11eは、図4に例示したような、POE型の構造を有している。さらに、図2では、各電極バッド11を、半導体基板104の全面に均等に配置しているが、当該配置は一例であり、半導体基板104上の検査範囲に応じて適宜設定することができる。なお、半導体基板104上には、他の多数の電極パッドが形成されており、上記電極パッド11a〜11eは、これらの電極パッドの中から選択されたものである。
図3は、図2に示した半導体基板104に対して取得した、上下方向の原点位置を示す図である。図3では、各電極パッド11a〜11eにおける原点位置を、中央部の電極パッド11bにおける原点位置との高さの差で示している。図3の例では、電極パッド11dの原点位置が、電極パッド11bの原点位置よりも4μm上方に位置していることを示している。また、電極パッド11aの原点位置は3μm上方、電極パッド11cの原点位置は2μm上方に位置している。さらに、電極パッド11eの原点位置は、電極パッド11bの原点位置よりも、2μm下方に位置している。
各電極パッド11a〜11eにおいて、上述の手法により、上下方向の原点位置が取得されると、プローバー装置100は記憶装置に記憶された各原点位置に基づいて、ステージ105に対する補正を行う。
当該補正は、ステージ105に対して機械的、あるいはソフト的にアライメント調整を行うことで行われる。ここで、機械的アライメント調整とは、ステージ105の基板載置面の傾斜角度(水平面に対する角度)を、各原点位置により構成される面と半導体基板104の表面とが平行になる状態に、機械的に調整することを指す。当該調整は、例えば、ステージ105の水平方向の移動面に対する、ステージ105の支持角度を調整することにより達成される。ここで、水平方向の移動面とは、ステージ105を水平方向に移動させるステッピングモータ等の駆動系の移動面である。また、この場合、ステージ105は、駆動系に対して、基板載置面の傾斜角度を調整自在に支持されている。
また、機械的アライメント調整は、トッププレート107を支持するプローバー装置100のフレームに対する上記移動面の角度を調整することにより達成することもできる。この場合、上記駆動系は、プローバー装置100のフレームに対して、その移動面の角度を調整自在に支持されている。
一方、ソフト的アライメント調整とは、ステージ105を水平方向に移動させる際にステージ105の高さを変更することにより、半導体基板104の表面を実質的に各原点位置により構成される面と平行な面内で移動させる状態に調整することを指す。このようなソフト的アライメント調整は、ステージ105の昇降を制御する制御部に対して、上述の原点位置の差を認識させることにより実現可能である。この場合、ステージ105の昇降を制御する制御部は、各原点位置の差に応じて、ステージ105を水平方向に移動させる際にステージ105の高さを変更する。
なお、上述のようにして取得した全ての原点位置が同一平面上にない場合、各原点位置により構成される面は、例えば、最小二乗法等により各原点位置に対する誤差が最小となる面とすればよい。また、本実施形態の場合、1本のプローブ針102により原点位置の認識を行っているため、各原点位置により構成される面は水平面となる。
このようすると、ステージ105がダウン位置にあるとき、半導体基板104のどの位置においても、半導体基板104の表面に対するプローブ針102の位置が同一になる。したがって、ステージ105水平方向に移動した後、一定の移動量だけステージ105を上昇させてアップ位置にすると、半導体基板104上のどの位置においても針痕が均一な形状、および寸法になる。この結果、半導体基板104上に形成された半導体装置毎の検査を、基板全面にわたって実施した場合であっても、特定領域の半導体装置に過度の針圧がかかることがなくなる。なお、ステージ105をアップ位置に移動させる際の一定の移動量は、上記調整が完了した後に、半導体基板104上の任意の電極パッドから求められた原点位置への移動量に、プローブ針のオーバードライブ量に相当する上昇量を加えた量である。
ところで、上記では、1本のプローブ針102を備えるプローブカード基板101をプローバー装置100に装着して、原点位置の取得を行っている。このため、半導体基板104上の各半導体装置に対する検査は、当該プローブカード基板101を、半導体装置が備える電極パッドに応じたプローブ針が配列された特性検査用プローブカードに取り替えた状態で行われる。
この場合、特性検査用プローブカードの各プローブ針の先端により構成される面が、上述の各原点位置により構成される面と完全に一致しない状況が生じる場合がある。これは、特性検査用プローブカードをトッププレート107に取り付ける際の取り付け精度に起因する。当該状況では、上述の調整を行った場合であっても、特性検査用プローブカードが備える複数のプローブ針のうち、一部のプローブ針が半導体装置の電極パッドに接触しなくなる恐れがある。電極パッドに接触しないプローブ針の検出は、半導体基板104上に形成されている、任意の半導体装置の各電極パッドを光学カメラ103の直下に移動させて、電極パッド表面の針痕の有無を観察することにより行うことができる。これにより、電極パッドに接触していないプローブ針が検出された場合には、上述の原点位置認識と同様の手法により、プローブ針が電極パッドに接触したときステージ105の高さを検出する。そして、検出した当該ステージ105の高さに基づいて、上述のアップ位置へステージ105を上昇させる際のステージ105の移動量を補正する。これにより、半導体基板104上のすべての半導体装置に対して、当該補正量の検出に使用した半導体装置と同一の状態で、プローブ針を接触させることができる。なお、本実施形態では、上述した調整により半導体基板104表面が水平になっている。このため、このような補正を行っても、半導体領域104上の特定領域において、プローブ針の針圧が過大になる状況は生じない。
以上説明したように、本実施形態によれば、プローブ針と電極パッドとが接触を開始する原点位置を、半導体基板面内の複数点で検知し、当該原点位置に基づいて半導体基板の表面が水平になる状態にステージを調整している。このため、半導体基板の全面にわたって、プローブ針と半導体基板表面との接触状態を、極めて均一にすることができる。この結果、適切なプローブ針圧が設定でき、POE型の電極バッドに対してプローブ針を接触させる場合であっても、半導体基板の全面において、クラック発生を防止することができる。特に、1本のプローブ針を備えたプローブカードを使用して原点位置を検知する構成では、各原点位置を極めて高精度に検知することができる。したがって、これにより検知した各原点位置に基づいて、半導体基板表面の傾きを補正することにより、基板全面にわたって極めて高精度に半導体基板とプローブ針先端との位置関係を一致させることができる。
また、本実施形態では、上述のように、原点位置認識の際に、電極パッドにおけるプローブ針の針痕の位置(水平位置)を認識し、電極パッド内の基準点(例えば、中央)からのずれを検出する構成にしてもよい。そして、各原点位置を認識する過程で取得された、基準点からのずれに基づいて、ステージの水平方向の移動方向を調整する構成とすれば、プローブ針が、電極パッドからはみだす不具合(θズレ)の発生を防止することができる。
なお、本発明は、以上で説明した各実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。例えば、上記実施形態では、実際の半導体装置が形成された半導体基板によりステージの調整を行う事例について説明したが、他の基板を用いてもよい。例えば、その全面にアルミニウムまたはアルミニウムを主成分とする合金薄膜が形成されている、調整用の基板を使用することができる。また、POE型の電極パッドのみを形成した、調整用の基板を使用することもできる。この場合、半導体装置が形成された半導体基板の検査を行う場合には、ステージの上昇量が半導体基板に応じて設定される。
また、上記では、ステージが上昇することにより、基板上にプローブ針を接触させる構成について説明したが、トッププレートの下降により当該接触が行われる構成であっても同様の効果を得ることができる。
本発明にかかる半導体装置および製造方法は、電極パッド下部に配置される半導体素子へダメージや破壊を防止することができ、検査装置の調整方法および半導体装置の検査方法として有用である。
本発明の一実施形態におけるプローブ装置を示す概略断面図 本発明の一実施形態における原点調整確認パッドの配置を示す平面図 本発明の一実施形態における調整前の原点調整高さバラツキを示す図 従来の電極パッド部の断面図 従来の電極パッド部の平面図 従来の電極パッド部の断面図
符号の説明
1 半導体基板
2 第1配線層
3 第2配線層
4 第3配線層
5 第1層間絶縁膜
6 第2層間絶縁膜
7 第1コンタクトホール
8 第2コンタクトホール
9 保護膜
10 パッド開口部
11 電極パッド
12 基準電極パッド
20 プローブ針
24 パッド
26 クラック
27 層間絶縁膜
28 柱状導電体
30 半導体素子
101 プローブカード基板
102 プローブ針
103 光学カメラ
104 半導体基板
105 ステージ
106 光学カメラ

Claims (5)

  1. 水平面内で移動可能に構成されるとともに、被検査基板が載置されるステージと、前記ステージに対向して配置されたプローブ針とを備え、前記プローブ針を前記被検査基板の表面に接触させることにより被検査基板の検査を行う検査装置の調整方法であって、
    ステージまたはプローブ針を鉛直方向に移動させて前記ステージ上に載置された被検査基板の表面と前記プローブ針の先端とを近づける過程で、前記被検査基板表面に最初にプローブ針の針痕が形成されたときの、当該移動体の位置である原点位置を取得するステップと、
    前記原点位置の取得を、前記被検査基板上の複数点に対してそれぞれ実施するステップと、
    前記取得した複数点における原点位置に基づいて、前記被検査基板の表面が、各原点位置により構成される面と実質的に平行な面内で移動する状態に、前記ステージの水平面内の移動を調整するステップと、
    を含むことを特徴とする検査装置の調整方法。
  2. 水平面内で移動可能に構成されるとともに、被検査基板が載置されるステージと、前記ステージに対向して配置されたプローブ針とを備え、前記プローブ針を前記被検査基板の表面に接触させることにより被検査基板の検査を行う検査装置の調整方法であって、
    ステージまたはプローブ針を鉛直方向に移動させて前記ステージ上に載置された被検査基板の表面と前記プローブ針の先端とを近づける過程で、前記被検査基板表面に最初にプローブ針の針痕が形成されたときの、当該移動体の位置である原点位置を取得するステップと、
    前記原点位置の取得を、前記被検査基板上の複数点に対してそれぞれ実施するステップと、
    前記取得した複数点における原点位置に基づいて、各原点位置により構成される面と、前記被検査基板の表面とが平行となる状態に、前記ステージの基板載置面の傾斜角度を調整するステップと、
    を含むことを特徴とする検査装置の調整方法。
  3. 前記被検査基板上の複数点に、前記プローブ針先端を接触させる同一形状の接触領域がそれぞれ設けられるとともに、前記接触領域に前記プローブ針を接触させることにより前記原点位置が取得され、
    前記接触領域における針痕の位置に基づいて、前記ステージの水平面内における移動方向を調整するステップをさらに含むことを特徴とする請求項1または2記載の検査装置の調整方法。
  4. 請求項1から3のいずれかに記載の検査装置の調整方法によって前記検査装置を調整した後、半導体装置を検査することを特徴とする半導体装置の検査方法。
  5. 前記半導体装置が、前記プローブ針を接触させる電極パッドを有し、前記電極パッドが半導体装置を構成する素子上に形成されている請求項4に記載の半導体装置の検査方法。
JP2006260518A 2006-09-26 2006-09-26 検査装置の調整方法および半導体装置の検査方法 Pending JP2008084929A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006260518A JP2008084929A (ja) 2006-09-26 2006-09-26 検査装置の調整方法および半導体装置の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006260518A JP2008084929A (ja) 2006-09-26 2006-09-26 検査装置の調整方法および半導体装置の検査方法

Publications (1)

Publication Number Publication Date
JP2008084929A true JP2008084929A (ja) 2008-04-10

Family

ID=39355504

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006260518A Pending JP2008084929A (ja) 2006-09-26 2006-09-26 検査装置の調整方法および半導体装置の検査方法

Country Status (1)

Country Link
JP (1) JP2008084929A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704623B (zh) * 2012-10-09 2017-07-25 东京毅力科创株式会社 探针卡安装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104704623B (zh) * 2012-10-09 2017-07-25 东京毅力科创株式会社 探针卡安装方法

Similar Documents

Publication Publication Date Title
JP4187718B2 (ja) プローブカード
JP2009276215A (ja) プローブ装置及びコンタクト位置の補正方法
JP4413130B2 (ja) プローブカードを用いた半導体素子の検査方法およびその検査方法により検査した半導体装置
KR20080086816A (ko) 프로브의 침끝위치의 검출 방법, 얼라이먼트 방법,침끝위치 검출 장치 및 프로브 장치
JPH02224259A (ja) 集積回路用プローブカードを検査する方法及び装置
JP2008053624A (ja) アライメント装置
JPWO2010073359A1 (ja) プローバ、試験装置、及び半導体チップの検査方法
JP2007132948A (ja) プローブカード、半導体試験システム及びプローブの接触方法
JP2008028103A (ja) ウエハプローバ
US7977957B2 (en) Method and apparatus for electrical testing of a unit under test, as well as a method for production of a contact-making apparatus which is used for testing
JP2007103860A (ja) プローブ接触痕検出方法、及び、プローバ
JP4156968B2 (ja) プローブ装置及びアライメント方法
US8436633B2 (en) Method to determine needle mark and program therefor
JPH098104A (ja) チップボンディング装置におけるキャリブレーション方法
KR101746292B1 (ko) 프로브 카드 정렬 방법
JP2008084929A (ja) 検査装置の調整方法および半導体装置の検査方法
US5561386A (en) Chip tester with improvements in handling efficiency and measurement precision
US20170322236A1 (en) Wafer inspection method
JPH067561B2 (ja) 半導体ウエハチツプの位置合わせ方法
JP2006261267A (ja) 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子
JP2011108695A (ja) 半導体検査装置、半導体装置の検査方法、及び半導体装置の検査プログラム
JP2019110259A (ja) プローバ
JP2006177787A (ja) 針圧調整用プローブカード、プローブ針の針圧調整方法および半導体装置の特性検査方法
JP5004454B2 (ja) プローバ及びプローバにおける回転・移動制御方法
JP3202577B2 (ja) プローブ方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080618