JP2008075134A - イリジウム酸化膜、電極、誘電体キャパシタ、及び半導体装置、並びにこれらの製造方法 - Google Patents
イリジウム酸化膜、電極、誘電体キャパシタ、及び半導体装置、並びにこれらの製造方法 Download PDFInfo
- Publication number
- JP2008075134A JP2008075134A JP2006256148A JP2006256148A JP2008075134A JP 2008075134 A JP2008075134 A JP 2008075134A JP 2006256148 A JP2006256148 A JP 2006256148A JP 2006256148 A JP2006256148 A JP 2006256148A JP 2008075134 A JP2008075134 A JP 2008075134A
- Authority
- JP
- Japan
- Prior art keywords
- film
- iridium oxide
- oxide film
- electrode
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】(110)結晶面が選択的に配向したイリジウム酸化膜である。また、イリジウムを含むターゲットを用い、酸素を含むガスを導入しながらスパッタリングする反応性スパッタリング法により、成膜温度が275℃以上400℃以下の条件およびスパッタ圧力が0.69Pa(5.2mTorr)以上1.09Pa(8.2mTorr)以下の条件下で、イリジウム酸化膜を形成する方法である。
【選択図】図5
Description
本発明のイリジウム酸化膜は、(110)結晶面が選択的に配向していることを特徴としている。
本発明のイリジウム酸化膜は、(110)結晶面が選択的に配向している。本発明において「(110)結晶面が選択的に配向している」とは、(110)結晶面からのX線回折強度をI110、(200)結晶面からのX線回折強度をI200とした場合において、I110/I200の値が8以上またはI200=0であることを意味する。
ちなみに、X線回折強度の絶対値(例えば、I110、I200など)は、X線源の強度、サンプル膜厚、積算時間等に依存した非物理量となるが、本発明において定義したI110/I200値は同一サンプルにおけるI110値とI200値との比であるため、測定条件に依存せず、純粋に膜中に含まれる結晶面の配向比を示している。(110)結晶面の配向と(200)結晶面の配向が1:1で混合しているイリジウム酸化膜(例えば、パウダー状態等)のI110/I200値は4となる(例えば、JCPDSカード参照)。
DCスパッタパワーが0.5kW以上1kW以下であることにより、安定に放電させることができ、還元された膜(イリジウム膜)の生成を抑えることができる。
上記断面SEM像を用い、イリジウム酸化膜表面とプラチナ凝集体表面のなす角を計測する。この計測を15ヶ所(15サンプル)について行い、得られた値の平均値を接触角とする。
式:EIrPt=γPt(1+cosθ)
ここで、θは上記プラチナ凝集体の接触角、γPtはプラチナ凝集体の表面エネルギーを示す。
以下、本発明の電極、誘電体キャパシタ、及び半導体装置、並びに、それらの製造方法について、図面を参照しつつ説明する。なお、実質的に同一の機能を有する部材には全図面通して同じ符号を付与し、重複する説明は省略する場合がある。
ここでイリジウム酸化膜56は、上述した本発明のイリジウム酸化膜を適用している。
また下部電極膜50は、本実施形態における半導体装置がスタック型であるため、積層されたすべての膜が導電膜である必要がある。
また高誘電体としては、例えば、BST((Ba,Sr)TiO3)、STO(SrTiO3)、BTO(BaTiO3)などが挙げられる。
誘電体膜60の膜厚は、本実施形態においては例えば120nmであるが、半導体装置の機能等によって随時最適化することができる。
ソース領域22およびドレイン領域24は、半導体基板12の表面上に、イオン等の不純物を注入することにより、互いに離間するように形成されている。またゲート電極28は、ソース領域22及びドレイン領域24の間にある活性領域の上に、ゲート絶縁膜26を介して形成されている。
次に、図8−1(B)に示すように、半導体基板12表面上の所定の位置を例えば局所的に酸化させることにより、素子と素子を分離するための素子分離絶縁層14を形成する。
次に、イリジウム膜54の表面上に、本発明のイリジウム酸化膜の製造方法を用いて、イリジウム酸化膜56を形成する。
さらに、イリジウム酸化膜56の表面上に、プラチナ膜58をスパッタ法により形成する。
12…半導体基板
20…トランジスタ
40…誘電体キャパシタ
50…下部電極膜(第一電極)
56…イリジウム酸化膜
58…プラチナ膜(金属膜)
60…誘電体膜
62…上部電極膜(第二電極)
Claims (13)
- (110)結晶面が選択的に配向したイリジウム酸化膜。
- イリジウムを含むターゲットを用い、酸素を含むガスを導入しながらスパッタリングする反応性スパッタリング法により、成膜温度が275℃以上400℃以下の条件およびスパッタ圧力が0.69Pa(5.2mTorr)以上1.09Pa(8.2mTorr)以下の条件下で、イリジウム酸化膜を形成するイリジウム酸化膜の製造方法。
- 請求項1に記載のイリジウム酸化膜と、
前記イリジウム酸化膜の表面上に形成された金属膜と、を含む電極。 - 前記金属膜は、プラチナを含むことを特徴とする請求項3に記載の電極。
- 請求項2に記載のイリジウム酸化膜の製造方法を用いてイリジウム酸化膜を形成するイリジウム酸化膜形成工程と、
前記イリジウム酸化膜の表面上に金属膜を形成する金属膜形成工程と、を含む電極の製造方法。 - 前記金属膜は、プラチナを含むことを特徴とする請求項5に記載の電極の製造方法。
- 請求項1に記載のイリジウム酸化膜、及び、前記イリジウム酸化膜の表面上に形成された金属膜を少なくとも有する第一電極と、
前記第一電極の前記金属膜の表面上に形成された誘電体膜と、
前記誘電体膜の表面上に形成された第二電極と、を備える誘電体キャパシタ。 - 前記金属膜は、プラチナを含むことを特徴とする請求項7に記載の誘電体キャパシタ。
- 請求項5又は6に記載の電極の製造方法を用いて第一電極を形成する第一電極形成工程と、
前記第一電極の前記金属膜の表面上に誘電体膜を形成する誘電体膜形成工程と、
前記誘電体膜の表面上に第二電極を形成する第二電極形成工程と、を含む誘電体キャパシタの製造方法。 - 半導体基板と、
前記半導体基板に形成されたトランジスタと、
前記半導体基板の上方に配設された、請求項7又は8に記載の誘電体キャパシタであって、前記半導体基板側から、前記第一電極、前記誘電体膜、前記第二電極が順次形成された誘電体キャパシタと、を備える半導体装置。 - 前記誘電体キャパシタの前記第一電極と、前記トランジスタと、が電気的に接続されていることを特徴とする請求項10に記載の半導体装置。
- 半導体基板を準備する半導体基板準備工程と、
前記半導体基板にトランジスタを形成するトランジスタ形成工程と、
前記半導体基板の上方に、請求項9に記載の誘電体キャパシタの製造方法を用いて誘電体キャパシタを形成する誘電体キャパシタ形成工程と、を含む半導体装置の製造方法。 - 前記誘電体キャパシタの前記第一電極と、前記トランジスタと、を電気的に接続する接続工程を更に含むことを特徴とする請求項12に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256148A JP4805775B2 (ja) | 2006-09-21 | 2006-09-21 | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006256148A JP4805775B2 (ja) | 2006-09-21 | 2006-09-21 | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008075134A true JP2008075134A (ja) | 2008-04-03 |
JP4805775B2 JP4805775B2 (ja) | 2011-11-02 |
Family
ID=39347490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006256148A Expired - Fee Related JP4805775B2 (ja) | 2006-09-21 | 2006-09-21 | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4805775B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111235536A (zh) * | 2020-03-17 | 2020-06-05 | 贵研铂业股份有限公司 | 一种晶粒高定向取向的铱溅射靶材及其制备方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091270A (ja) * | 1998-09-16 | 2000-03-31 | Nec Corp | 強誘電体容量で用いる電極のスパッタ成長方法 |
JP2002094023A (ja) * | 2000-07-10 | 2002-03-29 | Nec Corp | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 |
JP2005135824A (ja) * | 2003-10-31 | 2005-05-26 | Furuya Kinzoku:Kk | 透明電極及びその製造方法 |
JP2005223361A (ja) * | 2001-05-30 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
-
2006
- 2006-09-21 JP JP2006256148A patent/JP4805775B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000091270A (ja) * | 1998-09-16 | 2000-03-31 | Nec Corp | 強誘電体容量で用いる電極のスパッタ成長方法 |
JP2002094023A (ja) * | 2000-07-10 | 2002-03-29 | Nec Corp | 強誘電体膜の形成方法と強誘電体容量素子の製造方法 |
JP2005223361A (ja) * | 2001-05-30 | 2005-08-18 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
JP2005135824A (ja) * | 2003-10-31 | 2005-05-26 | Furuya Kinzoku:Kk | 透明電極及びその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111235536A (zh) * | 2020-03-17 | 2020-06-05 | 贵研铂业股份有限公司 | 一种晶粒高定向取向的铱溅射靶材及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4805775B2 (ja) | 2011-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4011334B2 (ja) | 強誘電体キャパシタの製造方法およびターゲット | |
US6300212B1 (en) | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide | |
JP6287278B2 (ja) | 半導体装置及びその製造方法 | |
KR100949109B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8664011B2 (en) | Semiconductor device and method of manufacturing the semiconductor device | |
US20070228431A1 (en) | Semiconductor device and its manufacturing method | |
US7217576B2 (en) | Method for manufacturing ferroelectric capacitor, method for manufacturing ferroelectric memory, ferroelectric capacitor and ferroelectric memory | |
JP3419665B2 (ja) | 半導体装置の製造方法 | |
JP4438963B2 (ja) | 強誘電体キャパシタ | |
JP3594787B2 (ja) | 半導体装置及びその製造方法 | |
US20080019075A1 (en) | Dielectric capacitor | |
JP4805775B2 (ja) | イリジウム酸化膜の製造方法、電極の製造方法、誘電体キャパシタの製造方法、及び半導体装置の製造方法 | |
US7527984B2 (en) | Semiconductor device | |
JP2002289809A (ja) | 半導体装置およびその製造方法 | |
JP6217260B2 (ja) | 半導体装置、及び半導体装置の製造方法 | |
JP5994466B2 (ja) | 半導体装置とその製造方法 | |
JP5200581B2 (ja) | 半導体装置及びその製造方法 | |
US20030098466A1 (en) | Capacitor element, method for manufacturing the same, semiconductor device and method for manufacturing the same | |
JP5104850B2 (ja) | 半導体装置の製造方法 | |
JP5338800B2 (ja) | 半導体装置の製造方法 | |
JP2018010934A (ja) | 半導体装置及びその製造方法 | |
JP2009105228A (ja) | 半導体装置の製造方法 | |
JP2008227215A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080922 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081210 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110811 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140819 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |