JP2008068405A - サーマルヘッド及びその製造方法 - Google Patents

Abstract

【目的】ラインアンドスペースの狭い挟配線領域に精度良く電極配線を形成可能なサーマルヘッド及びその製造方法を得る。
【構成】グレーズ基板の凸面段差部上に所定ピッチで並ぶ複数の発熱抵抗体と、隣り合う一対の発熱抵抗体を導通接続する折返配線と、折返配線を介して隣り合う一対の発熱抵抗体に通電するコモン配線及び個別配線と、個別配線の一端部に形成したボンディングパッドとを備えたサーマルヘッドにおいて、コモン配線は、列状に並ぶボンディングパッドの間に位置する幅の狭い挟配線領域と、この挟配線領域より幅の広い広配線領域を有していて、この広配線領域は発熱抵抗体と同一材料からなる抵抗体層と導体層により形成し、挟配線領域は抵抗体層が存在せず導体層のみで形成する。
【選択図】図４

Description

本発明は、折り返し電極構造のサーマルヘッド及びその製造方法に関する。

従来のサーマルヘッドでは、グレーズ基板上に所定ピッチで並ぶ複数の発熱抵抗体を通電するための電極構造として、隣り合う一対の発熱抵抗体を導通接続する折り返し電極と、この折り返し電極を介して一対の発熱抵抗体を通電するコモン配線及び個別配線とを有する折り返し電極構造が知られている。折り返し電極構造における電極配線は、高密度化や基板小型化に伴い、ますます微細化する傾向にある。特に、個別配線のボンディングパッド間に位置するコモン配線は、個別配線の一端部に形成される駆動ＩＣ用のボンディングパッドを一定以上に小型化できないことから、そのラインアンドスペース（電極幅及び電極間隔）が現状でもライン約１２μｍ、スペース約６μｍと非常に狭い。

グレーズ基板として凸面段差部を有する凸段差グレーズ基板を用いる場合、上記電極配線（折り返し電極、コモン配線及び個別配線）は、凸段差グレーズ基板上に抵抗体層を全面的に成膜し、抵抗体層をフォトリソグラフィ法により所定形状の抵抗体パターンとした後、凸面段差部上の複数の発熱抵抗体となる領域を除く抵抗体パターン上に導体層を形成することで得られる。具体的に、抵抗体パターンを形成するフォトリソグラフィ工程では、抵抗体層にレジストを塗布し、レジストを露光・現像して所定の抵抗体形状を得るためのレジストパターンを形成し、このレジストパターンをマスクにして抵抗体層をエッチングし、さらにレジストを除去する。レジストパターンを形成する際には、発熱抵抗体の平面的な大きさを高精度に規定するため、凸面段差部の頂上部に露光ピントを合わせてレジスト全体を露光する（一括露光；図５参照）。導体層は、凸面段差部の頂上部と底部に形成した抵抗体パターンの一部をそれぞれ上段・下段アライメントキー（位置合わせ指標）として用い、フォトリソグラフィ法（レジスト塗布、露光、現像、エッチング、レジスト除去）で形成する。導体層の直下に位置する抵抗体パターンは、導体層とグレーズ基板の密着性を高める密着層として機能する。

近年では、高密度化や基板小型化に対応して、凸段差グレーズ基板の凸面段差部の段差が大きくなる傾向にある。このため、電極配線を形成する際に、凸面段差部の頂上部に露光ピントを合わせてレジスト全体を露光する一括露光では、凸面段差部の底部の露光ピントがぼやけてパターニング精度が悪化する。電極配線のラインアンドスペースを十分に確保できれば問題ないが、上述したボンディングパッド間のコモン配線のように微細電極配線が要求される挟配線領域では、電極間の抵抗体層や導体層が完全に除去されずに電極ショートが起きるなど、微細電極配線を形成できないことが問題になってきた。この解決策としては、凸面段差部の頂上部と底部のそれぞれに露光ピントを合わせて二段露光し（図６参照）、頂上部レジストパターンと底部レジストパターンを用いてパターニング精度を高めることが考えられる。
特開平１−１０５７５８号公報

しかしながら、二段露光を用いて導体層を形成するには、抵抗体パターンとのアライメントをとるために凸面段差部の頂上部と底部のそれぞれに設けたアライメントキーを利用する。このアライメントキーは、抵抗体パターンの一部を利用して凸面段差部の頂上部と底部に同一工程で同時に形成する必要があるが、抵抗体パターンを二段露光により形成すると頂上部と底部のアライメントキーを同時形成できず、アライメントキー自体に位置ずれが生じる。よって、このアライメントキーを基準にして形成される導体層は、凸面段差部の頂上部と底部におけるパターンずれ、また、抵抗体パターンとのパターンずれが大きくなりすぎ、やはり微細電極配線を得ることが難しかった。

本発明は、上記課題に鑑みてなされたものであり、ラインアンドスペースの狭い挟配線領域にパターン精度良く電極配線を形成可能なサーマルヘッド及びその製造方法を得ることを目的とする。

本発明は、抵抗体パターンを一括露光により形成すれば、凸面段差部の頂上部と底部にアライメントキーを同時形成することができ、このアライメントキーを用いて導体層を二段露光によりパターン精度良く形成できること；抵抗体層を設けずに導体層のみで挟配線領域の電極配線を構成すれば、抵抗体パターンを一括露光により形成しても、挟配線領域に微細な電極配線を形成できる（ショートが起きない）こと；及び挟配線領域外では抵抗体層と導体層により電極配線を構成すれば、電極配線（導体層）の密着性が高まること；に着目して完成されたものである。

すなわち、本発明は、凸面段差部を有するグレーズ基板と、凸面段差部上に所定ピッチで並ぶ複数の発熱抵抗体と、この複数の発熱抵抗体を通電するための電極配線とを備えたサーマルヘッドにおいて、電極配線は、幅の広い広配線領域と幅の狭い狭配線領域とを有しており、広配線領域は発熱抵抗体と同一材料からなる抵抗体層と導体層により形成され、狭配線領域は抵抗体層が存在せず導体層のみで形成されていることを特徴としている。

本発明は、より具体的な態様によれば、凸面段差部を有するグレーズ基板と、凸面段差部上に所定ピッチで並ぶ複数の発熱抵抗体と、隣り合う一対の発熱抵抗体を導通接続する折返配線と、この折返配線を介して隣り合う一対の発熱抵抗体に通電するコモン配線及び個別配線と、この個別配線の一端部に形成された駆動ＩＣ接続用のボンディングパッドとを備えたサーマルヘッドにおいて、コモン配線は、列状に並ぶ前記ボンディングパッドの間に位置する幅の狭い挟配線領域と、この挟配線領域より幅の広い広配線領域を有しており、この広配線領域は発熱抵抗体と同一材料からなる抵抗体層と導体層により形成され、挟配線領域は抵抗体層が存在せず導体層のみで形成されていることを特徴としている。

少なくともコモン配線の挟配線領域、ボンディングパッド及び該ボンディングパッドにワイヤーボンディングされた駆動ＩＣを含むボンディング部には、該ボンディング部を覆う封止樹脂層を設けることが好ましい。この封止樹脂層を設けることで、密着層として機能する抵抗体層が存在しないコモン配線の挟配線領域の剥がれや破断を防止できる。

複数の発熱抵抗体の表面には、絶縁材料からなる絶縁バリア層を備えることが好ましい。この絶縁バリア層は、各発熱抵抗体の平面的な大きさを規定し、且つ、製造工程中のダメージから発熱抵抗体を保護する機能を有する。

また本発明は、製造方法の態様によれば、凸面段差部を有するグレーズ基板上に、抵抗体層を全面的に成膜する工程；この抵抗体層を凸面段差部の頂上部と底部で同時にパターニングし、複数の発熱抵抗体と、形成すべき電極配線の幅が狭い挟配線領域では除去され該挟配線領域より幅が広い広配線領域に存在する抵抗体パターンと、凸面段差部の頂上部及び底部を示す上段及び下段アライメントキーとを形成する工程；抵抗体パターンを含むグレーズ基板上に、導体層を全面的に成膜する工程；導体層上にレジストを塗布する工程；上段アライメントキーを用いてフォトマスクを位置調整し、凸面段差部の頂上部に露光ピントを合わせて該頂上部のレジストを露光する工程；下段アライメントキーを用いてフォトマスクを位置調整し、凸面段差部の底部に露光ピントを合わせて該底部のレジストを露光する工程；露光後のレジストを現像し、形成すべき電極配線と同一形状をなすレジストパターンを形成する工程；このレジストパターンをマスクにして導体層をエッチングし、エッチング後にレジストパターンを除去する工程；を有することが好ましい。

より具体的には、電極配線は、隣り合う一対の発熱抵抗体を導通接続する折返配線と、この折返配線を介して隣り合う一対の発熱抵抗体に通電するコモン配線及び個別配線とにより形成する。そして、コモン配線において、個別配線の一端部のボンディングパッド間に位置する幅の狭い挟配線領域を導体層のみで形成し、この挟配線領域よりも幅の広い広配線領域を抵抗体層と導体層により形成することが好ましい。

抵抗体層の成膜工程と抵抗体層のパターニング工程の間に、抵抗体層の上に絶縁材料膜を全面的に形成する工程と、この絶縁材料膜をパターニングし、抵抗体層の発熱抵抗体の形成領域を覆う絶縁バリア層と、凸面段差部の頂上部に基準アライメントキーを形成する工程とを有し、上段アライメントキーは、基準アライメントキーの上に重ねて形成することが好ましい。この態様によれば、上段アライメントキーの位置精度が向上し、凸面段差部の頂上部におけるパターン精度も向上する。

上段及び下段アライメントキーは、発熱抵抗体及び電極配線の形成領域に重ならない予備領域に形成することが実際的である。

本発明によれば、ラインアンドスペースの狭い挟配線領域にパターン精度良く電極配線を形成可能なサーマルヘッド及びその製造方法を得ることができる。

図１は本発明を適用したサーマルヘッドの全体構成を示す概略構成図であり、図２は同サーマルヘッドの一部を拡大して示す平面図、図３は同サーマルヘッドの折返配線及び個別配線を切断して示す断面図である。

サーマルヘッドは、複数の発熱抵抗体を有するヘッド基板１と、この発熱抵抗体を通電制御するためのＩＣ基板２０とを独立に備えている。

ヘッド基板１は、Ｓｉやセラミック材料、金属材料等からなる放熱性基板２の表面にグレーズ層（全面グレーズ層）３を有するグレーズ基板である。グレーズ層３は、放熱性基板２の一端部側に位置する断面略半球面状の凸面段差部３ａと、この凸面段差部３ａの底部に連続して均一な膜厚で形成された平坦部３ｂとで構成されている。凸面段差部３ａの底部の高さと平坦部３ｂの表面高さは一致しており、凸面段差部３ａの頂上部Ｔと底部Ｂの段差Δは、５０〜２００μｍ程度である。

グレーズ層３の凸面段差部３ａの上には、図１及び図２の左右方向に所定のピッチ間隔Ｐをあけて一列に並ぶ複数の発熱抵抗体４が形成されている。複数の発熱抵抗体４は、Ｔａ₂Ｎ又はＴａ−ＳｉＯ₂等を用いてグレーズ層３上に部分的に形成された抵抗体パターンの一部であり、その表面が絶縁バリア層５により覆われている。抵抗体パターンは、複数の発熱抵抗体４となる領域以外にも、電極配線の形成領域（一部除く）に電極導体層の密着層として、また、発熱抵抗体４及び電極配線の形成領域に重ならない予備領域にレジストパターニング用のアライメントキー４５Ｕ、４５Ｄ（図１）として形成されている。絶縁バリア層５は、例えばＳｉＯ₂、ＳｉＯＮ、ＳｉＡｌＯＮ等の絶縁材料からなり、各発熱抵抗体４の平面的な大きさ（抵抗長Ｌ、抵抗幅Ｗ）を規定している。隣り合う発熱抵抗体４の間にはグレーズ層３が露出する隙間が設けられており、本実施形態では、隣り合う一対の発熱抵抗体４（４ａ、４ｂ）により１つの印刷ドットＤが構成される。発熱抵抗体４及び印刷ドットＤのピッチ間隔Ｐは５μｍ程度である。

一対の発熱抵抗体４ａ、４ｂは、図２に示されるように、互いの抵抗長方向の一端部が折返配線６により接続されていて、一方の発熱抵抗体４ａの抵抗長方向の他端部には個別配線７が接続され、他方の発熱抵抗体４ｂの抵抗長方向の他端部にはコモン配線８が接続されている。個別配線７とコモン配線８は一対の発熱抵抗体４ａ、４ｂに対して同一方向で接続され、個別配線７とコモン配線８の間にはグレーズ層３が露出する隙間が設けられている。これら折返配線６、個別配線７及びコモン配線８は、それぞれの発熱抵抗体４側の端部が絶縁バリア層５にオーバーレイしている。

折返配線６は、コ字状に形成され、発熱抵抗体４の抵抗幅Ｗ及びピッチ間隔Ｐに一致するラインアンドスペースを有している。この折返配線６は、一対の発熱抵抗体４ａ、４ｂとその隙間を覆う矩形状で形成してもよい。

個別配線７は、一対の発熱抵抗体４ａ、４ｂで構成される複数の印刷ドットＤを個別に通電する電極配線であって、各印刷ドットＤに設けられている。各個別配線７は、発熱抵抗体４ａに接続した一端部とは反対側の他端部に形成された外部接続用のボンディングパッド９を有しており、ワイヤーボンディングによってＩＣ基板２０上の駆動ＩＣ２１に接続されている。駆動ＩＣ２１は複数の印刷ドットＤを選択的に通電する通電制御を行う。ボンディングパッド９は個別配線７よりも幅広に形成されていて、隣り合うボンディングパッド９同士の隙間は発熱抵抗体４のピッチ間隔Ｐよりも狭くなっている。

コモン配線８は、複数の印刷ドットＤに共通電位を与える電極配線であって、ボンディングパッド９の間に位置して幅が狭い挟配線領域８Ａと、この挟配線領域よりも幅が広い広配線領域８Ｂとを有している。

広配線領域８Ｂには、隣り合う印刷ドットＤの発熱抵抗体４ｂにそれぞれ接続した複数の分枝配線部８Ｂ１と、複数の印刷ドットＤの配列方向（図１及び図２の左右方向）に延びて該配列方向の両端から給電される単一の大面積配線部８Ｂ２とが含まれる。複数の分枝配線部８Ｂ１は、発熱抵抗体４の抵抗幅Ｗ及びピッチ間隔Ｐに一致するラインアンドスペースで形成されており、大面積配線部８Ｂ２はコモン抵抗を下げるために発熱抵抗体４の抵抗幅Ｗよりもはるかに大きな幅寸法で形成されている。大面積配線部８Ｂ２の長手方向の両端には、ワイヤーボンディングによりＩＣ基板２０の電源２２が接続されている。

一方の挟配線領域８Ａは、ボンディングパッド９の間に位置して複数の分枝配線部８Ｂ１と大面積配線部８Ｂ２を接続する挟配線部である。この挟配線部８Ａでは、そのラインアンドスペースが現状でライン約１２μｍ、スペース約６μｍ程度となっており、分枝配線部８Ｂ１及び大面積配線部８Ｂ２に比べて非常に狭い。図４は、挟配線領域８Ａを拡大して示す（ａ）平面図、（ｂ）断面図である。

絶縁バリア層５、折返配線６、個別配線７及びコモン配線８を含むヘッド基板１の基板表面は、ボンディング部（ボンディングパッド９、コモン配線８の大面積配線部８Ｂ２、挟配線部８Ａ）を除いて、絶縁性耐磨耗保護層１１により覆われている。絶縁性耐磨耗保護層１１は、ＳｉＯ₂やＳｉＡｌＯＮ等の絶縁材料からなり、プラテンローラとの接触による摩擦等からヘッド基板１及びＩＣ基板２０を保護する。

ＩＣ基板２０は、ヘッド基板１に隣接して設けられ、その基板表面に複数の駆動ＩＣ２１と各駆動ＩＣの両側を挟んで配置された一対の電源２２を備えている。駆動ＩＣ２１は、各印刷ドットＤの発熱抵抗体４ａへの通電／非通電を切り替えるスイッチング素子である。図１では理解を容易にするため省略して描いてあるが、各駆動ＩＣ２１は、実際には１２８ｂｉｔ分の印刷ドットＤに対応する数の制御ラインを備えている。

ＩＣ基板２０の駆動ＩＣ２１、一対の電源２２及びヘッド基板１のボンディング部（ボンディングパッド９、コモン配線８の挟配線部８Ａと大面積配線部８Ｂ２）は、封止樹脂１２により封止されている。

上記全体構成を有するサーマルヘッドにおいて、図３に示される折返配線６、個別配線７及びコモン配線８の広配線領域８Ｂは、抵抗体層４０とＡｌ導体層５０により形成されている。これら折返配線６、個別配線７及びコモン配線８の広配線領域８Ｂの形成領域に位置する抵抗体層４０は、Ａｌ導体層５０とグレーズ層３の間に介在することで、Ａｌ導体層５０の密着性を高める密着層として機能する。

一方、図４（ａ）（ｂ）に示されるコモン配線８の挟配線領域（挟配線部）８ＡはＡｌ導体層５０のみで形成されていて、抵抗体層４０が存在しない。図４（ａ）では、白領域が抵抗体層４０の存在しない領域を、ハッチング領域が抵抗体層４０の存在する領域をそれぞれ示している。この抵抗体層４０を設けない構成により、微細な電極配線を精度良く形成する（一括露光（図５）で抵抗体パターニングした後、二段露光（図６）でＡｌ導体パターニングする）ことができる。挟配線領域８Ａでは、抵抗体層４０が存在しないことでグレーズ層３とＡｌ導体層５０との密着性は弱いが、封止樹脂１２により覆われているので、Ａｌ導体層５０の剥がれや破断は生じない。

次に、図５〜図１０を参照し、本実施形態によるサーマルヘッドの製造方法について説明する。図５及び図６はフォトリソグラフィ工程で行うレジスト露光を説明する模式図であり、図７はサーマルヘッドの製造工程の流れを示すフローチャートである。図８〜図１１は、サーマルヘッドの各製造工程を示す（ａ）平面図、（ｂ）断面図である。

本実施形態のレジスト露光には、図５に示されるように全面グレーズ層３の凸面段差部３ａの頂上部Ｔに露光ピントＦ・Ｐを合わせた状態でレジスト全体を露光する一括露光と、図６に示されるように凸面段差部３ａの頂上部Ｔに露光ピントＦ・Ｐ₁を合わせた状態で該頂上部Ｔのレジストを露光するステップと凸面段差部３ａの底部Ｂに露光ピントＦ・Ｐ₂を合わせた状態で該底部Ｂのレジストを露光するステップとに分けて行う二段露光とがある。この一括露光は絶縁バリア層５を形成する際及び抵抗体パターンを形成する際のフォトリソグラフィ工程で実行し、二段露光はＡｌ導体層５０を形成する際のフォトリソグラフィ工程で実行する。

以下、図７のフローチャートに沿ってサーマルヘッドの各製造工程を説明する。先ず最初に、全面グレーズ層３を有するヘッド基板１の上に、Ｔａ₂Ｎ又はＴａ−ＳｉＯ₂等からなる抵抗体層４０を全面的に成膜する（Ｓ１）。

次に、抵抗体層４０の上に、ＳｉＯ₂、ＳｉＯＮ、ＳｉＡｌＯＮ等の絶縁材料からなる絶縁材料層を全面的に成膜する（Ｓ２）。

続いて、上記絶縁材料膜の上にレジストを塗布し、全面グレーズ層３の凸面段差部３ａの頂上部Ｔで生じるレジストの干渉縞を位置合わせ指標にして絶縁材料層をパターニングする（Ｓ３）。レジストの干渉縞は、レジスト表面の画像処理により検知できる。この絶縁層パターニング工程では、レジストを一括露光（図５）及び現像してなる第１レジストパターンを用い、この第１レジストパターンをマスクにして絶縁材料膜をエッチングした後、第１レジストパターンを除去する。これにより、図８に示すように、抵抗体層４０の上に、形成すべき発熱抵抗体の抵抗長Ｌを規定する絶縁バリア層５と、凸面段差部３ａの頂上部Ｔを示す基準アライメントキー４５とを形成する。絶縁バリア層５で覆われた抵抗体層４０の領域は、後に複数の発熱抵抗体４となる。基準アライメントキー４５は、中心位置が判別容易な十字キーとし、発熱抵抗体や電極配線を形成する領域とは重ならない予備領域に形成する。

続いて、基準アライメントキー４５を用い、抵抗体層４０をパターニングする（Ｓ５）。この抵抗体パターニング工程では、絶縁バリア層５を含む抵抗体層４０の上にレジストを塗布するステップと、基準アライメントキー４５を用いてフォトマスクを位置調整し、レジスト全体を一括露光（図５）及び現像して第２レジストパターンを形成するステップと、この第２レジストパターンを用いて絶縁バリア層５および抵抗体層４０を順次エッチングするステップと、第２レジストパターンを除去するステップとを順に実行する。これにより、図９に示すように、発熱抵抗体４と折返配線６、個別配線７及びコモン配線８の広配線領域８Ｂの一部となる抵抗体パターン４０’と、基準アライメントキー４５上に位置する上段アライメントキー４５Ｕと、凸面段差部３ａの底部を示す下段アライメントキー４５Ｄとを抵抗体層４０により形成し、コモン配線８の挟配線領域８Ａとなる領域βでは抵抗体層４０を除去し、該除去部分にグレーズ層３を露出させる。

上記第２レジストパターンを形成する際に一括露光を用いると、凸面段差部３ａの底部Ｂで露光ピントがぼやけることから、特にラインアンドスペースが厳しいコモン配線８の挟配線領域８Ａにおいて、本来は配線間隔であるところのレジストが抜けない等の不具合が生じる。本実施形態では、挟配線領域８Ａに存在する抵抗体層４０をすべて除去することで、これを解決する。電極配線の直下に設ける抵抗体パターン４０’は密着層として機能するものであり、この抵抗体パターン４０’が存在しなくても電極配線としての機能には何も影響がない。これにより、上段アライメントキー４５Ｕと下段アライメントキー４５Ｄを同時に形成することができ、両アライメントキー間の位置ずれが最小限に抑えられる。下段アライメントキー４５Ｄのパターニング精度は、上段アライメントキー４５Ｕに比べて落ちるが、その中心位置を判別可能な程度にあればよい。上段アライメントキー４５Ｕ及び下段アライメントキー４５Ｄは、中心位置が判別容易な十字キーで形成する。

抵抗体パターニング工程後は、絶縁バリア層５及び抵抗体パターン４０’を含むグレーズ層３の上に、Ａｌ導体層５０を全面的に成膜する（Ｓ６）。

続いて、Ａｌ導体層５０の上にレジストを塗布し（Ｓ７）、このレジストを、上段アライメントキー４５Ｕ及び下段アライメントキー４５Ｄを用いて二段露光する（Ｓ８、Ｓ９；図６）。二段露光では、先ず、上段アライメントキー４５Ｕを用いてフォトマスクを位置調整し、凸面段差部３ａの頂上部Ｔに露光ピントＦ・Ｐ₁を合わせて該頂上部Ｔのレジストを露光し（Ｓ８）、次に、下段アライメントキー４５Ｄを用いてフォトマスクを位置調整し、凸面段差部３ａの底部Ｂに露光ピントＦ・Ｐ₂を合わせて該底部Ｂのレジストを露光する（Ｓ９）。そして、露光後はレジスト全体を現像する（Ｓ１０）。これにより、Ａｌ導体層５０の上に、図１０に示す第３レジストパターンＲ３を形成する。第３レジストパターンＲ３は、形成すべき折返配線６、個別配線７及びコモン配線８の形状と同一形状に形成されている。

続いて、第３レジストパターンＲ３をマスクにしてＡｌ導体層５０をエッチングし（Ｓ１１）、抵抗体パターン４０’とＡｌ導体層５０により構成される折返配線６、個別配線７及びコモン配線８の広配線領域８Ｂ（複数の分枝配線部８Ｂ１と大面積配線部８Ｂ２）と、Ａｌ導体層５０のみで構成されるコモン配線８の挟配線領域（挟配線部）８Ａを得る。折返配線６と個別配線７及びコモン配線８（複数の分枝配線部８Ｂ１）の間には、発熱抵抗体４の抵抗長Ｌよりも若干狭い間隔で開放部が設けられており、この開放部から絶縁バリア層５が露出している。同時形成された上段アライメントキー４５Ｕと下段アライメントキー４５Ｄを用いた二段露光により、第３レジストパターンＲ３が凸面段差部３ａの頂上部Ｔと底部Ｂの両方で良好なパターン精度で形成され、且つ、頂上部Ｔと底部Ｂにおけるパターンずれも最小限に抑えられているので、ラインアンドスペースの狭いコモン配線８の挟配線領域８Ａも高精度に形成することができる。エッチング後は、第３レジストパターンＲ３を除去する。

続いて、個別配線７の一端部にボンディングパッド９を形成し（Ｓ１２）、絶縁バリア層５、折返配線６、個別配線７及びコモン配線８の複数の分枝配線部８Ｂ１を覆う絶縁性耐磨耗保護層１１を形成する（Ｓ１３）。この絶縁性耐磨耗保護層１１は、ＳｉＯ₂やＳｉＡｌＯＮ等からなる絶縁材料膜を成膜する前に、ボンディングパッド９、該ボンディングパッド９間に位置するコモン配線８の挟配線部８Ａ及び大面積配線部８Ｂ２を含むボンディング部を粘着樹脂テープで覆っておき、該絶縁材料膜を成膜したら粘着樹脂テープを剥がして不要な絶縁材料膜をリフトオフすることにより、形成する。粘着樹脂テープの剥離時には図４に一点鎖線で示す領域αに応力が集中するが、この領域αにはＡｌ導体層５０の密着層として機能する抵抗体パターン４０’が存在するので、Ａｌ導体層５０の剥がれや破断を防止できる。

絶縁性耐磨耗保護層１１を形成したら、ワイヤーボンディングにより、個別配線７とＩＣ基板２０の駆動ＩＣ２１を接続し、さらに、コモン配線８の大面積配線部８Ｂ２の長手方向両端とＩＣ基板２０の電源２２を接続する（Ｓ１４）。そして、ボンディングパッド９、該ボンディングパッド９間に位置するコモン配線８の挟配線部８Ａ及び大面積配線部８Ｂ２を含むボンディング部を、封止樹脂１２により封止する（Ｓ１５）。コモン配線８の挟配線部８Ａは、Ａｌ導体層５０の直下に抵抗体パターン４０’が存在しないためにＡｌ導体層５０とグレーズ層３の密着性が弱いが、封止樹脂１２により完全に覆われて封止されることで、Ａｌ導体層５０が外力を受けて剥がれたり破断したりすることはない。

以上の工程により、本サーマルヘッドが完成する。

以上の説明から明らかなように本実施形態では、コモン配線８の挟配線領域８ＡをＡｌ導体層５０のみで形成する。別言すれば、抵抗体層４０をパターニングするときに、ラインアンドスペースが非常に狭いコモン配線８の挟配線領域８Ａでは抵抗体層４０を除去する。これにより、一括露光で第２レジストパターンを形成しても不要なレジストが残存する不具合が生じず、凸面段差部３ａの頂上部Ｔと底部Ｂで位置ずれの少ない上段アライメントキー４５Ｕと下段アライメントキー４５Ｄを形成できるようになった。そして、この上段アライメントキー４５Ｕと下段アライメントキー４５Ｄを用いれば第３レジストパターンを二段露光で形成し、この第３レジストパターンをマスクにしてＡｌ導体層５０をエッチングすることで、形成される電極配線（折返配線６、個別配線７及びコモン配線８）は、凸面段差部３ａの頂上部Ｔと底部Ｂの両方で良好なパターン精度が得られ、且つ、頂上部Ｔと底部Ｂにおけるパターンずれも最小限に抑えられる。これにより、ラインアンドスペースが非常に狭いコモン配線８の挟配線部８Ａも高精度に形成され、配線ショートの問題は起きない。

また本実施形態では、折返配線６、個別配線７及びコモン配線８の広配線領域８Ｂは、抵抗体パターン４０’（抵抗体層４０）とＡｌ導体層５０で形成するので、これら電極配線におけるＡｌ導体層５０の密着性は良好で、万一、絶縁性耐磨耗保護層１１が傷つけられて露出した場合にもＡｌ導体層５０の剥がれや破断を防止できる。

本実施形態では、折返配線６、個別配線７及びコモン配線８の一部をＡｌ導体層５０で形成しているが、Ａｌに限らず、Ｃｒ、Ｔａ、Ｍｏ、Ｗ、Ｔｉ等の高融点金属材料、該高融点金属材料を含む合金材料、Ａｌを含む合金材料、Ｃｕ及びＣｕを含む合金材料のいずれかにより形成してもよい。

基準アライメントキー４５、上段アライメントキー４５Ｕ及び下段アライメントキー４５Ｄは、十字キーで形成されているが、この十字キーに限らず、中心位置が判別容易な形状であればよい。

以上では、電極配線の幅が狭い挟配線領域として、列状に並ぶボンディングパッド９間に位置するコモン配線８の挟配線部８Ａについて説明したが、本発明は、この挟配線部８Ａ以外にも、そのラインアンドスペースが６μｍ以下となる配線領域に適用すると有益である。

本発明によるサーマルヘッドの全体構成を示す概略構成図である。 同サーマルヘッドの一部を拡大して示す拡大平面図である。 同サーマルヘッドの折返配線及び個別配線を切断して示す断面図である。 （ａ）同サーマルヘッドのコモン配線を拡大して示す拡大平面図、（ｂ）同コモン配線の一部を切断して示す断面図である。 本発明によるサーマルヘッドの製造方法のフォトリソグラフィ工程で行うレジストの一括露光を説明する模式図である。 同フォトリソグラフィ工程で行うレジストの二段露光を説明する模式図である。 本発明によるサーマルヘッドの製造工程の流れを示すフローチャートである。 本発明によるサーマルヘッドの製造工程の一工程を示す（ａ）平面図、（ｂ）断面図である。 図８に示す工程の次工程を示す（ａ）平面図、（ｂ）断面図と（ｃ）該工程で形成される上段・下段アライメントキーの位置を示す断面図である。 図９に示す工程の次工程を示す（ａ）平面図、（ｂ）断面図である。

符号の説明

１ ヘッド基板
２ 放熱性基板
３ グレーズ層（全面グレーズ層）
３ａ 凸面段差部
３ｂ 平坦部
４ 発熱抵抗体
５ 絶縁バリア層
６ 折返配線
７ 個別配線
８ コモン配線
８Ａ 挟配線部（挟配線領域）
８Ｂ 広配線領域
８Ｂ１ 分枝配線部
８Ｂ２ 大面積配線部
９ ボンディングパッド
１１ 絶縁性耐磨耗保護層
１２ 封止樹脂
２０ ＩＣ基板
２１ 駆動ＩＣ
２２ 電源
４０ 抵抗体層
４０’ 抵抗体パターン
４５Ｄ 下段アライメントキー
４５ 基準アライメントキー
４５Ｕ 上段アライメントキー
５０ Ａｌ導体層
Ｂ 底部
Ｄ 印刷ドット部
Ｌ 抵抗長
Ｔ 頂上部
Ｐ ピッチ間隔
Ｗ 抵抗幅

Claims (8)

1. 凸面段差部を有するグレーズ基板と、前記凸面段差部上に所定ピッチで並ぶ複数の発熱抵抗体と、この複数の発熱抵抗体を通電するための電極配線とを備えたサーマルヘッドにおいて、
   前記電極配線は、幅の広い広配線領域と幅の狭い狭配線領域とを有しており、広配線領域は前記発熱抵抗体と同一材料からなる抵抗体層と導体層により形成され、狭配線領域は前記抵抗体層が存在せず前記導体層のみで形成されていることを特徴とするサーマルヘッド。
2. 凸面段差部を有するグレーズ基板と、前記凸面段差部上に所定ピッチで並ぶ複数の発熱抵抗体と、隣り合う一対の発熱抵抗体を導通接続する折返配線と、この折返配線を介して隣り合う一対の発熱抵抗体に通電するコモン配線及び個別配線と、この個別配線の一端部に形成された駆動ＩＣ接続用のボンディングパッドとを備えたサーマルヘッドにおいて、
   前記コモン配線は、列状に並ぶ前記ボンディングパッドの間に位置する幅の狭い挟配線領域と、この挟配線領域より幅の広い広配線領域を有しており、この広配線領域は前記発熱抵抗体と同一材料からなる抵抗体層と導体層により形成され、挟配線領域は前記抵抗体層が存在せず前記導体層のみで形成されていることを特徴とするサーマルヘッド。
3. 請求項２記載のサーマルヘッドにおいて、少なくとも前記コモン配線の挟配線領域、前記ボンディングパッド及び該ボンディングパッドにワイヤーボンディングされた駆動ＩＣを含むボンディング部に、該ボンディング部を覆う封止樹脂層を設けたサーマルヘッド。
4. 請求項１ないし３のいずれか一項に記載のサーマルヘッドにおいて、前記複数の発熱抵抗体の表面に、絶縁材料からなる絶縁バリア層を備えたサーマルヘッド。
5. 凸面段差部を有するグレーズ基板上に、抵抗体層を全面的に成膜する工程；
   この抵抗体層を前記凸面段差部の頂上部と底部で同時にパターニングし、複数の発熱抵抗体と、形成すべき電極配線の幅が狭い挟配線領域では除去され該挟配線領域より幅が広い広配線領域に存在する抵抗体パターンと、前記凸面段差部の頂上部及び底部を示す上段及び下段アライメントキーとを形成する工程；
   前記抵抗体パターンを含むグレーズ基板上に、導体層を全面的に成膜する工程；
   前記導体層上にレジストを塗布する工程；
   前記上段アライメントキーを用いてフォトマスクを位置調整し、前記凸面段差部の頂上部に露光ピントを合わせて該頂上部のレジストを露光する工程；
   前記下段アライメントキーを用いてフォトマスクを位置調整し、前記凸面段差部の底部に露光ピントを合わせて該底部のレジストを露光する工程；
   露光後のレジストを現像し、形成すべき電極配線と同一形状をなすレジストパターンを形成する工程；
   このレジストパターンをマスクにして前記導体層をエッチングし、エッチング後にレジストパターンを除去する工程；
   を有することを特徴とするサーマルヘッドの製造方法。
6. 請求項５記載のサーマルヘッドの製造方法において、前記電極配線は、隣り合う一対の発熱抵抗体を導通接続する折返配線と、この折返配線を介して隣り合う一対の発熱抵抗体に通電するコモン配線及び個別配線とにより形成し、このコモン配線において、前記個別配線の一端部のボンディングパッド間に位置する幅の狭い挟配線領域を前記導体層のみで形成し、この挟配線領域よりも幅の広い広配線領域を前記抵抗体層と前記導体層により形成するサーマルヘッドの製造方法。
7. 請求項５または６記載のサーマルヘッドの製造方法において、前記抵抗体層の成膜工程と前記抵抗体層のパターニング工程の間に、前記抵抗体層の上に絶縁材料膜を全面的に形成する工程と、この絶縁材料膜をパターニングし、前記抵抗体層の発熱抵抗体の形成領域を覆う絶縁バリア層と、前記凸面段差部の頂上部に基準アライメントキーを形成する工程とを有し、
   前記上段アライメントキーは、前記基準アライメントキーの上に重ねて形成するサーマルヘッドの製造方法。
8. 請求項５ないし７のいずれか一項に記載のサーマルヘッドの製造方法において、前記上段及び下段アライメントキーは、前記発熱抵抗体及び前記電極配線の形成領域に重ならない予備領域に形成するサーマルヘッドの製造方法。