JP2008065058A - 液晶表示装置及び駆動回路 - Google Patents

液晶表示装置及び駆動回路 Download PDF

Info

Publication number
JP2008065058A
JP2008065058A JP2006242903A JP2006242903A JP2008065058A JP 2008065058 A JP2008065058 A JP 2008065058A JP 2006242903 A JP2006242903 A JP 2006242903A JP 2006242903 A JP2006242903 A JP 2006242903A JP 2008065058 A JP2008065058 A JP 2008065058A
Authority
JP
Japan
Prior art keywords
liquid crystal
capacitance
drive
potential
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006242903A
Other languages
English (en)
Other versions
JP4775850B2 (ja
Inventor
Yoshiyuki Tanaka
義之 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006242903A priority Critical patent/JP4775850B2/ja
Priority to US11/896,915 priority patent/US20080062341A1/en
Priority to CN200710149078XA priority patent/CN101140744B/zh
Publication of JP2008065058A publication Critical patent/JP2008065058A/ja
Application granted granted Critical
Publication of JP4775850B2 publication Critical patent/JP4775850B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • G09G3/3655Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】液晶パネル間の表示特性のばらつきを効率良く抑制すること。
【解決手段】本発明に係る液晶表示装置の駆動回路30は、液晶パネル20の複数の画素1に対して共通に設けられた共通電極6,7に駆動電位VCOM1,VCOM2を印加する。その駆動回路30は、液晶パネル20の液晶容量LC及び保持容量SCの容量値を検出するパネル容量検出回路50と、駆動電位調整回路60とを備える。駆動電位調整回路60は、パネル容量検出回路50によって検出された容量値に応じて、共通電極6,7に印加される駆動電位VCOM1,VCOM2を可変に設定する。
【選択図】図2

Description

本発明は、液晶表示装置に関する。特に、本発明は、液晶パネルにおいて複数の画素に対して共通に設けられた共通電極の駆動電位を制御する技術に関する。
液晶表示装置の液晶パネルは、マトリックス状に配置された複数の画素を有している。図1は、アクティブマトリックス方式の液晶表示装置における、1つの画素1の構成を概略的に示している(特許文献1参照)。
画素1は、TFT(Thin Film Transistor)2、液晶セル(液晶容量)LC、保持容量(Storage Capacitor)SCを有している。TFT2のゲート電極2aはゲート線(走査線)3に接続されている。TFT2のソース電極/ドレイン電極の一方はデータ線(信号線)4に接続されており、他方は画素電極5に接続されている。画素電極5は、液晶セルLCの一端と保持容量SCの一端に接続されている。液晶セルLCの他端は、第1共通電極(対向電極)6に接続されている。また、保持容量SCの他端は、第2共通電極7に接続されている。第1共通電極6及び第2共通電極7は、複数の画素1に対して共通に設けられている。
第1共通電極6には、共通電極電位VCOM1が印加される。つまり、共通電極電位VCOM1は、複数の画素1のそれぞれの液晶容量LCに対して共通に印加される。また、第2共通電極7には、共通電極電位VCOM2が印加される。つまり、共通電極電位VCOM2は、複数の画素1のそれぞれの保持容量SCに対して共通に印加される。
TFT2を通して液晶容量LC及び保持容量SCに画素電位が設定された後、ゲート線3の電位がハイレベルからローレベルに変化する。この際、TFT2のゲート容量と、液晶容量LC及び保持容量SCの合計容量との容量分圧により、画素電位が下がる現象(フィードスルー)が起きる。このフィードスルーが画素駆動の正側と負側とで逆の方向になるため、正側と負側とで画素電圧が異なる現象が発生する。この現象は、表示上はフリッカとして認識される表示装置の問題点である。これを防ぐためには、第1共通電極6及び第2共通電極7の電位をそのフィードスルー分下げる(オフセットを与える)必要がある。このフィードスルーは液晶容量LCと保持容量SCの合計値が小さいほど大きくなる。
特許文献1には、共通電極電位VCOM1のオフセットを設定するために可変抵抗器が用いられる場合、その可変抵抗器が液晶表示装置の小型化を妨げることが記載されている。そのため、特許文献1に記載された技術によれば、共通電極電位VCOM1のオフセットを設定する手段として、可変抵抗器に代えてD/Aコンバータが用いられる。より詳細には、ガラス基板の外部に設けられたROMに、液晶パネル固有の電位降下分に対応したデジタルデータが予め格納されており、D/Aコンバータは、そのデジタルデータに基づいて共通電極電位VCOM1を調整する。
特開2004−361758号公報
本願発明者は、次の点に着目した。画素1におけるデータの表示特性は、TFT2の負荷容量(液晶容量LCや保持容量SC)に依存する。従って、液晶容量LCや保持容量SCの製造ばらつきは、表示特性のばらつきを引き起こす。すなわち、液晶パネルの製造ばらつきは、液晶パネル間の表示特性のばらつきを引き起こす。このような表示特性のばらつきは、歩留まりの低下を招く。
液晶パネル間の表示特性のばらつきを抑制するために、共通電極に印加される電位を調整することが考えられる。特許文献1に記載された技術によれば、共通電極電位VCOM1のオフセットを調整するためのデジタルデータが、液晶パネルごとに予め決定され、ガラス基板の外部に設けられたROMに予め格納される。この手法と同様の手法を、表示特性のばらつきを抑制するために適用することも考えられる。しかしながらその場合、液晶パネルごとにデジタルデータを予め決定しROMに格納する必要があるため、作業工程が増大し、効率が悪い。
以下に、[発明を実施するための最良の形態]で使用される番号・符号を用いて、[課題を解決するための手段]を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明を実施するための最良の形態]との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の第1の観点において、液晶表示装置(10)の駆動回路(30)が提供される。液晶表示装置(10)は、複数の画素(1)を有する液晶パネル(20)を備える。駆動回路(30)は、複数の画素(1)に対して共通に設けられた共通電極(6,7)に駆動電位(VCOM1,VCOM2)を印加する。より詳細には、本発明に係る駆動回路(30)は、液晶パネル(20)の液晶容量(LC)及び保持容量(SC)の容量値を検出するパネル容量検出回路(50)と、駆動電位調整回路(60)とを備える。駆動電位調整回路(60)は、パネル容量検出回路(50)によって検出された容量値に応じて、共通電極(6,7)に印加される駆動電位(VCOM1,VCOM2)を可変に設定する。
このように、本発明に係る駆動回路(30)には、液晶パネル(20)の液晶容量(LC)及び保持容量(SC)の容量値を検出するパネル容量検出回路(50)が内蔵されている。その内蔵のパネル容量検出回路(50)によって検出された容量値に基づき、共通電極(6,7)に印加される駆動電位(VCOM1,VCOM2)は自動的に調整される。言い換えれば、上記構成を有する駆動回路(30)を液晶表示装置(10)に汎用的に搭載することによって、各液晶パネル(20)における駆動電位(VCOM1,VCOM2)を自動的に調整することが可能となる。液晶パネル(20)ごとにデジタルデータを予め決定しROMに格納する必要はない。余計な作業工程は必要なく、共通電極(6,7)の駆動電位(VCOM1,VCOM2)は液晶パネル(20)ごとに効率良く調整される。また、共通電極(6,7)の駆動電位(VCOM1,VCOM2)が調整されるため、液晶パネル(20)間の表示特性のばらつきが抑制される。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
本発明の第2の観点において、液晶表示装置(10)が提供される。その液晶表示装置(10)は、上述の駆動回路(30)と、その駆動回路(30)によって駆動される液晶パネル(20)を備える。つまり、駆動回路(30)は、液晶パネル(20)の液晶容量(LC)及び保持容量(SC)の容量値に応じて、共通電極(6,7)の駆動電位(VCOM1,VCOM2)を可変に設定する。
本発明によれば、液晶パネルの共通電極に印加される駆動電位は自動的に調整される。従って、液晶パネル間の表示特性のばらつきを効率良く抑制することが可能となる。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
添付図面を参照して、本発明の実施の形態に係る液晶表示装置を説明する。
図2は、本実施の形態に係るアクティブマトリックス型の液晶表示装置10の構成を示すブロック図である。液晶表示装置10は、液晶パネル20、ゲートドライバ21、及び液晶パネル駆動IC30を備えている。
液晶パネル20は、マトリックス状に配置された複数の画素1を有している。各画素1は、図1で示された構成を有している。すなわち、各画素1は、TFT2、液晶セル(液晶容量)LC、保持容量SCを有している。TFT2のゲート電極2aはゲート線3に接続されている。TFT2のソース電極/ドレイン電極の一方はデータ線4に接続されており、他方は画素電極5に接続されている。画素電極5は、液晶セルLCの一端と保持容量SCの一端に接続されている。液晶セルLCの他端は、第1共通電極(対向電極)6に接続されている。また、保持容量SCの他端は、第2共通電極7に接続されている。第1共通電極6及び第2共通電極7は、複数の画素1に対して共通に設けられている。尚、第1共通電極6と第2共通電極7の電位は等しくてもよい。
図3Aは、図2中の線A−A’に沿った断面構造を示しており、画素1の断面構造の一例を示している。図3Aに示されるように、液晶パネル20は、ガラス基板101と対向ガラス基板102を有しており、ガラス基板101と対向ガラス基板102との間には液晶103が挟まれている。ガラス基板101上には、TFT2と画素電極5が形成されている。TFT2は、ゲート電極2aと、ゲート電極2a上に形成されたゲート絶縁膜2bと、ゲート絶縁膜2b上に形成された拡散層2cを有している。拡散層2cは、データ線4と画素電極5に接続されている。画素電極5上には、絶縁膜8を介して第2共通電極7が形成されている。また、対向ガラス基板102上には、第1共通電極6が形成されている。第1共通電極6、液晶103、及び画素電極5によって液晶容量LCが形成されている。また、第2共通電極7、絶縁膜8、及び画素電極5によって保持容量SCが形成されている。
再度図2を参照して、ゲートドライバ21は、液晶パネル20のゲート線3に接続されている。ゲートドライバ21は、表示対象の画素1に接続されたゲート線3を駆動する。
液晶パネル駆動IC30は、液晶パネル20を駆動するためのICであり、液晶パネル20に接続されている。図2に示される液晶パネル駆動IC30は、ソースドライバ31、共通電極ドライバ32、電源33、タイミングコントローラ(T/C)34を内蔵している。タイミングコントローラ34は、マスタークロック、水平同期信号、垂直同期信号に基づいて、各種ドライバの動作に必要な各種タイミングパルスを生成する。ソースドライバ31は、液晶パネル20のデータ線4に接続されており、表示対象の画素1に接続されたデータ線4を駆動する。
共通電極ドライバ32は、液晶パネル20の第1共通電極6及び第2共通電極7に接続されており、それら第1共通電極6及び第2共通電極7を駆動する。より詳細には、共通電極ドライバ32は、第1共通電極6に駆動電位(共通電極電位)VCOM1を印加し、第2共通電極7に駆動電位(共通電極電位)VCOM2を印加する。駆動電位VCOM1は、複数の画素1のそれぞれの液晶セルLCに対して共通に印加される。また、駆動電位VCOM2は、複数の画素1のそれぞれの保持容量SCに対して共通に印加される。
画素1におけるデータの表示特性は、TFT2の負荷容量(液晶容量LCや保持容量SC)に依存する。従って、液晶容量LCや保持容量SCの製造ばらつきは、表示特性のばらつきを引き起こす。つまり、液晶パネル20の製造ばらつきは、液晶パネル20間の表示特性のばらつきを引き起こす。このような表示特性のばらつきを抑制するために、共通電極6、7に印加される駆動電位VCOM1、VCOM2は、液晶パネル20の液晶容量LC及び保持容量SCの容量値に基づいて調整される。すなわち、本実施の形態に係る共通電極ドライバ32は、液晶パネル20の液晶容量LC及び保持容量SCの容量値に応じて、駆動電位VCOM1、VCOM2を可変に設定する。
より詳細には、共通電極ドライバ32は、液晶パネル20の液晶容量LC及び保持容量SCの容量値を自動的に検出(測定)する機能を有する。液晶パネル20の液晶容量LC及び保持容量SCの容量値を検出するために、液晶パネル20のガラス基板上には、被検出容量40が形成されている。この被検出容量40は、ある画素1の液晶容量LCや保持容量SCとは別に設けられる「ダミー容量」である。
図3Bは、図2中の線B−B’に沿った断面構造を示しており、被検出容量40の断面構造の一例を示している。図3Bに示されるように、ガラス基板101上にはダミー画素電極45が形成されている。ダミー画素電極45上には、絶縁膜48を介して第2ダミー共通電極47が形成されている。また、対向ガラス基板102上には、第1ダミー共通電極46が形成されている。ダミー画素電極45、第1ダミー共通電極46、第2ダミー共通電極47、及び絶縁膜48のそれぞれは、画素電極5、第1共通電極6、第2共通電極7、及び絶縁膜8と同じ工程で製造される。
ダミー画素電極45に対する第1ダミー共通電極46の容量値と第2ダミー共通電極47の容量値との比率が、画素電極5に対する第1共通電極6の容量値と第2共通電極7の容量値との比率と等しくなるように設計が行われる。第1ダミー共通電極46及び第2ダミー共通電極47は電気的に接続され、1つの端子として共通電極ドライバ32に接続される。また、ダミー画素電極45は他方の端子として共通電極ドライバ32に接続される。
共通電極ドライバ32は、このような被検出容量40に接続されており、その被検出容量40の容量値を自動的に検出する。画素単位の容量値(液晶容量LCや保持容量SC)は数pFと小さいため、液晶パネル20毎に変動する容量値を精度良く検出することは困難である。一方、画素1とは別に設けられた被検出容量40(ダミー容量)40を用いることによって、液晶パネル20の液晶容量LC及び保持容量SCの容量値を精度良く検出することが可能となる。共通電極ドライバ32は、検出された容量値に応じて、共通電極6、7に印加される駆動電位VCOM1、VCOM2を可変に設定する。
図4は、本実施の形態に係る共通電極ドライバ32の具体的な構成の一例を示している。共通電極ドライバ32は、パネル容量検出回路50と駆動電位調整回路60を備えている。パネル容量検出回路50は、液晶パネル20の被検出容量40に接続されており、液晶パネル20の液晶容量LC及び保持容量SCの容量値を検出する。駆動電位調整回路60は、パネル容量検出回路50によって検出された容量値に応じて、駆動電位VCOM1、VCOM2を調整する。パネルの容量は一度液晶パネル20と液晶パネル駆動IC30との組み合わせが決まると、頻繁に変化するものではないため、例えば電源投入時に1回だけパネルの容量値に応じた共通電極6,7の駆動電位の調節を行なえばよい。
図4において、パネル容量検出回路50は、クロック発振器51、リファレンスカウンタ52、カウンタ53、及びコンパレータ54を有している。
クロック発振器51は、被検出容量40に接続されている。クロック発振器51は、その被検出容量40に対する充放電によって三角波を生成し、その三角波に基づいて発振クロック信号CLKを生成する。発振クロック信号CLKの周波数は、被検出容量40の容量値に応じて変化する。被検出容量40の容量値が小さいほど、発振クロック信号CLKの周波数は大きくなる。このクロック発振器51は、液晶パネル駆動IC30をONさせる電源ON信号PWに応答して活性化される。
リファレンスカウンタ52は、電源ON信号PWに応答して活性化される。このリファレンスカウンタ52は、液晶表示装置10の源発振クロック信号DOTCLKを受け取り、また、カウンタ53を活性化させるカウンタイネーブル信号CTENを出力する。より詳細には、リファレンスカウンタ52は、源発振クロック信号DOTCLKのパルスを所定の数だけカウントし、そのカウント期間のみカウンタイネーブル信号CTENを活性化する。つまり、リファレンスカウンタ52は、カウンタ53が活性化される“所定の期間”を規定するために設けてあると言える。
カウンタ53は、クロック発振器51から発振クロック信号CLKを受け取り、また、リファレンスカウンタ52からカウンタイネーブル信号CTENを受け取る。そして、カウンタ53は、カウンタイネーブル信号CTENが活性化される“所定の期間”のみ活性化され、その“所定の期間”のみ発振クロック信号CLKのパルス数をカウントする。カウンタイネーブル信号CTENが非活性化されると、クロック発振の停止を指示する発振停止信号STOPが、カウンタ53からクロック発振器51に出力される。また、上記所定の期間にカウントされたパルス数を示すカウント値CNTが、カウンタ53からコンパレータ54に出力される。
被検出容量40の容量値が小さいほど、発振クロック信号CLKの周波数は大きくなり、所定の期間のカウント値CNTは大きくなる。一方、被検出容量40の容量値が大きいほど、発振クロック信号CLKの周波数は小さくなり、所定の期間のカウント値CNTは小さくなる。標準の被検出容量40の場合のカウント値CNTは、設計時に算出され、所定の基準値REFとして回路内に記憶される。従って、コンパレータ54は、カウント値CNTとその基準値REFとの比較を行うことによって、被検出容量40の容量値を判定することができる。コンパレータ54は、比較結果に対応したデジタルデータDATAを、駆動電位調整回路60に出力する。このデジタルデータDATAは、判定された被検出容量40の容量値に応じた駆動電位VCOM1、VCOM2を示す制御信号であり、駆動電位調整回路60に駆動電位VCOM1、VCOM2の調整を指示する制御信号である。尚、駆動電位VCOM1、VCOM2が独立して調整される場合、デジタルデータDATAは、駆動電位VCOM1の調整用のデジタルデータDATA1と、駆動電位VCOM2の調整用のデジタルデータDATA2とを含んでいる。
図5は、本実施の形態に係る駆動電位調整回路60の構成の一例を示している。駆動電位調整回路60は、レギュレータ70とD/Aコンバータ80を有している。レギュレータ70は、所定の電位VRを生成し出力する電位生成回路である。D/Aコンバータ80は、レギュレータ70の出力電位VRと、上記デジタルデータDATA(DATA1、DATA2)を受け取る。このD/Aコンバータ80は、受け取ったデジタルデータDATA(DATA1、DATA2)に応じた駆動電位VCOM1、VCOM2を、レギュレータ70の出力電位VRに基づいて生成する。
具体的には、D/Aコンバータ80は、抵抗分割回路81、デコーダ82−1、82−2、ボルテージフォロア83−1、83−2を有している。抵抗分割回路81は、直列に接続された複数の抵抗から構成されており、その一端はレギュレータ70の出力に接続され、その他端はグランドに接続されている。従って、抵抗分割回路81は、抵抗分割により、レギュレータ70の出力電位VRとグランド電位との間の複数の基準電位を発生させることができる。デコーダ82−1は、その複数の基準電位のうちデジタルデータDATA1に対応した1つを選択する。選択された1つの電位は、ボルテージフォロア83−1を通して、駆動電位VCOM1として出力される。同様に、デコーダ82−2は、その複数の基準電位のうちデジタルデータDATA2に対応した1つを選択する。選択された1つの電位は、ボルテージフォロア83−2を通して、駆動電位VCOM2として出力される。
このように、駆動電位調整回路60は、デジタルデータDATA(DATA1、DATA2)に応答して、共通電極6、7の駆動電位VCOM1、VCOM2を基準となる容量値に対するオフセット後の共通電極電位(共通電極電位の基準値)から調整(補正)する。図6は、駆動電位VCOM1、VCOM2の調整値(補正値)、被検出容量40の容量値、及びカウント値CNTの関係の一例を示している。被検出容量40の基準値は横方向の破線で示されており、カウント値CNTの基準値REFは縦方向の破線で示されている。図6に示されるように、カウント値CNTが基準値REFより大きくなるほど、駆動電位VCOM1、VCOM2はより高く設定される。つまり、被検出容量40の容量値が小さくなるにつれて、駆動電位VCOM1、VCOM2はより高く設定される。
図7は、本実施の形態に係る共通電極ドライバ32の動作を示すタイミングチャートである。時刻t1において、電源ON信号PWが活性化され、液晶パネル駆動IC30が起動する。これにより、共通電極ドライバ32も起動し、クロック発振器51は、発振クロック信号CLKの生成を開始する。尚、この時点で、駆動電位VCOM1、VCOM2を調整するためのデジタルデータDATA(DATA1、DATA2)は、デフォルト値に設定されている。
クロック発振器51の動作が安定した後の時刻t2において、リファレンスカウンタ52は、カウンタイネーブル信号CTENを活性化する。それに応答して、カウンタ53は、発振クロック信号CLKのパルス数のカウントを開始する。時刻t2から所定の期間T後の時刻t3において、リファレンスカウンタ52は、カウンタイネーブル信号CTENを非活性化する。それに応答して、カウンタ53は、パルス数のカウントを停止する。同時に、発振停止信号STOPによって、クロック発振器51の動作は停止する。
所定の期間Tにカウンタ53によってカウントされたパルス数を示すカウント値CNTが、コンパレータ54に出力される。コンパレータ54は、カウント値CNTと基準値REFを比較することによって、被検出容量40の容量値を検出する。そして、コンパレータ54は、検出された容量値に基づいて、駆動電位調整用のデジタルデータDATAを決定する。時刻t4において、駆動電位調整回路60に入力されるデジタルデータDATAは、デフォルト値から補正後の値に変更される。
時刻t5において、レギュレータ70は活性化され、所定の出力電位VRを出力する。D/Aコンバータ80は、その出力電位VRを、補正後のデジタルデータDATAに対応した駆動電位VCOM1、VCOM2に変換する。時刻t6において、共通電極ドライバ32は、駆動電位VCOM1、VCOM2を、第1共通電極6、第2共通電極7のそれぞれに印加する。時刻t7において、液晶パネル20に画像が表示される。
以上に説明されたように、本発明に係る共通電極ドライバ32(液晶パネル駆動IC30)には、液晶パネル20の液晶容量LC及び保持容量SCの容量値を検出するパネル容量検出回路50が内蔵されている。その内蔵のパネル容量検出回路50によって検出された容量値に基づき、共通電極6、7に印加される駆動電位VCOM1、VCOM2は自動的に調整される。言い換えれば、上記構成を有する共通電極ドライバ32を液晶表示装置10に汎用的に搭載することによって、各液晶パネル20における駆動電位VCOM1、VCOM2を自動的に調整することが可能となる。液晶パネル20ごとにデジタルデータを予め決定しROMに格納する必要はない。余計な作業工程は必要なく、共通電極6、7の駆動電位VCOM1、VCOM2は液晶パネル20ごとに効率良く調整される。また、共通電極6、7の駆動電位VCOM1、VCOM2が調整されるため、液晶パネル20間の表示特性のばらつきが抑制される。その結果、歩留まりが向上し、また、最適な液晶駆動が実現される。
図8は、本実施の形態に係る液晶表示装置10の変形例を示している。変形例においては、液晶パネル20の液晶容量LC及び保持容量SCの容量値を検出するために、既出の被検出容量40の代わりに、被検出容量90が用いられる。この被検出容量90は、液晶パネル20中のいくつかの画素1により構成されている。例えば、被検出容量90は、1ライン分のゲート線3に接続される全ての画素1によって構成される。被検出容量90が構成されるとき、その1ライン分のゲート線3が駆動され、また、被検出容量90を構成する画素1に接続されるデータ線4は、図示されない短絡線によりショートされる。共通電極ドライバ32は、その短絡線、第1共通電極6、及び第2共通電極7に接続される。被検出容量40の場合と同様に、共通電極ドライバ32は、被検出容量90の容量値を自動的に検出する。そして、共通電極ドライバ32は、検出された容量値に応じて、共通電極6、7に印加される駆動電位VCOM1、VCOM2を可変に設定する。
このような変形例によっても、既出の実施の形態と同じ効果が得られる。更に、変形例に特有の効果として、以下のものが挙げられる。実際の画素と同じレイアウトサイズの容量を検出することにより、被測定容量素子の端部におけるフリンジ効果を実際の画素と同じにすることができ、より精度の高い容量値検出が可能となる。また、表示に使用する画素を被検出容量として使用することで、パネル上にダミー容量を形成する面積を用意する必要がなく、よりコストの小さい液晶表示パネルを提供することができる。
図1は、液晶パネルに含まれる画素の構成を概略的に示す回路図である。 図2は、本発明の実施の形態に係る液晶表示装置の構成を示すブロック図である。 図3Aは、本発明の実施の形態に係る画素の構造を示す断面図である。 図3Bは、本発明の実施の形態に係る被検出容量の構造を示す断面図である。 図4は、本発明の実施の形態に係る共通電極ドライバの構成を示すブロック図である。 図5は、本発明の実施の形態に係る駆動電位調整回路の構成を示すブロック図である。 図6は、共通電極に印加される駆動電位の調整値(補正値)、被検出容量の容量値、及びカウント値の関係の一例を示すグラフである。 図7は、本発明の実施の形態に係る共通電極ドライバの動作を示すタイミングチャートである。 図8は、本発明の実施の形態に係る液晶表示装置の変形例を示すブロック図である。
符号の説明
1 画素
2 TFT
3 ゲート線(走査線)
4 データ線(信号線)
5 画素電極
6 第1共通電極
7 第2共通電極
8 絶縁膜
10 液晶表示装置
20 液晶パネル
21 ゲートドライバ
30 液晶パネル駆動IC
31 ソースドライバ
32 共通電極ドライバ
33 電源
34 タイミングコントローラ
40 被検出容量
45 ダミー画素電極
46 第1ダミー共通電極
47 第2ダミー共通電極
48 絶縁膜
50 パネル容量検出回路
51 クロック発振器
52 リファレンスカウンタ
53 カウンタ
54 コンパレータ
60 駆動電位調整回路
70 レギュレータ
80 D/Aコンバータ
81 抵抗分割回路
82 デコーダ
83 ボルテージフォロア
90 被検出容量
101 ガラス基板
102 対向ガラス基板
103 液晶
LC 液晶セル(液晶容量)
SC 保持容量
CLK 発振クロック信号
CNT カウント値
CTEN カウンタイネーブル信号
DATA デジタルデータ(制御信号)
DOTCLK 源発振クロック信号
PW 電源ON信号
REF 基準値
STOP 発振停止信号
VCOM1,VCOM2 駆動電位

Claims (8)

  1. 複数の画素を有する液晶パネルを駆動する駆動回路であって、
    前記液晶パネルの液晶容量及び保持容量の容量値を検出するパネル容量検出回路と、
    前記検出された容量値に応じて、前記複数の画素に対して共通に設けられた共通電極に印加される駆動電位を可変に設定する駆動電位調整回路と
    を備える
    駆動回路。
  2. 請求項1に記載の駆動回路であって、
    前記パネル容量検出回路は、
    前記容量値に応じて周波数が変化するクロック信号を生成するクロック発振器と、
    所定の期間、前記クロック信号のパルス数をカウントするカウンタと、
    前記所定の期間のパルス数と基準値との比較を行うコンパレータと
    を有し、
    前記パネル容量検出回路は、前記比較の結果に基づいて前記容量値を検出する
    駆動回路。
  3. 請求項2に記載の駆動回路であって、
    前記パネル容量検出回路は、前記比較の結果を示すデジタルデータを前記駆動電位調整回路に出力し、
    前記駆動電位調整回路は、
    所定の電位を生成する電位生成回路と、
    前記デジタルデータに応じた前記駆動電位を前記所定の電位に基づいて生成するD/Aコンバータと
    を有する
    駆動回路。
  4. 請求項2又は3に記載の駆動回路であって、
    前記所定の期間のパルス数が前記基準値より大きくなるほど、前記駆動電位調整回路は、前記駆動電位をより高く設定する
    駆動回路。
  5. 請求項1乃至4のいずれかに記載の駆動回路と、
    前記液晶パネルと
    を具備する
    液晶表示装置。
  6. 複数の画素を有する液晶パネルと、
    前記複数の画素に対して共通に設けられた共通電極に駆動電位を印加する駆動回路と
    を備え、
    前記駆動回路は、前記液晶パネルの液晶容量及び保持容量の容量値を検出するパネル容量検出回路を有し、前記検出された容量値に応じて前記駆動電位を可変に設定する
    液晶表示装置。
  7. 請求項6に記載の液晶表示装置であって、
    前記駆動回路は、前記検出された容量値が小さくなるにつれて前記駆動電位をより高く設定する
    液晶表示装置。
  8. 請求項5乃至7のいずれかに記載の液晶表示装置であって、
    前記液晶パネルは、前記複数の画素に加えて、ガラス基板上に形成されたダミー容量を有し、
    前記駆動回路は、前記ダミー容量に接続されており、前記ダミー容量の容量値に応じて前記駆動電位を可変に設定する
    液晶表示装置。
JP2006242903A 2006-09-07 2006-09-07 液晶表示装置及び駆動回路 Expired - Fee Related JP4775850B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006242903A JP4775850B2 (ja) 2006-09-07 2006-09-07 液晶表示装置及び駆動回路
US11/896,915 US20080062341A1 (en) 2006-09-07 2007-09-06 Liquid crystal display device and drive circuit
CN200710149078XA CN101140744B (zh) 2006-09-07 2007-09-07 液晶显示器和驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006242903A JP4775850B2 (ja) 2006-09-07 2006-09-07 液晶表示装置及び駆動回路

Publications (2)

Publication Number Publication Date
JP2008065058A true JP2008065058A (ja) 2008-03-21
JP4775850B2 JP4775850B2 (ja) 2011-09-21

Family

ID=39169226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006242903A Expired - Fee Related JP4775850B2 (ja) 2006-09-07 2006-09-07 液晶表示装置及び駆動回路

Country Status (3)

Country Link
US (1) US20080062341A1 (ja)
JP (1) JP4775850B2 (ja)
CN (1) CN101140744B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013061684A (ja) * 2012-12-21 2013-04-04 Seiko Epson Corp 電気光学装置、その駆動方法、および電子機器
KR101389252B1 (ko) 2008-05-23 2014-04-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20150117752A (ko) * 2014-04-10 2015-10-21 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법
WO2020000866A1 (zh) * 2018-06-26 2020-01-02 惠科股份有限公司 像素电路及显示面板
JP2020187276A (ja) * 2019-05-15 2020-11-19 凸版印刷株式会社 調光シート駆動装置、調光装置、および、調光シート駆動方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7742015B2 (en) * 2005-10-21 2010-06-22 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
WO2008114479A1 (ja) * 2007-03-16 2008-09-25 Sharp Kabushiki Kaisha 液晶表示装置およびその駆動方法
KR101502836B1 (ko) * 2008-03-21 2015-03-16 삼성디스플레이 주식회사 액정표시패널
KR101328769B1 (ko) * 2008-05-19 2013-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
CN102483531A (zh) * 2009-11-26 2012-05-30 富士通先端科技株式会社 液晶显示装置和控制方法
JP2012053210A (ja) * 2010-08-31 2012-03-15 Fujitsu Ltd 表示装置および表示素子の駆動制御方法
JP2013003536A (ja) * 2011-06-21 2013-01-07 Fujitsu Ltd 表示装置および表示素子の駆動制御方法
KR20130116092A (ko) 2012-04-12 2013-10-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 액정 커패시턴스 측정 방법
CN103246092B (zh) * 2013-04-28 2015-08-19 京东方科技集团股份有限公司 阵列基板及显示装置
CN103293813B (zh) * 2013-05-29 2015-07-15 北京京东方光电科技有限公司 像素驱动电路及其驱动方法、阵列基板、显示装置
CN104536169B (zh) 2014-12-31 2018-01-12 深圳市华星光电技术有限公司 一种用于获取阵列基板中电容容值的结构体及方法
CN105137675B (zh) 2015-09-30 2018-01-12 深圳市华星光电技术有限公司 一种阵列基板和液晶显示面板
KR102436255B1 (ko) * 2015-12-30 2022-08-26 삼성디스플레이 주식회사 표시 장치
JP6747068B2 (ja) * 2016-06-07 2020-08-26 三菱電機株式会社 液晶表示パネルおよび当該液晶表示パネルを備えた液晶表示装置
KR102656664B1 (ko) * 2016-10-06 2024-04-12 삼성디스플레이 주식회사 표시장치
CN107065366B (zh) * 2017-06-19 2019-12-24 深圳市华星光电技术有限公司 阵列基板及其驱动方法
CN109523973B (zh) * 2018-12-25 2021-01-26 惠科股份有限公司 公共电压产生电路及显示面板
JP2020140032A (ja) * 2019-02-27 2020-09-03 セイコーエプソン株式会社 電圧供給回路、液晶装置、電子機器、移動体
CN109872698B (zh) * 2019-04-12 2021-07-23 Tcl华星光电技术有限公司 公共电极放电电路、源极驱动电路及公共电极放电方法
CN110471225B (zh) * 2019-08-21 2022-06-21 合肥联宝信息技术有限公司 一种屏幕及液晶校准方法
CN110865494B (zh) * 2019-12-04 2022-06-14 中国科学院宁波材料技术与工程研究所 一种液晶显示器及其制备方法
CN112631030B (zh) * 2020-12-03 2022-04-01 Tcl华星光电技术有限公司 阵列基板及测量阵列基板电容的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004226737A (ja) * 2003-01-23 2004-08-12 Toyota Industries Corp 表示装置
JP2005538407A (ja) * 2002-09-05 2005-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585733A (en) * 1992-09-10 1996-12-17 David Sarnoff Research Center Capacitive sensor and method of measuring changes in capacitance
JP3233791B2 (ja) * 1994-08-25 2001-11-26 株式会社山武 差動容量反転積分器及びこれを用いた静電容量変化量検出装置
US5987120A (en) * 1997-12-01 1999-11-16 Winbond Electronics Corp. Device for identifying line reversal/ringing signal of a telephone set
TW523622B (en) * 1998-12-24 2003-03-11 Samsung Electronics Co Ltd Liquid crystal display
US6864883B2 (en) * 2001-08-24 2005-03-08 Koninklijke Philips Electronics N.V. Display device
JP4003750B2 (ja) * 2003-04-17 2007-11-07 セイコーエプソン株式会社 静電容量検出装置
JP4082282B2 (ja) * 2003-06-06 2008-04-30 ソニー株式会社 液晶表示装置および携帯端末
TWI279760B (en) * 2003-07-11 2007-04-21 Toshiba Matsushita Display Tec Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005538407A (ja) * 2002-09-05 2005-12-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アクティブマトリクス液晶表示装置
JP2004226737A (ja) * 2003-01-23 2004-08-12 Toyota Industries Corp 表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101389252B1 (ko) 2008-05-23 2014-04-25 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP2013061684A (ja) * 2012-12-21 2013-04-04 Seiko Epson Corp 電気光学装置、その駆動方法、および電子機器
KR20150117752A (ko) * 2014-04-10 2015-10-21 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법
KR102184447B1 (ko) * 2014-04-10 2020-12-01 삼성디스플레이 주식회사 액정 표시 장치 및 액정 표시 장치의 정전 용량 측정 방법
US10762849B2 (en) 2018-06-22 2020-09-01 HKC Corporation Limited Pixel-related circuit and display panel
WO2020000866A1 (zh) * 2018-06-26 2020-01-02 惠科股份有限公司 像素电路及显示面板
JP2020187276A (ja) * 2019-05-15 2020-11-19 凸版印刷株式会社 調光シート駆動装置、調光装置、および、調光シート駆動方法
JP7298289B2 (ja) 2019-05-15 2023-06-27 凸版印刷株式会社 調光シート駆動装置、調光装置、および、調光シート駆動方法

Also Published As

Publication number Publication date
JP4775850B2 (ja) 2011-09-21
CN101140744A (zh) 2008-03-12
US20080062341A1 (en) 2008-03-13
CN101140744B (zh) 2011-11-30

Similar Documents

Publication Publication Date Title
JP4775850B2 (ja) 液晶表示装置及び駆動回路
US8248398B2 (en) Device and method for driving liquid crystal display device
US9182805B2 (en) Display device and method to control driving voltages based on changes in display image frame frequency
EP2280392B1 (en) Gate pulse modulation circuit and liquid crystal display thereof
US7843446B2 (en) Direct current to direct current converting circuit, display apparatus having the same and method of driving the direct current to direct current converting circuit
US9653035B2 (en) Voltage calibration circuit and related liquid crystal display device
JP2012189765A (ja) 液晶表示装置
US7750880B2 (en) Automatic digital variable resistor and display device having the same
TWI469128B (zh) 電壓校準電路及其液晶顯示裝置
US9754548B2 (en) Display device with controllable output timing of data voltage in response to gate voltage
US8169392B2 (en) Liquid crystal display with low flicker and driving method thereof
US9685123B2 (en) Method of testing a display apparatus and a display apparatus tested by the same
KR102278804B1 (ko) 전원공급 회로 및 이를 포함하는 액정표시장치
KR20080018648A (ko) 액정 표시 장치 및 그 구동 방법
JP2009025548A (ja) 液晶表示装置
KR20140141424A (ko) 액정 표시 장치 및 액정 표시 장치의 구동 방법
JP2007256793A (ja) 液晶表示装置
KR102507616B1 (ko) 전압보상회로 및 이를 포함하는 표시장치
KR102614098B1 (ko) 전압보상회로 및 이를 포함하는 표시장치
JP2007212688A (ja) 液晶表示素子
JP2009134043A (ja) 信号発生回路
TW201327537A (zh) 顯示系統
KR101191761B1 (ko) 공통전압 발생 장치와 이를 구비한 액정표시장치
KR20060044099A (ko) 액정표시장치의 공통전압 생성 회로 및 방법
KR101830605B1 (ko) 구동 전압 생성 회로와 이를 이용한 영상 표시 장치 및 구동 전압 생성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110622

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110622

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees