JP2008047583A - 半導体装置及び半導体装置の製造方法 - Google Patents

Abstract

【課題】平坦化を考慮することなく絶縁層の形成が行われる半導体装置においても、絶縁層に形成された凹凸状の段差の影響を受けることなく絶縁層に確実に開口を形成して導通不良の発生を抑制可能なワイヤーレスＣＳＰタイプの半導体装置及び半導体装置の製造方法を提供する。
【解決手段】複数の電極１１が設けられた半導体チップ上に絶縁膜を形成する工程と、絶縁膜の上面に前記の各電極１１とそれぞれ電気的に接続した再配線１７ｃを形成する工程と、再配線１７ｃと電気的に接続した外部接続端子を形成する工程とを有する半導体装置の製造方法及びこの方法で製造された半導体装置であって、外部接続端子が接続される再配線１７ｃは、絶縁膜上にポリイミド膜を製膜する工程と、製膜されたポリイミド膜を所定パターンにパターンニングする工程と、パターニングされたポリイミド膜の上面を炭化させて導電層を形成して再配線１７ｃとする工程とにより形成する。
【選択図】図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものであり、特に、半導体装置がいわゆるウエーハレベルＣＳＰである半導体装置及び半導体装置の製造方法に関するものである。

昨今、半導体チップでは、高性能化のために製造工程中で形成する絶縁膜として低誘電率の絶縁膜を用いることが多くなっており、この低誘電率の絶縁膜が機械的に脆いことから、外部との電気的な接続を行う際にボンディングワイヤーや半田バンプなどのような半導体チップに比較的大きい応力が発生する接続方法を用いることが困難となっている。

そこで、半導体チップでは、半導体チップの外部接続に用いる電極が形成された電極形成面にさらに所定の絶縁層を設けて応力の緩和を図るとともに、外部接続端子の位置を構造的に高強度となる部分にあらためて設けることが行われている。

半導体チップに設けられた電極と外部電極端子とは適宜の配線によって電気的に接続しており、特に、外部電極端子が直接接続される導通用の配線は再配線と呼ばれている。この再配線は、外部電極端子の形成前の工程において、半導体チップの平面方向に所定パターンの導通配線として形成しており、この再配線によって外部接続端子を所定位置に配置可能としている。

このような絶縁膜及び再配線の形成は、ウエーハ状態の半導体基板をダイシングによって切断分離する前にウエーハ状態で行っており、絶縁膜及び再配線、さらに、必要に応じて外部接続端子が形成された後にダイシングによって各半導体チップに分離して半導体装置としている。

このような半導体装置は、ウエーハレベルＣＳＰ（Chip Scale（またはSize）Package）、あるいはワイヤーレスＣＳＰと呼ばれている（例えば、特許文献１参照。）。
特開２００１−２４４３７２号公報

しかしながら、このような半導体装置において、製造仕様上、外部接続端子が形成される外部電極形成面の平坦化を考慮することなく絶縁層を形成した場合には、絶縁層の上面には、図７に示すように、所定の電極の形成にともなって凹凸が形成されることとなっている。

図７は、電極110が形成された半導体基板100上に、第1絶縁層120と、電極110に接続した第１中間電極130と、第２絶縁層140と、第１中間電極130に接続した第２中間電極150と、第３絶縁層160を順次形成し、第３絶縁層160上に第２中間電極150と電気的に接続した再配線170を形成し、この再配線170を第４絶縁層180及び第５絶縁層190で被覆するとともに、再配線170と電気的に接続させて外部接続電極200を形成し、この外部接続電極200に半田ボール210を装着して構成した半導体装置である。半田ボール210が外部接続端子である。

このように、外部接続端子が接続される再配線170の形成前では、複数の絶縁層120,140160が形成されていることにより、第３絶縁層160の上面には大きな凹凸が形成されている。

このように、凹凸が形成されることにより大きな段差が形成された半導体基板100において、パターンニングのための露光処理を行う場合には、大きな段差部分においてパターンニングが必要となると、段差によって焦点位置の調整が極めて困難となるという問題があった。

特に、再配線170を被覆した第４絶縁層180に、外部接続電極200を再配線170と導通させるための開口を形成するパターニングにおいては、この焦点位置の調整の問題が大きく影響し、十分な開口が形成できないことによって、導通不良を生じさせるおそれがあった。

本発明者はこのような現状に鑑み、平坦化を考慮することなく絶縁層の形成が行われる半導体装置においても、絶縁層に形成された凹凸状の段差の影響を受けることなく絶縁層に確実に開口を形成して導通不良の発生を抑制可能とすべく研究開発を行って、本発明を成すに至ったものである。

そこで、本発明の半導体装置では、複数の電極が形成された半導体チップと、この半導体チップ上に絶縁層を介しながら電極と電気的に接続させて所定パターンに配置した再配線と、この再配線に電気的に接続させて所定位置に配置した外部接続端子とを備えた半導体装置であって、外部接続端子が接続される再配線は、上面を炭化させて導電層としたポリイミド膜で形成した。さらに、導電層は厚みを100nm以上としたことにも特徴を有するものである。

また、本発明の半導体装置の製造方法では、複数の電極が設けられた半導体チップ上に絶縁膜を形成する工程と、絶縁膜の上面に前記の各電極とそれぞれ電気的に接続した再配線を形成する工程と、再配線と電気的に接続した外部接続端子を形成する工程とを有する半導体装置の製造方法において、外部接続端子が接続される再配線は、絶縁膜上にポリイミド膜を製膜する工程と、製膜されたポリイミド膜を所定パターンにパターンニングする工程と、パターニングされたポリイミド膜の上面を炭化させて導電層を形成して再配線とする工程とにより形成することとした。

さらに、ポリイミド膜は液状の感光性ポリイミドで形成したことにも特徴を有し、導電層はアルゴンを用いたスパッタエッチング処理によって形成することにも特徴を有するものである。

請求項１記載の発明によれば、複数の電極が形成された半導体チップと、この半導体チップ上に絶縁層を介しながら電極と電気的に接続させて所定パターンに配置した再配線と、この再配線に電気的に接続させて所定位置に配置した外部接続端子とを備えた半導体装置であって、外部接続端子が接続される再配線は、上面を炭化させて導電層としたポリイミド膜で形成したことによって、ポリイミド膜の形成前におけるポリイミド膜の被形成面の凹凸形状に基づく段差に依らず再配線を平坦状に形成でき、再配線の形成精度を向上させることができる。

請求項２記載の発明によれば、請求項１記載の半導体装置において、導電層は厚みを100nm以上としたことにより、確実な導通性を得ることができる。

請求項３記載の発明によれば、複数の電極が設けられた半導体チップ上に絶縁膜を形成する工程と、絶縁膜の上面に前記の各電極とそれぞれ電気的に接続した再配線を形成する工程と、再配線と電気的に接続した外部接続端子を形成する工程とを有する半導体装置の製造方法において、外部接続端子が接続される再配線は、絶縁膜上にポリイミド膜を製膜する工程と、製膜されたポリイミド膜を所定パターンにパターンニングする工程と、パターニングされたポリイミド膜の上面を炭化させて導電層を形成して再配線とする工程とにより形成することによって、請求項１記載の発明と同様に、ポリイミド膜の形成前におけるポリイミド膜の被形成面の凹凸形状に基づく段差に依らず再配線を平坦状に形成でき、再配線の形成精度を向上させることができる。

請求項４記載の発明によれば、請求項３記載の半導体装置の製造方法において、ポリイミド膜は液状の感光性ポリイミドで形成したことによって、再配線を極めて容易に平坦状に形成できる。

請求項５記載の発明によれば、請求項３または請求項４に記載の半導体装置の製造方法において、導電層はアルゴンを用いたスパッタエッチング処理によって形成することによって、極めて容易にポリイミド膜の上面を炭化させることができる。

本発明の半導体装置及び半導体装置の製造方法では、複数の電極が形成された半導体チップと、この半導体チップ上に絶縁層を介しながら電極と電気的に接続させて所定パターンに配置した再配線と、この再配線に電気的に接続させて所定位置に配置した外部接続端子とを備えた半導体装置であって、再配線層を上面を炭化させて導電層としたポリイミド膜で形成しているものである。

すなわち、図１に示すように、電極11が形成された半導体基板10上には、半導体基板10の上面を被覆する第1絶縁層12と、この第1絶縁層12に設けた開口を介して電極11と電気的に接続した第１中間電極13と、この第１中間電極13を被覆する第２絶縁層14と、この第２絶縁層14に設けた開口を介して第１中間電極13と電気的に接続した第２中間電極15と、この第２中間電極15を被覆する第３絶縁層16とを設け、この第３絶縁層16に設けた開口を介して第２中間電極15と電気的に接続した再配線17cを設けている。

再配線17cは、第３絶縁層16の上面に所定パターンにパターンニングして配置したポリイミド膜17の上面を炭化させて導電層として形成している。

このように、ポリイミド膜17の上面を炭化させて形成した導電層を再配線17cとして利用することにより、ポリイミド膜17の形成前におけるポリイミド膜17の被形成面である第３絶縁層16上面の凹凸形状に基づく段差をポリイミド膜17によって均すことができ、第３絶縁層16上面の凹凸形状に依らず再配線17cを平坦状に形成できる。

このように平坦状に形成された再配線17c上の所定位置に外部接続用電極20を形成し、この外部接続用電極20に半田ボール21を装着して外部接続端子としている。図１中、20aは、外部接続用電極20を形成するために再配線17cの上面にあらかじめ形成した補助金属層である。また図１中、20'は第２中間電極15と再配線17cとのより確実な導通性を確保するために設けた補助電極であり、20a'は補助電極用補助金属層である。

以下において、本発明の半導体装置の製造方法をより詳細に説明する。まず、図２に示すように、所要の回路が形成された半導体基板10には所定位置に電極11が設けられており、この電極11が設けられた半導体基板10の上面には第1絶縁層12を形成し、この第1絶縁層12の所定位置を開口して電極11を露出させ、第1絶縁層12の上面に形成した所定の金属膜をパターンニングして、電極11と電気的に接続した第１中間電極13を形成している。

次いで、半導体基板10上には第２絶縁層14を形成し、この第２絶縁層14の所定位置を開口して第１中間電極13を露出させ、第２絶縁層14の上面に形成した所定の金属膜をパターンニングして、第１中間電極13と電気的に接続した第２中間電極15を形成している。

次いで、半導体基板10上には第３絶縁層16を形成し、この第３絶縁層16の所定位置を開口して第２中間電極15を露出させた開口部16hを形成している。

開口部16hの形成後、半導体基板10上には液状の感光性ポリイミドを塗布してポリイミド膜17を形成し、図３に示すように、このポリイミド膜17を再配線17cの配線形状にパターンニングしている。

このとき、ポリイミド膜17のパターンニングは、第２中間電極15を露出させるように行っている。

液状の感光性ポリイミドを用いてポリイミド膜17を形成することにより、ポリイミド膜17の下側における凹凸形状をポリイミド膜17で覆い尽くすことにより、凹凸形状を解消して、平坦な表面を形成できる。

ポリイミド膜17のパターンニング後、ポリイミド膜17が形成された半導体基板10をスパッタリング装置に収容している。

スパッタリング装置では、スパッタリングによる金属層の形成前に、アルゴンを用いたスパッタエッチング処理を行うことによりポリイミド膜17の上面を炭化させて導電層を形成し、この導電層を再配線17cとしている。

このように、アルゴンを用いたスパッタエッチング処理によってポリイミド膜17の上面を炭化させて再配線17cを形成していることにより、再配線17cを極めて容易に形成できる。

しかも、再配線17cの形成後、図４に示すように、スパッタリング装置によってそのまま半導体基板10上に補助金属層20aを形成することにより、再配線17cと補助金属層20aの密着性を向上させることができる。本実施形態では、補助金属層20aはチタン層と銅層とを順次積層させて形成している。

再配線17cの厚みは再配線17cの導電性と関係しており、再配線17cはできるだけ厚く形成することが望ましく、スパッタエッチング処理の処理時間によって再配線17cの厚みを調整している。

特に、再配線17cの厚みは、100nm程度以上であれば十分な導電性を有していることが確認された。すなわち、長さ250μｍとした配線のリーク量を、再配線17cの厚みを変えながら測定したところ、100nm程度では13.7μＡ、150nm程度では32.0μＡ、250nm程度では76.9μＡであった。したがって、再配線17cの厚みは100nm程度以上であることが望ましい。

補助金属層20aの形成後、半導体基板10上には、図５に示すように、後述するめっき被膜による外部接続用電極20を形成するための電極形成用開口23hを所定位置に設けたレジストマスク23を形成し、めっき処理によって電極形成用開口23h部分にめっき被膜を形成している。本実施形態では、めっき被膜は銅膜としている。

ここで、第２中間電極15部分にも電極形成用開口23hを設けて第２中間電極15部分にめっき被膜を形成し、第２中間電極15と再配線17cとの導通性を向上させる補助電極20'を形成している。

めっき被膜の形成後、レジストマスク23を除去し、図６に示すように、イオンリミングなどで外部接続用電極20部分及び補助電極20'部分以外の補助金属層20aを除去している。

その後、図１に示すように、外部接続用電極20に半田ボール21を装着して外部接続端子とし、半導体基板10を各半導体チップにダイシングして半導体装置としている。なお、外部接続用電極20への半田ボール21の装着は、半導体基板10を各半導体チップにダイシングした後であってもよい。

本発明の実施形態に係る半導体装置の要部断面模式図である。 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 半導体装置の要部断面模式図による製造工程説明図である。 従来の半導体装置の要部断面模式図である。

符号の説明

10 半導体基板
11 電極
12 第1絶縁層
13 第１中間電極
14 第２絶縁層
15 第２中間電極
16 第３絶縁層
17c 再配線
17 ポリイミド膜
20 外部接続用電極
21 半田ボール
20a 補助金属層
20' 補助電極
20a' 補助電極用補助金属層である。

Claims (5)

1. 複数の電極が形成された半導体チップと、
   この半導体チップ上に絶縁層を介しながら前記電極と電気的に接続させて所定パターンに配置した再配線と、
   この再配線に電気的に接続させて所定位置に配置した外部接続端子と
   を備えた半導体装置であって、
   前記外部接続端子が接続される前記再配線は、上面を炭化させて導電層としたポリイミド膜で形成した半導体装置。
2. 前記導電層は、厚みを100nm以上としたことを特徴とする請求項１記載の半導体装置。
3. 複数の電極が設けられた半導体チップ上に絶縁膜を形成する工程と、
   前記絶縁膜の上面に前記の各電極とそれぞれ電気的に接続した再配線を形成する工程と、
   前記再配線と電気的に接続した外部接続端子を形成する工程と
   を有する半導体装置の製造方法において、
   前記外部接続端子が接続される前記再配線は、
   前記絶縁膜上にポリイミド膜を製膜する工程と、
   製膜されたポリイミド膜を所定パターンにパターンニングする工程と、
   パターニングされたポリイミド膜の上面を炭化させて導電層を形成して前記再配線とする工程と
   により形成されることを特徴とする半導体装置の製造方法。
4. 前記ポリイミド膜は、液状の感光性ポリイミドで形成したことを特徴とする請求項３記載の半導体装置の製造方法。
5. 前記導電層は、アルゴンを用いたスパッタエッチング処理によって形成することを特徴とする請求項３または請求項４記載の半導体装置の製造方法。