JP2008041887A - 複合電子部品 - Google Patents

複合電子部品 Download PDF

Info

Publication number
JP2008041887A
JP2008041887A JP2006213367A JP2006213367A JP2008041887A JP 2008041887 A JP2008041887 A JP 2008041887A JP 2006213367 A JP2006213367 A JP 2006213367A JP 2006213367 A JP2006213367 A JP 2006213367A JP 2008041887 A JP2008041887 A JP 2008041887A
Authority
JP
Japan
Prior art keywords
chip
component
wiring board
chip component
composite electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006213367A
Other languages
English (en)
Inventor
Shiro Ikeda
士郎 池田
Shoji Kai
昇司 甲斐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP2006213367A priority Critical patent/JP2008041887A/ja
Publication of JP2008041887A publication Critical patent/JP2008041887A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】２個のチップ部品を積層状に配設しつつ小型低背化が促進しやすい複合電子部品を提供すること。
【解決手段】複合電子部品１１は、第１および第２のチップ部品１３，１４が積層状の配置で配線基板１２に実装されている。配線基板１２には第１のチップ部品１３を包囲する枠状の導通桟部１６が立設されている。第１のチップ部品１３は天面側が電極形成面であり、ダイボンディングされた該チップ部品１３の長手方向両端部の端子電極１３ｂが導通桟部１６にワイヤボンディングされている。第１のチップ部品１３上に配置された第２のチップ部品１４は底面側が電極形成面であり、該チップ部品１４の長手方向両端部の端子電極１４ｂが導通桟部１６にフリップチップボンディングされている。また、両チップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしもフリップチップボンディングされている。
【選択図】図１

Description

本発明は、配線基板上に２個のチップ部品を積層状に配置させてモジュール化した複合電子部品に関する。
半導体素子等の板状のチップ部品を配線基板上に２個配設してモジュール化した複合電子部品において、これら２個のチップ部品を横に並べて配線基板上に実装するとモジュール全体の平面的な大きさが増大してしまう。そこで、配線基板上に２個のチップ部品を積層状の配置で実装してモジュール全体の小型化を図るという技術が従来より提案されている。
一例としては図７に示すように、配線基板２上にフリップチップ実装したチップ部品３上に別のチップ部品４を載置固定し、この上段側のチップ部品４の載置面と逆側の面（図示上面）に形成されている端子電極をボンディング用ワイヤ５を介して配線基板２と電気接続させるという構造の複合電子部品１が知られている。また、他の例としては図８に示すように、配線基板７上に載置固定したチップ部品８の電極形成面（図示上面）上に別のチップ部品９をフリップチップ実装すると共に、下段側のチップ部品８の端子電極をボンディング用ワイヤ１０を介して配線基板７と電気接続させるという構造の複合電子部品６が知られている（例えば、特許文献１参照）。
特開２００２−２２２９１４号公報（第２頁、図４，５）
しかしながら図７に示す従来の複合電子部品１では、上段側のチップ部品４の天面に形成されている端子電極にボンディング用ワイヤ５を接続しなければならないため、該ワイヤ５の最上部が上段側のチップ部品４よりも上方に位置することになり、モジュール全体の高さ寸法が増大しやすいという問題があった。これに対して図８に示す従来の複合電子部品６では、下段側のチップ部品８の端子電極にボンディング用ワイヤ１０を接続すればよいのでモジュール全体の高さ寸法を抑制しやすいが、上段側のチップ部品９の端子電極をすべて下段側のチップ部品８を介して配線基板７と電気接続させなければならないため、下段側のチップ部品８に多数の端子電極が必要になり、このチップ部品８が大型化してしまうという別の問題があった。
本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、２個のチップ部品を積層状に配設しつつ小型低背化が促進しやすい複合電子部品を提供することにある。
上記の目的を達成するために、本発明の複合電子部品では、スルーホールを有する導通桟部が立設された配線基板と、この配線基板上で前記導通桟部の存しない領域に載置固定された第１のチップ部品と、この第１のチップ部品上に載置固定されて一部を前記導通桟部上へ延出させた第２のチップ部品とを備え、前記第２のチップ部品には、前記導通桟部上に配置される部分に前記スルーホールと対向して該スルーホールにフリップチップボンディングされる端子電極が形成されているという構成にした。
このように上段側の第２のチップ部品の一部を配線基板に立設された導通桟部上に配置させてフリップチップ実装できるように構成しておけば、この第２のチップ部品をワイヤボンディングする必要がなくなるため、モジュール全体の低背化が阻害されなくなる。また、上段側の第２のチップ部品が配線基板と直接電気的に接続されるため、下段側の第１のチップ部品の端子電極数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化も阻害されなくなる。
上記の構成において、第２のチップ部品には第１のチップ部品上に配置される部分にも端子電極が形成されており、かつ、第１のチップ部品は第２のチップ部品と対向する側の面が電極形成面となっていて、これら第１および第２のチップ部品の相対向する端子電極どうしがフリップチップボンディングされていると共に、第１のチップ部品のうち第２のチップ部品と対向していない領域に形成された端子電極が配線基板とワイヤボンディングされていると、下段側の第１のチップ部品と上段側の第２のチップ部品がそれぞれ配線基板と直接接続されるだけでなく、これら第１および第２のチップ部品どうしが接続されることになるため、設計自由度が大幅に向上して好ましい。この場合において、配線基板には導通桟部が第１のチップ部品を包囲する枠状に立設されており、この導通桟部のスルーホールに対して第１のチップ部品がワイヤボンディングされていると、ボンディング用のワイヤを短寸化できると共に、該ワイヤの両端部（接続箇所）の高さ位置がほぼ同等に設定でき、高信頼性のワイヤボンディングが行いやすくなる。
また、上記の構成において、第１および第２のチップ部品がいずれも弾性表面波素子であり、かつ、配線基板上の所定空間に充填した溶融樹脂を硬化させることにより、第１および第２のチップ部品の対向面に間隙を確保した状態で、これら両チップ部品とボンディング用ワイヤとを封止材で封止すると、下段側と上段側の各弾性表面波素子の電極形成面どうしの間に所要の隙間を確保しつつ、これら両弾性表面波素子やボンディング用ワイヤを封止材で封止してパッケージ化した小型低背で高信頼性のＳＡＷデバイスが得られる。
また、上記の構成において、第１および第２のチップ部品は平面視形状がいずれも略長方形であり、かつ、第１および第２のチップ部品は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていると、平面視形状が略正方形でスペースファクタの良好な複合電子部品を無理なく得られて好ましい。
本発明の複合電子部品は、上段側のチップ部品（第２のチップ部品）の一部を配線基板に立設された導通桟部上に配置させてフリップチップ実装できるように構成してあり、このチップ部品をワイヤボンディングする必要がなくなるため、モジュール全体の低背化が阻害されなくなる。また、上段側のチップ部品が配線基板と直接電気的に接続されるため、下段側のチップ部品（第１のチップ部品）の端子電極数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化も阻害されなくなる。そして、上段側と下段側のチップ部品どうしをフリップチップボンディングして下段側のチップ部品を配線基板にワイヤボンディングするという構成にした場合には、下段側のチップ部品と上段側のチップ部品がそれぞれ配線基板と直接接続されるだけでなく、これら両チップ部品どうしが接続されることになるため、設計自由度が大幅に向上する。
発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係る複合電子部品の内部構造を模式的に示す平面図、図２は図１のII−II線に沿う断面図、図３は図１のIII−III線に沿う断面図、図４〜図６は該複合電子部品の製造方法を示す工程図である。
図１〜図３に示す複合電子部品１１は、配線基板１２上に弾性表面波素子である２個のチップ部品１３，１４を積層状の配置で実装し、これを封止材１５（図６参照）で封止してパッケージ化したＳＡＷデバイスである。配線基板１２は後述する大判基板２０を分割溝２１に沿って分割して形成されたものである。配線基板１２の平面視形状は略正方形であり、その底面には外部接続端子１２ａが設けられている。配線基板１２には外周縁に沿う枠状に導通桟部１６が立設されており、この導通桟部１６には適宜箇所にスルーホール１６ａが形成されている。配線基板１２上には導通桟部１６の存しない領域、つまり導通桟部１６に包囲された領域に、平面視長方形状の第１のチップ部品１３が接着剤によって載置固定（ダイボンディング）されている。この第１のチップ部品１３は天面側が電極形成面１３ａとなっており、電極形成面１３ａには多数の端子電極１３ｂが形成されている。そして、図２に示すように、第１のチップ部品１３の長手方向両端部に形成されている端子電極１３ｂが、隣接する導通桟部１６のスルーホール１６ａとワイヤ１７を介して電気接続（ワイヤボンディング）されている。
第１のチップ部品１３上には、平面視長方形状の第２のチップ部品１４が半田バンプ１８を介して載置固定（フリップチップボンディング）されている。この第２のチップ部品１４は底面側が電極形成面１４ａとなっており、電極形成面１４ａには多数の端子電極１４ｂが形成されている。第１および第２のチップ部品１３，１４は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されており、第１のチップ部品１３の長手方向に沿う導通桟部１６上へ第２のチップ部品１４の長手方向両端部が延出している。そして、図３に示すように、第２のチップ部品１４の長手方向両端部に形成されている端子電極１４ｂが、該導通桟部１６のスルーホール１６ａと半田バンプ１９を介して電気接続（フリップチップボンディング）されている。
封止材１５は例えばエポキシ系樹脂からなる。この封止材１５は図２や図３に鎖線で示す配線基板１２上の所定空間を覆うように成形されたものであり、第１および第２のチップ部品１３，１４やボンディング用のワイヤ１７を封止材１５で封止することによって、複合電子部品１１の機械的強度が高まっている。なお、この封止材１５は、溶融時の粘度が両チップ部品１３，１４間の隙間Ｇに充填されない程度に大きく、かつ、ワイヤ１７を潰さない程度に小さいという範囲内に設定してある。
上記の如くに構成された複合電子部品１１の製造方法について説明すると、まず、図４（ａ）に示すように、セラミックのグリーンシートの積層体を焼成してなる大判基板２０を用意する。この大判基板２０には予め分割溝２１が格子状に形成されており、各分割溝２１によって仕切られた多数の小区画が分割後にそれぞれ個々の配線基板１２となるため、大判基板２０には各小区画ごとに縦横の分割溝２１に沿う枠状の導通桟部１６が突設されている。
次に、大判基板２０の各小区画で導通桟部１６に包囲されている領域にそれぞれ、電極形成面１３ａを上に向けた姿勢で第１のチップ部品１３をダイボンディングする。そして、図４（ｂ）に示すように、個々の第１のチップ部品１３の長手方向両端部に形成されている端子電極１３ｂと、該両端部が隣接する導通桟部１６に形成されているスルーホール１６ａとを、ワイヤ１７によって電気接続（ワイヤボンディング）する。これにより、大判基板２０の各小区画に第１のチップ部品１３が実装された状態となる。
次に、図５（ａ）に示すように、大判基板２０の各小区画に実装されている第１のチップ部品１３上にそれぞれ、電極形成面１４ａを下に向けた姿勢で第２のチップ部品１４を配置させて、両チップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしをフリップチップボンディングする。このとき、積層状の配置となる両チップ部品１３，１４は互いの中央部どうしを対向させつつ互いの長辺どうしを直交させているため、第２のチップ部品１４がワイヤ１７と干渉することはない。また、第２のチップ部品１４の長手方向両端部は第１のチップ部品１３上からはみ出して導通桟部１６上に配置されるので、該両端部に形成されている端子電極１４ｂを該導通桟部１６に形成されているスルーホール１６ａにフリップチップボンディングする（図３参照）。これにより、大判基板２０の各小区画に第１および第２のチップ部品１３，１４が積層状の配置で実装されて、両チップ部品１３，１４がそれぞれ対応するスルーホール１６ａと電気的に接続されると共に、両チップ部品１３，１４どうしも電気的に接続された状態となる。
次に、大判基板２０上を覆う所定空間に溶融樹脂を充填して硬化させることにより、図５（ｂ）に示すように、大判基板２０上のすべてのチップ部品１３，１４やワイヤ１７を封止する大判封止材２２を成形する。大判封止材２２は分割後に封止材１５となるものであって、その溶融時の粘度は、相対向するチップ部品１３，１４間の隙間Ｇに充填されない程度に大きく、かつ、ワイヤ１７を潰さない程度に小さいという範囲内に設定してある（図２参照）。
次に、図６（ａ）に示すように、大判封止材２２が設けられた大判基板２０を格子状の分割溝２１に沿って分割するダイシングを行い、図６（ｂ）に示すような複合電子部品１１を多数個取りする。この複合電子部品１１の内部構造は図１〜図３に示すようになっており、下段側の第１のチップ部品１３と上段側の第２のチップ部品１４が配線基板１２に実装されて封止材１５で封止されている。また、図６（ｂ）において配線基板１２は大判基板２０がダイシングによって細分化されたものであり、封止材１５は大判封止材２２がダイシングによって細分化されたものである。なお、図１〜図６では、図面の煩雑さを避けるために端子電極１３ｂ，１４ｂや分割溝２１等を大幅に減らして図示している。
このように本実施形態例に係る複合電子部品１１は、第１および第２のチップ部品１３，１４が積層状の配置で配線基板１２に実装されているため小型化に好適である。そして、上段側の第２のチップ部品１４の長手方向両端部が配線基板１２に立設された導通桟部１６上でフリップチップ実装されており、この上段側のチップ部品１４をワイヤボンディングする必要がないため、モジュール全体の低背化が図りやすくなっている。また、上段側の第２のチップ部品１４が配線基板１２と直接接続されているため、下段側の第１のチップ部品１３の端子電極１３ｂの数を不所望に増大させる必要はなく、それゆえモジュール全体の小型化が一層図りやすくなっている。
また、本実施形態例にあっては、第１および第２のチップ部品１３，１４の相対向する端子電極１３ｂ，１４ｂどうしがフリップチップボンディングされていると共に、第１のチップ部品１３のうち第２のチップ部品１４と対向していない領域に形成された端子電極１３ｂが配線基板１２とワイヤボンディングされている。つまり、下段側の第１のチップ部品１３と上段側の第２のチップ部品１４がそれぞれ配線基板１２と直接接続されており、かつ、両チップ部品１３，１４どうしが電気的に接続されている。したがって、この複合電子部品１１は設計自由度に優れており、小型にして低背なＳＡＷデバイスが容易に実現できる。
しかも、この複合電子部品１１の場合、配線基板１２の導通桟部１６が第１のチップ部品１３を包囲する枠状に立設されており、この導通桟部１６のスルーホール１６ａに対して第１のチップ部品１３がワイヤボンディングされるという構成にしてあるため、ボンディング用のワイヤ１７を短寸化できると共に、ワイヤ１７の両端部（接続箇所）の高さ位置をほぼ同等に設定でき、高信頼性のワイヤボンディングが行いやすくなっている。
また、本実施形態例のように第１および第２のチップ部品１３，１４の平面視形状がいずれも長方形で、かつ、両チップ部品１３，１４が互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていると、平面視形状が略正方形でスペースファクタの良好な複合電子部品１１が無理なく得られる。
また、本実施形態例に係る複合電子部品１１はＳＡＷデバイスであって、積層状に配置された第１および第２のチップ部品１３，１４は弾性表面波素子であるが、封止材１５が両チップ部品１３，１４間の隙間Ｇには充填されないように配慮されている。それゆえ、各チップ部品１３，１４の電極形成面１３ａ，１４ａに形成されている櫛歯状のＩＤＴ電極（図示せず）等を隙間Ｇに臨出させたままパッケージ化することができ、弾性表面波の伝播に支障をきたさない信頼性が確保されている。ただし、本発明をＳＡＷデバイス以外の複合電子部品に適用することも可能であり、例えば配線基板上にＩＣ等からなる２枚のチップ部品を積層状に配置した複合電子部品に適用する場合には、これら２枚のチップ部品の間が隙間なく充填されていてもよく、封止材を省略して金属ケース等で覆う構成にしてもよい。
本発明の実施形態例に係る複合電子部品の内部構造を模式的に示す平面図である。 図１のII−II線に沿う断面図である。 図１のIII−III線に沿う断面図である。 該複合電子部品の製造方法を示す工程図である。 該複合電子部品の製造方法を示す工程図である。 該複合電子部品の製造方法を示す工程図である。 従来例に係る複合電子部品の断面図である。 他の従来例に係る複合電子部品の断面図である。
符号の説明
１１ 複合電子部品（ＳＡＷデバイス）
１２ 配線基板
１３ 第１のチップ部品
１４ 第２のチップ部品
１３ａ，１４ａ 電極形成面
１３ｂ，１４ｂ 端子電極
１５ 封止材
１６ 導通桟部
１６ａ スルーホール
１７ ワイヤ
１８，１９ 半田バンプ
Ｇ 隙間

Claims (5)

  1. スルーホールを有する導通桟部が立設された配線基板と、この配線基板上で前記導通桟部の存しない領域に載置固定された第１のチップ部品と、この第１のチップ部品上に載置固定されて一部を前記導通桟部上へ延出させた第２のチップ部品とを備え、
    前記第２のチップ部品には、前記導通桟部上に配置される部分に前記スルーホールと対向して該スルーホールにフリップチップボンディングされる端子電極が形成されていることを特徴とする複合電子部品。
  2. 請求項１の記載において、前記第２のチップ部品には前記第１のチップ部品上に配置される部分に前記端子電極と別の端子電極が形成されており、かつ、前記第１のチップ部品は前記第２のチップ部品と対向する側の面が電極形成面となっていて、これら第１および第２のチップ部品の相対向する端子電極どうしがフリップチップボンディングされていると共に、前記第１のチップ部品のうち前記第２のチップ部品と対向していない領域に形成された端子電極が前記配線基板とワイヤボンディングされていることを特徴とする複合電子部品。
  3. 請求項２の記載において、前記配線基板には前記導通桟部が前記第１のチップ部品を包囲する枠状に立設されており、この導通桟部のスルーホールに対して前記第１のチップ部品がワイヤボンディングされていることを特徴とする複合電子部品。
  4. 請求項２または３の記載において、前記第１および第２のチップ部品がいずれも弾性表面波素子であり、かつ、前記配線基板上の所定空間に充填した溶融樹脂を硬化させることにより、前記第１および第２のチップ部品の対向面に間隙を確保した状態で、これら両チップ部品とボンディング用ワイヤとを封止材で封止したことを特徴とする複合電子部品。
  5. 請求項２〜４のいずれか１項の記載において、前記第１および第２のチップ部品は平面視形状がいずれも略長方形であり、かつ、前記第１および第２のチップ部品は互いの中央部どうしを対向させつつ互いの長辺どうしが直交するように配置されていることを特徴とする複合電子部品。
JP2006213367A 2006-08-04 2006-08-04 複合電子部品 Withdrawn JP2008041887A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006213367A JP2008041887A (ja) 2006-08-04 2006-08-04 複合電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006213367A JP2008041887A (ja) 2006-08-04 2006-08-04 複合電子部品

Publications (1)

Publication Number Publication Date
JP2008041887A true JP2008041887A (ja) 2008-02-21

Family

ID=39176586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006213367A Withdrawn JP2008041887A (ja) 2006-08-04 2006-08-04 複合電子部品

Country Status (1)

Country Link
JP (1) JP2008041887A (ja)

Similar Documents

Publication Publication Date Title
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP5032623B2 (ja) 半導体記憶装置
US20140035161A1 (en) Semiconductor device and method of manufacturing the same
JP2005197491A (ja) 半導体装置
US7450395B2 (en) Circuit module and circuit device including circuit module
KR100992344B1 (ko) 반도체 멀티칩 패키지
JP4494240B2 (ja) 樹脂封止型半導体装置
US7332803B2 (en) Circuit device
JP4918391B2 (ja) 半導体装置
JP2007123705A (ja) 積層型半導体装置及びその製造方法
JP4557757B2 (ja) 半導体装置
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
JP4128945B2 (ja) 半導体装置
JP4942452B2 (ja) 回路装置
JP4435074B2 (ja) 半導体装置およびその製造方法
JP2008041887A (ja) 複合電子部品
KR20080020137A (ko) 역피라미드 형상의 적층 반도체 패키지
JP5078631B2 (ja) 半導体装置
JP4536291B2 (ja) 半導体チップの実装構造体及びその製造方法
JP2006332342A (ja) 半導体装置
WO2021020456A1 (ja) 半導体パッケージおよび半導体装置
JP2008034446A (ja) 半導体装置及びその製造方法
JP2007103680A (ja) 半導体装置
JP2006156558A (ja) 多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP2015032705A (ja) モールドパッケージ

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091006