JP2008021780A - パワー素子搭載用ユニットおよびパワーモジュール - Google Patents

パワー素子搭載用ユニットおよびパワーモジュール Download PDF

Info

Publication number
JP2008021780A
JP2008021780A JP2006191468A JP2006191468A JP2008021780A JP 2008021780 A JP2008021780 A JP 2008021780A JP 2006191468 A JP2006191468 A JP 2006191468A JP 2006191468 A JP2006191468 A JP 2006191468A JP 2008021780 A JP2008021780 A JP 2008021780A
Authority
JP
Japan
Prior art keywords
power element
element mounting
circuit layer
mounting unit
cooler
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006191468A
Other languages
English (en)
Other versions
JP4984696B2 (ja
Inventor
Hiroya Ishizuka
博弥 石塚
Yoshio Kuromitsu
祥郎 黒光
Hiroshi Miyata
博志 宮田
Joji Kitahara
丈嗣 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2006191468A priority Critical patent/JP4984696B2/ja
Priority to US12/303,513 priority patent/US8198540B2/en
Priority to PCT/JP2007/061446 priority patent/WO2007142261A1/ja
Publication of JP2008021780A publication Critical patent/JP2008021780A/ja
Application granted granted Critical
Publication of JP4984696B2 publication Critical patent/JP4984696B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Abstract

【課題】セラミックス板の裏面に冷却器を直接ろう付けしても、パワー素子搭載用ユニットを形成した際の反りの発生を抑え、熱サイクル信頼性の低下を抑制する。
【解決手段】セラミックス板11においてその表面に回路層12がろう付けされるとともに、裏面に回路層12の材質と同一の材質からなる冷却器13がろう付けされたパワー素子搭載用ユニット14であって、回路層12の厚さをA、セラミックス板11の厚さをB、冷却器13においてセラミックス板11とのろう付け面18を有する天板部19の厚さをCとしたときに、0.75B<C<1.5A<3Bを満たしている。
【選択図】図1

Description

この発明は、大電流、高電圧を制御する半導体装置に用いられるパワー素子搭載用ユニットおよびパワーモジュールに関するものである。
この種のパワーモジュールには、近年では、積層方向におけるトータル熱抵抗を低減させるために、例えば下記特許文献1および2に示されるように、セラミックス板においてその表面に回路層がろう付けされるとともに、裏面に冷却器がろう付けされたパワー素子搭載用ユニットが備えられている。すなわち、セラミックス板の裏面に、他の部材を介在させずに直接、冷却器をろう付けすることによって、パワーモジュールのトータル熱抵抗を低減させている。
特開平4−363052号公報 特開2004−115337号公報
しかしながら、前記従来のパワー素子搭載用ユニットでは、回路層と冷却器との曲げ剛性差が大きいので、セラミックス板の裏面に冷却器を直接ろう付けすると、このろう付け時に反りが生じ易くなり、パワーモジュールを熱サイクル下で使用する過程において、回路層とパワー素子とを接合するはんだ層にクラックが生じ易くなる等、熱サイクル信頼性が低下するおそれがある。
本発明はこのような事情を考慮してなされたもので、セラミックス板の裏面に冷却器を直接ろう付けしても、このろう付け時の反りの発生を抑え、熱サイクル信頼性の低下を抑制することができるパワー素子搭載用ユニットおよびパワーモジュールを提供することを目的とする。
このような課題を解決して、前記目的を達成するために、本発明のパワー素子搭載用ユニットは、セラミックス板においてその表面に回路層がろう付けされるとともに、裏面に前記回路層の材質と同一の材質からなる冷却器がろう付けされたパワー素子搭載用ユニットであって、前記回路層の厚さをA、セラミックス板の厚さをB、前記冷却器において前記セラミックス板とのろう付け面を有する天板部の厚さをCとしたときに、0.75B<C<1.5A<3Bを満たすことを特徴とする。
この発明によれば、回路層の厚さをA、セラミックス板の厚さをB、冷却器の天板部の厚さをCとしたときに、C<1.5Aを満たしているので、冷却器の曲げ剛性と、回路層の曲げ剛性との差を縮めて、パワー素子搭載用ユニットを形成する際のろう付け時に生ずる反り量を低減することが可能になり、パワーモジュールにおいて回路層の表面にパワー素子を接合するはんだ層にクラックが生ずるのを抑えることが可能になる。また、1.5A<3Bを満たしているので、パワーモジュールの熱サイクル使用時における回路層表面の面方向に沿った伸縮変形を、セラミックス板によって拘束することが可能になり、前記はんだ層にクラックが生じたとしてもその進展を抑えることができる。さらに、0.75B<Cを満たしているので、冷却器の曲げ剛性と回路層の曲げ剛性との差を縮めたことに起因して冷却器の天板部が変形し易くなるのを抑えることが可能になり、このパワー素子搭載用ユニットの使用が妨げられるのを防ぐことができる。
また、本発明のパワーモジュールは、セラミックス板においてその表面に回路層がろう付けされるとともに、裏面に前記回路層の材質と同一の材質からなる冷却器がろう付けされたパワー素子搭載用ユニットと、回路層の表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、前記パワー素子搭載用ユニットが本発明のパワー素子搭載用ユニットであることを特徴とする。
この発明によれば、セラミックス板の裏面に冷却器を直接ろう付けしても、パワー素子搭載用ユニットを形成した際の反りの発生を抑え、熱サイクル信頼性の低下を抑制することができる。
以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の一実施形態に係るパワー素子搭載用ユニットを適用したパワーモジュールを示す全体図である。
このパワーモジュール10は、セラミックス板11においてその表面に回路層12がろう付けされるとともに、裏面に内部に冷却水路13aが形成された冷却器13がろう付けされたパワー素子搭載用ユニット14と、回路層12の表面にはんだ層15を介してはんだ接合されたパワー素子16とを備えている。なお、冷却器13は、回路層12の材質と同一の材質で形成されている
ここで、これらの各部材を形成する材質としては、例えば、セラミックス板11ではAlN、Al、Si、SiC等が挙げられ、回路層12および冷却器13では純Al若しくはAl合金等が挙げられ、はんだ層15では例えばSn−Ag−Cu系等の無鉛系のはんだ材が挙げられる。また、セラミックス板11と回路層12および冷却器13とをろう付けするろう材では、例えばAl−Si系等のAl系のろう材が挙げられる。なお、冷却器13は、その全体が純Al若しくはAl合金等により一体的に形成されており、例えば鋳造若しくは押出し成形により形成することができる。
そして、本実施形態では、回路層12の厚さをA、セラミックス板11の厚さをB、冷却器13においてセラミックス板11とのろう付け面18を有する天板部19の厚さをCとしたときに、0.75B<C<1.5A<3Bを満たしている。ここで、本実施形態では、天板部19の厚さCは、ろう付け面18と冷却水路13aの上面との距離となっている。
次に、以上のように構成されたパワー素子搭載用ユニット14の製造方法について説明する。
まず、セラミックス板11の表面にろう材箔と回路層12とをこの順に配置するとともに、セラミックス板11の裏面にろう材箔を介して冷却器13を配置する。
以上より、セラミックス板11において、その表面にろう材箔と回路層12とがこの順に配置され、裏面に前記ろう材箔と冷却器13とがこの順に配置された積層体を形成する。
そして、この積層体を、不活性雰囲気、還元雰囲気、または真空中(真空度1×10−5Torr(1.33×10−3Pa)以下)に置いて、積層方向に0.098MPa〜0.294MPaで加圧した状態で、577℃以上660℃以下で加熱し、ろう材箔を溶融させることによって、セラミックス板11の表面に回路層12をろう付けにより接合し、セラミックス板11の裏面に冷却器13をろう付けにより接合してパワー素子搭載用ユニット14を形成する。
以上説明したように、本実施形態によるパワー素子搭載用ユニット14によれば、回路層12の厚さをA、セラミックス板11の厚さをB、冷却器13の天板部19の厚さをCとしたときに、C<1.5Aを満たしているので、冷却器13の曲げ剛性と、回路層12の曲げ剛性との差を縮めて、パワー素子搭載用ユニット14を形成する際のろう付け時に生ずる反り量を低減することが可能になり、パワーモジュール10において回路層12の表面にパワー素子16を接合するはんだ層15にクラックが生ずるのを抑えることが可能になる。
また、1.5A<3Bを満たしているので、パワーモジュール10の熱サイクル使用時における回路層12表面の面方向に沿った伸縮変形を、セラミックス板11によって拘束することが可能になり、はんだ層15にクラックが生じたとしてもその進展を抑えることができる。さらに、0.75B<Cを満たしているので、冷却器13の曲げ剛性と回路層12の曲げ剛性との差を縮めたことに起因して冷却器13の天板部19が変形し易くなるのを抑えることが可能になり、このパワー素子搭載用ユニット14の使用が妨げられるのを防ぐことができる。
また、本実施形態では、冷却器13の全体が純Al若しくはAl合金等により一体的に形成されているので、この冷却器13の構造を複雑にすることなく、パワー素子搭載用ユニット14を形成することが可能になり、その製造コストの増大を抑えることができる。
なお、本発明の技術的範囲は前記実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、パワーモジュール10として、回路層12の表面にはんだ層15を介してパワー素子16が接合された構成を示したが、これに代えて、例えば、図2に示されるように、回路層12とパワー素子16との間に、純Cu、Cu合金、Cu−Mo系合金、若しくはCu−C等の複合材料からなるヒートスプレッダ17を設けてもよい。この場合、パワー素子16で発生した熱を、積層方向に直交する面方向に沿って拡散させつつ積層方向に伝導させることが可能になる。
次に、この製造方法についての具体的な実施例について説明する。
まず、材質については、回路層12および冷却器13を、純度が99.5wt%のAl合金、回路層12および冷却器13とセラミックス板11とを接合するろう材をAl−Si系(Alが92.5wt%、Siが7.5wt%)、セラミックス板11をAlNによりそれぞれ形成した。厚さについては、回路層12の厚さAを約400μm、600μmまたは800μm、ろう材箔を約30μm、セラミックス板11の厚さBを約500μmまたは約635μmとした。なお、回路層12は平面視四角形とされ、縦および横の寸法をそれぞれ、約17mmとした。また、セラミックス板11も平面視四角形とされ、縦および横の寸法をそれぞれ、約20mmとした。
さらに、冷却器13は、全体の高さ、すなわち天板部19のろう付け面18と、このろう付け面18と反対側の裏面との距離Dを約2.5mmとするとともに、全体の幅Eを約21.25mmとし、さらに、全体の長さ、すなわち冷却水路13aが延在する方向(図1の紙面の奥行き方向)の大きさを約60mmとした。
また、平面視四角形の各冷却水路13aは、冷却器13においてろう付け面18および前記裏面からそれぞれ同等の距離ずつ離した前記高さ方向中央部に形成して天板部19の厚さCを約500μmとし、また、冷却器13の幅方向で隣合う冷却水路13a同士の距離Fを約1mmとした。
そして、前記積層体を600℃〜650℃の真空中(真空度1×10−5Torr(1.33×10−3Pa)以下)に置いて、約1時間、積層方向に0.098MPa〜0.294MPaで加圧して、パワー素子搭載用ユニット14を形成した。
次に、以上説明した作用効果についての検証試験を実施した。
回路層、セラミックス板、および冷却器の天板部それぞれの厚さのうち、少なくとも1つを異ならせ、他の部分は前述した具体的な実施例と同様にして6種類のパワー素子搭載用ユニットを形成した。そして、これらのパワー素子搭載用ユニットそれぞれの回路層の表面に、同一の性能を有するSiチップをSn−Ag−Cu系の無鉛はんだではんだ接合したものを、−40℃から105℃に約3分間で昇温した後、105℃から−40℃に10分間で降温する温度履歴を1サイクルとした熱サイクルを2000サイクル付与した。
その後、各パワー素子搭載用ユニットを5箇所、積層方向に切断し、それぞれの切断面を研磨した後、この切断面を光学顕微鏡を用いて撮像し、この切断面において、回路層とSiチップとをはんだ接合するはんだ層の全長、およびこのはんだ層で発生したクラック進展長さをそれぞれ測定した。そして、はんだ層の全長に対するクラック進展長さの比率、つまりクラック進展率の平均値を算出した。
なお、前記6種類のパワー素子搭載用ユニットにそれぞれSiチップをはんだ接合する前に、予め、各パワー素子搭載用ユニットに生じている反り量を測定した。
結果を表1に示す。
Figure 2008021780
この結果、回路層12の厚さA、セラミックス板11の厚さB、および冷却器13の天板部19の厚さCの関係が、0.75B<C<1.5A<3Bを満たしていれば、パワー素子搭載用ユニット14を形成する際のろう付け時に発生する反り量が抑えられ、しかも前記の温度サイクルを2000サイクル付与しても、前記クラック進展率が抑えられ、前記の作用効果が奏効されることが確認された。なお、表1に記載はしていないが、実施例のパワーモジュール10では、前記温度サイクルを付与してもセラミックス板11にクラックが発生しなかったことも確認された。
セラミックス板の裏面に冷却器を直接ろう付けしても、パワー素子搭載用ユニットを形成した際の反りの発生を抑え、熱サイクル信頼性の低下を抑制することができる。
この発明の一実施形態に係るパワーモジュールを示す全体図である。 この発明の他の実施形態に係るパワーモジュールを示す全体図である。
符号の説明
10 パワーモジュール
11 セラミックス板
12 回路層
13 冷却器
14 パワー素子搭載用ユニット
15 はんだ層
16 パワー素子
18 ろう付け面
19 天板部

Claims (2)

  1. セラミックス板においてその表面に回路層がろう付けされるとともに、裏面に前記回路層の材質と同一の材質からなる冷却器がろう付けされたパワー素子搭載用ユニットであって、
    前記回路層の厚さをA、セラミックス板の厚さをB、前記冷却器において前記セラミックス板とのろう付け面を有する天板部の厚さをCとしたときに、0.75B<C<1.5A<3Bを満たすことを特徴とするパワー素子搭載用ユニット。
  2. セラミックス板においてその表面に回路層がろう付けされるとともに、裏面に前記回路層の材質と同一の材質からなる冷却器がろう付けされたパワー素子搭載用ユニットと、回路層の表面にはんだ接合されたパワー素子とを備えたパワーモジュールであって、
    前記パワー素子搭載用ユニットが請求項1記載のパワー素子搭載用ユニットであることを特徴とするパワーモジュール。

JP2006191468A 2006-06-06 2006-07-12 パワー素子搭載用ユニットおよびパワーモジュール Active JP4984696B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006191468A JP4984696B2 (ja) 2006-07-12 2006-07-12 パワー素子搭載用ユニットおよびパワーモジュール
US12/303,513 US8198540B2 (en) 2006-06-06 2007-06-06 Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module
PCT/JP2007/061446 WO2007142261A1 (ja) 2006-06-06 2007-06-06 パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006191468A JP4984696B2 (ja) 2006-07-12 2006-07-12 パワー素子搭載用ユニットおよびパワーモジュール

Publications (2)

Publication Number Publication Date
JP2008021780A true JP2008021780A (ja) 2008-01-31
JP4984696B2 JP4984696B2 (ja) 2012-07-25

Family

ID=39077547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006191468A Active JP4984696B2 (ja) 2006-06-06 2006-07-12 パワー素子搭載用ユニットおよびパワーモジュール

Country Status (1)

Country Link
JP (1) JP4984696B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253034A (ja) * 2008-04-07 2009-10-29 Toyota Industries Corp 半導体素子冷却装置
JP2013055218A (ja) * 2011-09-05 2013-03-21 Kiko Kagi Kofun Yugenkoshi 放熱装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171037A (ja) * 2000-09-22 2002-06-14 Toshiba Corp セラミックス回路基板およびその製造方法
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002171037A (ja) * 2000-09-22 2002-06-14 Toshiba Corp セラミックス回路基板およびその製造方法
JP2003086747A (ja) * 2001-09-10 2003-03-20 Hitachi Ltd 絶縁回路基板とその製法およびそれを用いた半導体パワー素子

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009253034A (ja) * 2008-04-07 2009-10-29 Toyota Industries Corp 半導体素子冷却装置
JP2013055218A (ja) * 2011-09-05 2013-03-21 Kiko Kagi Kofun Yugenkoshi 放熱装置

Also Published As

Publication number Publication date
JP4984696B2 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
JP5892281B2 (ja) ヒートシンク付きパワーモジュール用基板及びパワーモジュール
JP4524716B2 (ja) ヒートシンク付パワーモジュール用基板及びその製造方法、並びに、ヒートシンク付パワーモジュール、パワーモジュール用基板
JP7000544B2 (ja) 半導体モジュールの製造方法
JP2008108993A (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
JP6201827B2 (ja) 放熱板付パワーモジュール用基板の製造方法
WO2007142261A1 (ja) パワー素子搭載用基板、その製造方法、パワー素子搭載用ユニット、その製造方法、およびパワーモジュール
JP6417834B2 (ja) 冷却器付パワーモジュール用基板及び冷却器付パワーモジュール用基板の製造方法
JP2011124585A (ja) セラミックス配線基板、その製造方法及び半導体モジュール
JP6455056B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法及び加圧装置
JP2010098059A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、緩衝層付パワーモジュール用基板及びヒートシンク付パワーモジュール用基板の製造方法
JP4876719B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP5786569B2 (ja) パワーモジュール用基板の製造方法
JP4984696B2 (ja) パワー素子搭載用ユニットおよびパワーモジュール
JP6028497B2 (ja) パワーモジュール用基板およびその製造方法
JP5772088B2 (ja) パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP2007311529A (ja) パワーモジュール
JP2007258416A (ja) パワーモジュール用基板およびパワーモジュール並びにパワーモジュール用基板の製造方法
JP6020256B2 (ja) ヒートシンク付パワーモジュール用基板の製造方法
JP4910789B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP4882538B2 (ja) パワー素子搭載用ユニットおよびパワー素子搭載用ユニットの製造方法並びにパワーモジュール
JP3192911B2 (ja) セラミックス回路基板
JP4882596B2 (ja) パワー素子搭載用基板およびパワー素子搭載用基板の製造方法並びにパワーモジュール
JP2008021716A (ja) パワーモジュール用基板の製造方法およびパワーモジュール用基板並びにパワーモジュール
JP6422294B2 (ja) 電子モジュール用基板の製造方法及び電子モジュール用基板
JP6264129B2 (ja) パワーモジュール用基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

R150 Certificate of patent or registration of utility model

Ref document number: 4984696

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3