JP2008016841A - 化学的機械的研磨のための選択的バリアスラリー - Google Patents

化学的機械的研磨のための選択的バリアスラリー Download PDF

Info

Publication number
JP2008016841A
JP2008016841A JP2007167285A JP2007167285A JP2008016841A JP 2008016841 A JP2008016841 A JP 2008016841A JP 2007167285 A JP2007167285 A JP 2007167285A JP 2007167285 A JP2007167285 A JP 2007167285A JP 2008016841 A JP2008016841 A JP 2008016841A
Authority
JP
Japan
Prior art keywords
polishing
composition
iota
carrageenan
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007167285A
Other languages
English (en)
Inventor
Jinru Bian
チンル・ビアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm and Haas Electronic Materials CMP Holdings Inc
Rohm and Haas Electronic Materials LLC
Original Assignee
Rohm and Haas Electronic Materials CMP Holdings Inc
Rohm and Haas Electronic Materials LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm and Haas Electronic Materials CMP Holdings Inc, Rohm and Haas Electronic Materials LLC filed Critical Rohm and Haas Electronic Materials CMP Holdings Inc
Publication of JP2008016841A publication Critical patent/JP2008016841A/ja
Pending legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09KMATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00Materials not provided for elsewhere
    • C09K3/14Anti-slip materials; Abrasives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684Smoothing; Planarisation
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09GPOLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00Polishing compositions
    • C09G1/02Polishing compositions containing abrasives or grinding agents
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/31051Planarisation of the insulating layers
    • H01L21/31053Planarisation of the insulating layers involving a dielectric removal step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32115Planarisation
    • H01L21/3212Planarisation by chemical mechanical polishing [CMP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

【課題】化学的機械的研磨のための選択的バリアスラリーの提供。
【解決手段】本発明は半導体基体の研磨に有用な水性研磨組成物を提供する。組成物は0.05〜50重量%の研磨剤および0.001〜5重量%のイオタ型カラギーナンを含む。イオタ型カラギーナンは、タンタル、窒化タンタル、および他のタンタル含有材料の除去を促進するのに有用な濃度を有する。
【選択図】なし

Description

本発明は半導体ウェーハの研磨に関し、さらに詳細には、ウェーハ層、例えばバリア材料などを、例えば低k誘電体層などの他の層の存在下で除去する組成物および方法に関する。
典型的に、半導体基体はケイ素ベースと、誘電体層内に回路相互接続のパターンを形成するように配置された複数のトレンチを含む誘電体層とを有する。これらのトレンチパターンはダマシン構造またはデュアルダマシン構造のいずれかを有する。さらに、典型的に、1個〜3個またはそれ以上のキャッピング層がトレンチパターン化された誘電体層を被覆すると共にバリア層がキャッピング層または複数のキャッピング層を覆う。最終的に、金属層がバリア層を覆い、パターン化されたトレンチを充填する。金属層は誘電体領域を接続する回路相互接続を形成し、集積回路を形成する。
キャッピング層は異なる目的に役立てることができる。例えば、炭窒化ケイ素コーティング誘電体などのキャッピング層は、研磨中に下地誘電体が除去されるのを保護するための研磨停止部として働くことができる。炭窒化ケイ素の窒素濃度は製造者によって変動し、約50原子%(atomic percent)の窒素まで含むことができ、窒化物含有量がゼロであるならば停止層は炭化ケイ素の化学的性質を有する。さらに、二酸化ケイ素層、窒化ケイ素層、またはこの2つの層の組み合わせは停止層上のトポグラフィーを修正することができる。典型的に、バリア層、例えばタンタルまたは窒化タンタルバリア層などがキャッピング層を被覆し、金属伝導性層がバリア層を被覆して相互接続金属を形成する。
化学的機械的平坦化すなわちCMPプロセスはしばしば複数の研磨工程を含む。例えば、最初の平坦化工程は下地バリア誘電体層から金属層を除去してウェーハを平坦化する。この第1工程の研磨は金属層を除去すると同時に、ウェーハ上に金属で充填されたトレンチを備える平滑で平坦な表面を残し、研磨された表面に回路の相互接続平面を提供する。第1工程の研磨工程は銅などの相互接続金属を比較的速い速度で過剰に除去する傾向がある。第1工程の研磨の後、第2工程の研磨工程が典型的に半導体ウェーハ上に残ったバリアを除去する。この第2工程の研磨はその下地誘電体層からバリアを除去して、誘電体層上に平坦な研磨された表面を提供する。第2工程の研磨はキャッピング層の上で停止することもできるし、全てのキャッピング層の除去することもできるし、または下地の誘電体層の一部を除去することもできる。
残念なことに、CMPプロセスはしばしば回路相互接続から望まれていない金属の過剰な除去、すなわち「ディッシング」することがある。ディッシングは第1工程研磨および第2工程研磨の両方から生じ得る。許容レベルを超えるディッシングは回路相互接続の寸法損失を招く。回路相互接続におけるこれらの薄い領域は電気信号を減衰させ、デュアルダマシン構造の連続的な製造を妨げることがある。ディッシングに加えて、CMPプロセスはしばしば「エロージョン」として知られる効果で、過剰量の誘電体層を除去する。相互接続金属に隣接して発生するエロージョンは回路相互接続に寸法的な欠陥をもたらすことがある。さらに、エロージョンは低kおよび超低k誘電体にとって特に問題である。ディッシングと同様に、この欠陥は電気信号を減衰させ、後続のデュアルダマシン構造の製造を妨げる。
バリア層および任意の不要なキャッピング層の除去の後、炭窒化ケイ素停止層などの第1キャッピング層停止部は、しばしばCMPプロセスにおける誘電体の損傷を防止する。この停止層は、除去速度を制御することによって、典型的に下地誘電体を保護して誘電体のエロージョンを回避または低減する。停止層の除去速度に対するバリアおよび他のキャッピング層(例えば、窒化ケイ素および二酸化ケイ素)の除去速度が、選択性比率の例である。本明細書では、選択性比率とは、分あたりオングストロームで測定した除去速度の比率を指す。
Singhらの国際公開第03/072670号は、選択性を高めるために、非イオン性、アニオン性、カチオン性、および両性イオン界面活性剤の任意選択的な使用を開示する。しかし、この特許公報は、低k誘電体エロージョンを制限するために有用な具体的な処方について開示しない。
国際公開第03/072670号パンフレット
過剰量の誘電体層(例えば低k誘電体層など)を除去することなく、バリア材料およびキャッピング材料(窒化ケイ素および二酸化ケイ素など)を選択的に除去する組成物に対する需要は満たされていない。さらに、半導体ウェーハを研磨するスラリーであって:バリア材料の除去;相互接続ディッシングの低減;誘電体エロージョンの低減;誘電体の剥離の防止;および炭窒化ケイ素停止層を有しても機能し、もしくは炭窒化ケイ素停止層無しでも機能する;スラリーが必要とされている。
本発明の一態様は、0.05〜50重量%の研磨剤と、0.001〜5重量%のイオタ型カラギーナンとを含む、半導体基体を研磨するのに有用な水性研磨組成物を含み、イオタ型カラギーナンは、タンタル、窒化タンタル、および他のタンタル含有物質の除去速度を促進するのに有用な濃度を有する。
本発明の他の態様は、0.1〜50重量%の研磨剤と、0.01〜2重量%のイオタ型カラギーナンとを含む、半導体基体を研磨するのに有用な水性研磨組成物を含み、イオタ型カラギーナンは、バリア除去速度を促進するのに有用な濃度を有し、且つSiC、SiCN、Si、およびCDOの群から選択される少なくとも1種のコーティングの除去速度を減少するのに有用な濃度を有する。
本発明の他の態様は、0.1〜50重量%のシリカ研磨剤と、0.05〜1重量%のイオタ型カラギーナンとを含む、半導体基体を研磨するのに有用な水性研磨組成物を含み、イオタ型カラギーナンは、バリア除去速度を促進するのに有用な濃度を有し、SiC、SiCN、Si、およびCDOの群から選択される少なくとも1種のコーティングの除去速度を低減するのに有用な濃度を有する。
本発明の他の態様は、水性研磨組成物で研磨する工程を含む半導体基体の研磨方法を含み、該組成物は、0.05〜50重量%の研磨剤と、0.001〜5重量%のイオタ型カラギーナンであって、タンタル、窒化タンタル、および他のタンタル含有材料を除去し、且つSiC、SiCN、Siの少なくとも1種から選択される硬質マスク層を維持するためのイオタ型カラギーナンとを含む。
スラリーおよび方法は、炭素ドープ酸化物(CDO)などの低k材料を過剰に除去することなく、タンタル、窒化タンタル、および他のタンタル含有材料などのバリア材料を除去する、予期しなかった選択性を提供する。スラリーは、イオタ型カラギーナンに依存して、窒化ケイ素または炭窒化ケイ素層で停止しまたは除去しながら、タンタル、窒化タンタル、およびタンタル含有バリア層を選択的に除去をする。この選択性は相互接続金属のディッシングおよび誘電体層のエロージョンを低減する。さらに、スラリーは、脆弱な低k誘電体層を半導体ウェーハから剥離または層剥離することなく、バリア材料およびキャッピング材料、例えば窒化ケイ素、有機キャップならびに誘電体などを除去することができる。これらのスラリーの他の利点は、ケイ素炭素ドープ酸化物(CDO)層で停止する組成物の能力である。
研磨剤と一緒にスラリーにイオタ型カラギーナンを添加することによって、バリア材料の除去速度を向上させることができるのが見出された。カラギーナンは、紅藻から抽出される天然産出の硫化多糖類の複雑な混合物を意味する。詳細には、カラギーナンはガラクトース単位及び3,6無水ガラクトース(3,6−AG)(硫化物および非硫化物の両方)の繰り返しから作られた高分子量の多糖類である。カラギーナンにはカッパ、イオタ、およびラムダ(κ、ι、およびλ)の3種類の市場で入手可能な種類がある。単位は交互にアルファ1−3およびベータ1−4のグリコシド結合によって連結される。カッパ、イオタ、およびラムダの特性に影響を与える主な差は、繰り返し単位上のエステル硫酸基の数と位置である。ラムダカラギーナンの各単位は、平均約1.5硫酸基を含み、イオタカラギーナンの各単位は、平均約1硫酸基を含み、カッパカラギーナンの各単位は、平均約0.5硫酸基を含む。基本的に、より多くの硫酸基を有するラムダはゲル化の可能性が低い。ラムダ−カラギーナンは典型的に各単位について1硫酸基以上を有する。より多くの無水結合を有するカッパ−カラギーナンはそのより大きな「よじれ」構造によってゲル化の可能性がより高い。ラムダ−カラギーナンは市販用途で粘度を高める働きをする。カッパは脆弱で固いゲルを形成し、これは「非硬化性」であるが、イオタは「弾性」ゲルを形成しゲルが破壊した後「可逆性」である。さらに、より多くの硫酸基を含むものはより水溶性である、すなわち高い水溶性を有する。イオタカラギーナンの添加はバリア層の除去速度を高めることができる。
イオタカラギーナンは、0.001〜5重量%の量で存在する。本明細書の目的のために、全ての濃度は、特に他に注記しないかぎり研磨組成物の総重量に基づく重量%で表された値である。イオタ−カラギーナンは0.01〜2重量%の量で存在することが好ましく、0.05〜1重量%存在することが最も好ましい。
研磨組成物は、バリア除去、または組み合わせられたバリアとマスク/キャップの除去を促進にするために、集積化のスキームに応じて0.05〜50重量%の研磨剤を含み、研磨組成物は、バリア層を除去する働きをすること、または最初にバリア層を除去し次いでキャップ層を除去する働きをすることができる。研磨剤はコロイド状研磨剤であることが好ましい。例示的研磨剤は無機酸化物、金属ホウ化物、金属炭化物、金属窒化物、ポリマー粒子およびこれらの少なくとも1つを含む混合物を含む。好適な無機酸化物は、例えば、シリカ(SiO)、アルミナ(Al)、ジルコニア(ZrO)、セリア(CeO)、酸化マンガン(MnO)、またはこれらの酸化物の少なくとも1つを含む組み合わせを含む。所望の場合は、これらの無機酸化物の修正された形、例えばポリマー被覆無機酸化物粒子および無機被覆粒子なども用いることができる。好適な金属炭化物、ホウ化物および窒化物は、例えば、炭化ケイ素、窒化ケイ素、炭窒化ケイ素(SiCN)、炭化ホウ素、炭化タングステン、炭化ジルコニウム、ホウ化アルミニウム、炭化タンタル、炭化チタン、または上述の金属炭化物、ホウ化物及び窒化物の少なくとも1種を含む組み合わせを含む。また、所望の場合はダイアモンドも研磨剤として用いることができる。また、代替の研磨剤はポリマー粒子および被覆されたポリマー粒子を包含する。好ましい研磨剤はシリカである。
研磨剤は0.1〜50重量%の量で使用することが望ましい。この範囲内で、研磨剤は0.2重量%以上の量で存在することが望ましく、0.5重量%以上が好ましい。また、この範囲内で、15重量%以下の量が望ましく、10重量%以下が好ましい。
研磨剤は、過剰の金属ディッシングおよび誘電体エロージョンを防止するために150ナノメートル(nm)以下の平均粒子サイズを有する。本明細書の目的に関し、粒子サイズは研磨剤の平均粒子サイズを指す。100nm以下の平均粒子サイズを有するコロイド状研磨剤を用いることが望ましく、50nm以下が好ましく、40nm以下がさらに好ましい。平均粒子サイズが40nm以下のコロイド状シリカで最小の誘電体エロージョンと金属ディッシングが有利に行われる。コロイド状研磨剤のサイズを40nm以下に小さくすると、研磨組成物の選択性は向上する傾向があるが、バリア除去速度は低下する傾向がある。さらに、好ましいコロイド状研磨剤は、酸性pH範囲でコロイド状研磨剤の安定性を向上させるために、分散剤、界面活性剤、および緩衝剤などの添加剤を含むことができる。それらのコロイド状研磨剤のひとつはAZ Electronic Materialsによるコロイド状シリカである。
研磨組成物が研磨剤を含まない場合、パッドの選択と調節が、化学的機械的平坦化(CMP)プロセスにとって、より重要になる。例えば、いくつかの研磨剤を含まない組成物では固定研磨パッドが研磨性能を高める。
研磨組成物は、バリア例えばタンタル、窒化タンタル、チタンおよび窒化チタンなどのバリアの除去を向上させる、バリア除去剤、例えばグアニジン、ホルムアミジン、またはそれらの他の誘導体などのバリア除去剤を任意に含むことができる。また、化学的機械的平坦化組成物は錯化剤、キレート剤、pH緩衝剤、殺生物剤、および消泡剤を任意に含むこともできる。
場合によっては、バリア層、例えばタンタル、窒化タンタル、チタンおよび窒化チタンなどのバリア層の除去速度は、酸化剤の使用によって有利に最適化される。好適な酸化剤としては、例えば、過酸化水素、一過硫酸塩、ヨウ素酸塩、マグネシウムペルフタラート、過酢酸および他の過酸、過硫酸、臭素酸塩、過ヨウ素酸塩、硝酸塩、鉄塩、セリウム塩、マンガン(Mn)(III)、Mn(IV)、Mn(VI)塩、銀塩、銅塩、クロム塩、コバルト塩、ハロゲン、次亜塩素酸塩、または上述の酸化剤の少なくとも1種を含む組み合わせが挙げられる。好ましい酸化剤は過酸化水素である。酸化剤は、典型的に使用の直前に研磨組成物に添加され、かかる場合は酸化剤が別の梱包に収容されていることに留意すべきである。
0〜10重量%の量の酸化剤を用いるのが望ましい。この範囲内で、0.1重量%以上の量の酸化剤を有することが望ましい。また、この範囲内で望ましいのは、5重量%以下の量の酸化剤である。組成物は0.1〜5重量%の酸化剤を含むのが最も好ましい。過酸化物をはじめとする酸化剤の量を調節することによって、金属相互接続除去速度を制御することもできる。例えば、過酸化物の濃度を高めることによって銅除去速度が高くなる。しかし、酸化剤の過剰の増加は研磨速度に悪影響を与える。
研磨組成物は酸性pHまたはアルカリ性pHのいずれも有することができる。相互接続に用いられる好適な金属としては、例えば、銅、銅合金、金、金合金、ニッケル、ニッケル合金、白金族金属、白金族金属合金、銀、銀合金、タングステン、タングステン合金、および上述の金属の少なくとも1種を含む混合物が挙げられる。好ましい相互接続金属は銅である。過酸化水素などの酸化剤を用いる酸性研磨組成物またはアルカリ性研磨組成物およびスラリーにおいて、銅除去速度および静的エッチング速度の双方が主に銅の酸化のため高い。相互接続金属の除去速度を下げるため、研磨組成物は腐食抑制剤を用いる。腐食抑制剤は相互接続金属の除去を低減する働きをする。これは、相互接続金属のディッシングを低減することにより向上した研磨性能を促進させる。
抑制剤は典型的に6重量%までの量存在し、抑制剤は、相互接続金属に対する単一物の抑制剤または抑制剤の混合物を表し得る。この範囲内で、0.0025重量%以上の量の抑制剤を有することが望ましく、0.15重量%以上が好ましい。また、この範囲内で、1重量%以下の量が望ましく、0.5重量%以下の量が好ましい。好ましい腐食抑制剤はベンゾトリアゾール(BTA)である。酸性組成物中の抑制剤の最適量はアルカリ性pH研磨組成物中よりも多くすることができる。
さらなる腐食抑制剤としては、界面活性剤が挙げられ、例えば、アニオン性界面活性剤、両イオン性、非イオン性界面活性剤、両性界面活性剤、およびポリマー性界面活性剤、またはアゾールなどの有機化合物が挙げられる。好適なアニオン性界面活性剤としては、例えば、スルホネート、スルフェート、カルボキシレート、ホスフェートなどの官能基を有する界面活性剤、またはこれらの官能基の誘導体、または上述の界面活性剤の少なくとも1種を含む組み合わせが挙げられる。好ましいアニオン性界面活性剤はドデシルベンゼンスルホン酸ナトリウムである。好適な非イオン性界面活性剤としては、例えば、ケイ素系化合物、フッ素系化合物、エステル、エチレンオキサイド、アルコール、エトキシレート、エーテル、グリコシド、またはこれらの化合物の誘導体、または上述の非イオン性界面活性剤の少なくとも1種を含む組み合わせが挙げられる。好適な両性界面活性剤またはポリマーとしては、例えば、ポリカルボキシレートおよびその誘導体、ポリアクリルアミドおよびその誘導体、セルロース、ポリビニルアルコールおよびその誘導体、ポリビニルピロリドンおよびその誘導体が挙げられる。抑制剤としてまたは抑制剤混合物中に用いることのできる好適なアゾールとしては、例えば、トリトリアゾール(TTA)、イミダゾールおよびその混合物が挙げられる。最も好ましい補助的腐食抑制剤はトリトリアゾールである。
研磨組成物は、研磨組成物のpHを酸性pHに下げ、またはpHをアルカリ性pHに上げるための無機または有機pH調節剤も含む。好適な無機pH降下剤としては、例えば、硝酸、硫酸、塩酸、リン酸、または上述の無機pH降下剤の少なくとも1種を含む組み合わせが挙げられる。好適なpH上昇剤としては、金属水酸化物、水酸化アンモニウム、または窒素含有有機塩基の1種、または前記pH上昇剤の組み合わせが挙げられる。
研磨組成物は酸性pHまたはアルカリ性pHのいずれでも機能する。研磨組成物のpHは1〜14のpHを有するのが好ましい。この範囲内で、2以上および12以下のpHを有することが望ましい。最も好ましい研磨組成物のpHは3〜10である。
研磨組成物は、バリア金属除去速度に対する銅除去速度を調節するために、キレート化剤または錯化剤を任意に含んでもよい。キレート化剤は、銅とキレート化金属錯体を形成することによって、銅除去速度を向上させる。好適なキレート化剤としては、例えば、カルボン酸、アミノカルボン酸、およびそれらの誘導体、または上述のキレート化剤の少なくとも1種を含む組み合わせが挙げられる。キレート化剤は研磨組成物中に2重量%以下の量で存在することが好ましい。場合によっては、研磨組成物は、緩衝剤、例えば様々な有機および無機酸、およびアミノ酸、またはpH範囲が1.5〜13未満のpKaを有するそれらの塩などを含んでもよい。場合によっては、研磨組成物はエステル、エチレンオキサイド、アルコール、エトキシレート、ケイ素化合物、フッ素化合物、エーテル、グリコシド、およびそれらの誘導体をはじめとする非イオン性界面活性剤などの消泡剤をさらに含むことができる。消泡剤は両性界面活性剤とすることもできる。
研磨組成物は2.5〜15キロパスカル(kPa)の低い圧力でのCMP装置の作動を可能にする。この範囲内で、3〜12kPaの圧力が好ましい。低いCMPパッド圧力は、スクラッチおよび他の望ましくない研磨欠陥を低減することによって研磨性能を向上させ、脆弱な材料への損傷を低減する。例えば、低誘電率材料は高い応力に曝されると破砕し層剥離する。さらに、研磨組成物によって得られる高いバリア金属除去速度は、低い研磨剤濃度および小さな研磨剤粒子サイズを用いて、効果的なバリア金属除去速度、および酸化ケイ素含有層(例えばTEOSなど)の除去速度を可能にする。例示的実施形態において、研磨組成物は、キャッピング層を破壊することなく、高いバリア除去速度を有利に達成するために調節または調整することができる。また、低kまたは超低k誘電体層に如何なる損傷をも与えることなく、キャッピング層を除去するために有利に調整することができる。
組成物は、多孔質孔充填ポリウレタン研磨パッドによりウェーハに対し垂直に測定した場合の圧力が21.7kPa(3psi)未満の少なくとも1つの研磨圧力について、バリア除去を促進し、SiC、SiCN、Siからなる群から選択される少なくとも1種のコーティングの除去を低下させる。SiC、SiCN、Siからなる群から選択される少なくとも1種のコーティングはキャップ層であることが望ましい。本明細書の目的に関し、比較に基づく除去は、多孔質充填ポリウレタン研磨パッドでの、ウェーハに対し垂直に測定した圧力で測定された除去速度を指す。選択性を決定するのに有用な特定の研磨パッドは、IC1010(商標)多孔質充填ポリウレタン研磨パッドである。組成物は様々な研磨圧力で作動されるので、これらのデータは組成物の効果を例示するためのものであり、組成物の使用のための特有の作動圧力を説明するためのものではない。研磨組成物は、多孔質孔充填ポリウレタン研磨パッドのウェーハに対し垂直に測定した圧力が21.7kPa(3psi)未満の少なくとも1つの研磨圧力で測定したときに、少なくとも2対1のバリア対キャップ選択性を場合により有する。選択された集積化スキームがバリア選択性を制御する。
また、プロセスは誘電体層上で停止させることができる。典型的な誘電体材料は、シランから誘導された酸化ケイ素含有材料例えばテトラエチルオルソシリケート(TEOS)、低kおよび/または超低k有機材料、およびNovellusから商業的に入手可能なCORAL(登録商標)CVD SiOCを包含する。
実施例1
試験した水性スラリーは、ペンシルベニア州フィラデルフィアのFMCから供給されるMarine Colloids(登録商標)カラギーナンを含んでいた。具体的なカッパ型カラギーナンはGelcarin GP911(試料B)であり、イオタ型カラギーナンはGelcarin GP−379(試料1)およびSeaspen PF(試料2)であり、両方ともFMC製である。この実験は様々なカラギーナンの型および濃度を有する研磨組成物の研磨性能を決定するために行った。この実施例および全ての他の実施例は、IC1010研磨パッド(Rohm and Haas Electronic Materials CMP Technology)を備えるストラスバー(Strausbaugh)研磨機を用い、約2psi(13.8kPa)の下方への力の条件下、研磨スラリー流量200cc/分、プラテン速度120RPM、およびキャリア速度114RPMで、試料ウェーハ(200mm)を研磨した。全ての研磨スラリーはKOHまたはHNOでpH調節し、且つ全てのスラリーは脱イオン水で帳尻を合わせ調製した。実施例において、文字は比較組成物を示し、数字は本発明の実施形態を示す。
Figure 2008016841
この実施例は、イオタ型カラギーナンがCDO速度に悪影響を与えずにTa/TaN除去速度を高め、SiCNおよびSi除去速度を低くすることを示す。カッパ型およびイオタ型カラギーナンはTEOS除去速度に顕著な効果を有さなかった。
上記実験から、研磨組成物中にイオタカラギーナンを使用すると、キャッピング層の除去速度に比べた場合に、異なるバリア層の除去速度が可能であることが判り得る。これは、例えばSiCN層と比較した場合のTa/TaNなどのように、ある層を他の層より有利に急速に除去することを可能にする。例えば、バリア層とキャップ層を有する半導体では、場合によって、キャップに対するバリアの選択性を1に対し2以上、さらに1に対し5以上にさえすることが可能である。選択性の比率はSiC、SiCO、Si、またはSiCNキャップ層上に堆積されたタンタル含有層にも適用できる。それらは下記の表2に示した単一マスクにも適用できる。また、研磨組成物は低kまたは超低k誘電体層に如何なる損傷をも与えることなくバリア層を除去するように有利に調整することができる。半導体基体の様々な層を、低kまたは超低k誘電体層に如何なる損傷をも与えることなく除去するこれらの研磨組成物の能力が下の表2に示される。
Figure 2008016841
表2は半導体基体から所定の望ましい層を選択的に除去するのに用いることのできる様々な集積化スキームを示す。例えば、集積化スキーム1は、どのようにして、研磨組成物を有利に用いて、TaN、TEOS、SiCN、および超低k誘電体層を含む相互接続構造から、それぞれ、TaNおよびTEOS層を選択的に除去することができるかを示す。研磨組成物はSiCNおよびCDO層よりも高速度でTaNおよびTEOS層を除去し、それによってSiCNおよび超低k誘電体層が失われないようにする。
研磨組成物は、集積回路デバイスの相互接続構造からバリア層の除去速度を調節するために用いられる。相互接続金属へのディッシングを低減し、またはSiCNもしくはSiキャップ層などのキャップ層上で停止させ、高いバリア層除去を達成するように調節または微調整することができる。さらに、キャッピング層が、底部層上に堆積された頂部TEOS層であり、底部層がSiC、SiCN、SiもしくはSiCOである場合には、組成物は頂部層を除去し、かつ底部層の少なくとも一部を残すことができる。この選択的なTEOS除去は、キャップ層を有する低kおよび超低k誘電体の保護に特に有効である。

Claims (10)

  1. 0.05〜50重量%の研磨剤;及び
    0.001〜5重量%のイオタ型カラギーナン
    を含み、前記イオタ型カラギーナンが、タンタル、窒化タンタル、および他のタンタル含有材料の除去速度を促進するのに有用な濃度を有する、半導体基体の研磨に有用な水性研磨組成物。
  2. 前記イオタ型カラギーナンが、SiC、SiCN、Si、およびCDOの群から選択される少なくとも1種のコーティングの除去速度を減少させるのに有用である請求項1記載の組成物。
  3. 前記研磨剤が、無機酸化物、金属ホウ化物、金属炭化物、金属窒化物、およびポリマー粒子の少なくとも1種から選択される請求項1記載の組成物。
  4. 0.1〜50重量%の研磨剤;及び、
    0.01〜2重量%のイオタ型カラギーナン
    を含み、前記イオタ型カラギーナンが、バリア除去速度を促進するのに有用な濃度を有し、且つSiC、SiCN、Si、およびCDOの群から選択される少なくとも1種のコーティングの除去速度を減少させるのに有用な濃度を有する、半導体基体の研磨に有用な水性研磨組成物。
  5. 前記イオタ型カラギーナンがSiCNの除去速度を減少させるのに有用である請求項4記載の組成物。
  6. 前記研磨剤がアルミナ、セリア及びシリカの少なくとも1種から選択される請求項4記載の組成物。
  7. 0.1〜50重量%のシリカ研磨剤;及び、
    0.05〜1重量%のイオタ型カラギーナン
    を含み、前記イオタ型カラギーナンが、バリア除去速度を促進するのに有用な濃度を有し、且つSiC、SiCN、Si及びCDOの群から選択される少なくとも1種のコーティングの除去速度を低下させるのに有用な濃度を有する、半導体基体の研磨に有用な水性研磨組成物。
  8. ラムダ型カラギーナンがSiCNの除去速度を減少させるのに有用である請求項7記載の組成物。
  9. 前記組成物がベンゾトリアゾール腐食抑制剤を含む請求項7記載の組成物。
  10. 水性研磨組成物で研磨する工程を含む半導体基体の研磨方法であって、前記組成物が、0.05〜50重量%の研磨剤と、0.001〜5重量%のイオタ型カラギーナンであって、タンタル、窒化タンタル、および他のタンタル含有材料を除去し、且つSiC、SiCN、およびSiの少なくとも1種から選択される硬質マスク層を維持するためのイオタ型カラギーナンとを含む方法。
JP2007167285A 2006-06-27 2007-06-26 化学的機械的研磨のための選択的バリアスラリー Pending JP2008016841A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/475,346 US20070298611A1 (en) 2006-06-27 2006-06-27 Selective barrier slurry for chemical mechanical polishing

Publications (1)

Publication Number Publication Date
JP2008016841A true JP2008016841A (ja) 2008-01-24

Family

ID=38874057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007167285A Pending JP2008016841A (ja) 2006-06-27 2007-06-26 化学的機械的研磨のための選択的バリアスラリー

Country Status (4)

Country Link
US (1) US20070298611A1 (ja)
JP (1) JP2008016841A (ja)
KR (1) KR20080000518A (ja)
TW (1) TW200804578A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017513238A (ja) * 2014-03-18 2017-05-25 フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド エッチング組成物

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755673B1 (ko) * 2006-08-04 2007-09-05 삼성전자주식회사 반도체 소자 제조 방법 및 이에 따라 제조된 반도체 소자
KR100894985B1 (ko) * 2007-06-29 2009-04-24 삼성전자주식회사 금속 연마용 슬러리 조성물, 이를 이용한 금속 대상체의연마 방법 및 금속 배선의 형성 방법
US20110198531A1 (en) 2008-10-20 2011-08-18 Nitta Haas Incorporated Composition for polishing silicon nitride and method of controlling selectivity using same
US8071479B2 (en) * 2008-12-11 2011-12-06 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Chemical mechanical polishing composition and methods relating thereto
JP5371416B2 (ja) * 2008-12-25 2013-12-18 富士フイルム株式会社 研磨液及び研磨方法
JP7032327B2 (ja) * 2016-05-19 2022-03-08 ドンジン セミケム カンパニー リミテッド 化学-機械的研磨用スラリー組成物
KR20200082827A (ko) * 2018-12-31 2020-07-08 주식회사 동진쎄미켐 화학-기계적 연마 입자 및 이를 포함하는 연마 슬러리 조성물
US20240034933A1 (en) * 2022-03-04 2024-02-01 Tokuyama Corporation Etching solution, method for treating substrate with the etching solution, and method for manufacturing semicondutor device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6432448B1 (en) * 1999-02-08 2002-08-13 Fmc Corporation Edible coating composition
JP2002110596A (ja) * 2000-10-02 2002-04-12 Mitsubishi Electric Corp 半導体加工用研磨剤およびこれに用いる分散剤、並びに上記半導体加工用研磨剤を用いた半導体装置の製造方法
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017513238A (ja) * 2014-03-18 2017-05-25 フジフイルム エレクトロニック マテリアルズ ユー.エス.エー., インコーポレイテッド エッチング組成物
US10490417B2 (en) 2014-03-18 2019-11-26 Fujifilm Electronic Materials U.S.A., Inc. Etching composition

Also Published As

Publication number Publication date
US20070298611A1 (en) 2007-12-27
TW200804578A (en) 2008-01-16
KR20080000518A (ko) 2008-01-02

Similar Documents

Publication Publication Date Title
KR101020613B1 (ko) 탄탈 배리어 제거 용액
KR100581649B1 (ko) 금속 cmp에서 광택화를 위한 조성물 및 방법
KR101099721B1 (ko) 모듈라 베리어 제거 연마 슬러리
CN101767295B (zh) 化学机械抛光组合物及其相关方法
KR100741630B1 (ko) 화학적-기계적 연마 조성물 및 이를 이용하는 방법
KR101258100B1 (ko) 선택적 배리어 금속 폴리싱 용액
US7300603B2 (en) Chemical mechanical planarization compositions for reducing erosion in semiconductor wafers
JP2008016841A (ja) 化学的機械的研磨のための選択的バリアスラリー
EP1209731A1 (en) Polishing composition and polishing method employing it
KR20070001994A (ko) 연마제 및 연마 방법
JP2005244229A (ja) 半導体ウェーハにおける金属配線除去速度を制御するための研磨組成物
JP2006196887A (ja) ケミカルメカニカルポリッシングのための選択的スラリー
KR20050046620A (ko) 구리 연마용 조성물 및 방법
KR20080014776A (ko) 연마제 및 반도체 집적 회로 장치의 제조 방법
US20090280724A1 (en) Method for Polishing Semiconductor Layers
KR20100015627A (ko) 연마제 조성물 및 반도체 집적 회로 장치의 제조 방법
EP2093789A2 (en) Polishing copper-containing patterned wafers
JP2010010717A (ja) 研磨剤および研磨方法
US7497967B2 (en) Compositions and methods for polishing copper
JP2009272418A (ja) 研磨剤組成物および半導体集積回路装置の製造方法
KR101203599B1 (ko) 구리 함유 기판의 화학 기계적 평탄화를 위한 방법