JP2008016697A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】低誘電率膜の吸湿性に起因するドライエッチング加工の不均一性を改善することのできる技術を提供する。
【解決手段】レジストパターンをマスクとしたドライエッチングにより被処理体５２である低誘電率材料からなる絶縁膜を加工する際、エッチング装置５０の真空チャンバ５１内へ導入される各種ガスに３ｓｃｃｍの流量で水蒸気を添加することにより、低誘電率材料からなる絶縁膜から脱離する水蒸気の量に依存した、その絶縁膜のエッチング特性の変動を抑制する。
【選択図】図４

Description

本発明は、半導体装置の製造技術に関し、特に、半導体基板の主面上に形成された絶縁膜に溝パターンまたは孔パターンを形成するドライエッチング方法に適用して有効な技術に関するものである。

有機系反射防止膜加工でのプラズマガスとしてＡｒを用いない条件を適用し、絶縁膜である被加工膜を加工する際の希ガスとして、プラズマの電子温度を低減できるＸｅもしくはＫｒもしくはＡｒとＸｅの混合ガスもしくはＡｒとＫｒの混合ガスを適用したドライエッチング技術が特開２００５−７２５１８号公報（特許文献１）に記載されている。
特開２００５−７２５１８号公報（段落［００１５］、図１）

近年、酸化シリコン膜よりも比誘電率の低い低誘電率膜が半導体装置に採用されている。低誘電率膜としては、例えばフッ素または炭素を含有する酸化シリコンからなる無機系膜、フッ素または炭素を含有する酸化シリコンからなる有機系膜、さらに多孔質膜等が検討されており、一部実用化されている。

しかしながら、低誘電率膜は、その材料組成や構造に起因して吸湿性が酸化シリコン膜よりも大きい。そのため、低誘電率膜のドライエッチングについては、以下に説明する低誘電率膜の吸湿性に関する種々の技術的課題が存在する。

低誘電率膜上に酸化シリコン膜を積層すると、酸化シリコン膜は低誘電率膜よりも緻密であり、また密度が大きいことから、低誘電率膜に吸湿された水蒸気は低誘電率膜に閉じこめられる。この積層膜の上層である酸化シリコン膜をドライエッチングにより加工すると低誘電率膜が露出して、低誘電率膜に閉じこめられていた水蒸気が脱離する。脱離した水蒸気は低誘電率膜のエッチング特性、例えば低誘電率膜のエッチング速度または低誘電率膜のエッチングストッパ膜に対するエッチング速度選択比等を変動させる。

上記エッチング特性の変動はパターン配置の疎密に依存する。例えば孤立パターンでは、密集パターンと比較して、より広範囲から水蒸気が移動して集まるため、エッチング特性の変動が顕著に起きる。同様に、密集パターンの端部でも密集パターンの外周部から水蒸気が移動して集まるため、密集パターンの内部と比較して、エッチング特性の変動が顕著に起きる。

また、低誘電率膜を成膜または放置している間に低誘電率膜は吸湿するが、これらの時間は常に一定とは限らない。半導体装置の製造ラインの状況によっては、成膜してからドライエッチングにより加工されるまでに数日経過する低誘電率膜や数時間しか経過しない低誘電率膜がある。このため、低誘電率膜に吸湿される水蒸気の量は一定ではない。従って、上記エッチング特性の変動は、パターン配置の疎密の他に低誘電率膜の成膜または放置時間にも依存する。

このような低誘電率膜から脱離した水蒸気に起因するエッチング特性の変動は、例えば低誘電率膜のエッチング深さがばらつく、あるいは過剰に低誘電率膜のエッチングが進んでエッチングストッパ膜が除去される等の加工形状の不良を生じてしまう。そのため、低誘電率膜のドライエッチング工程では低誘電率膜から脱離した水蒸気に起因するエッチング特性の変動を抑制して、半導体製品の製造不良率を低減する必要がある。

本発明の目的は、低誘電率膜の吸湿性に起因するドライエッチング加工の不均一性を改善することのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明による半導体装置の製造方法は、プラズマを用いて低誘電率膜をドライエッチングする際、エッチング装置の真空チャンバ内へ導入される各種ガスに所定量の水蒸気を添加するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

低誘電率膜から脱離する水蒸気の量に依存した低誘電率膜のエッチング特性の変動を抑制することができるので、低誘電率膜の吸湿性に起因するドライエッチング加工の不均一性を改善することができる。

本実施の形態においては、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、本実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、本実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

また、本実施の形態において、ウエハと言うときは、Ｓｉ（Silicon）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon On Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳＦＥＴをＭＩＳと略し、ｐチャネル型のＭＩＳＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳＦＥＴをｎＭＩＳと略す。

また、本実施の形態を説明するための全図において、同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。以下、本発明の実施の形態を図面に基づいて詳細に説明する。

（実施の形態１）
本発明の実施の形態１による半導体装置の製造方法を図１〜図１２を用いて工程順に説明する。図１〜図３、図５、図６および図９〜図１２は半導体装置の要部断面図、図４はエッチング装置の概略図、図７は低誘電率膜のエッチング速度比とエッチング装置の真空チャンバ内へ導入される各種ガスに添加される水蒸気の量との関係を示すグラフ図、図８はレジスト膜に対する低誘電率膜のエッチング速度選択比とエッチング装置の真空チャンバ内へ導入される各種ガスに添加される水蒸気の量との関係を示すグラフ図である。

まず、図１に示すように、シリコン単結晶からなる半導体基板（円形の薄い板状に加工した半導体ウエハ）１の主面に所望する半導体素子を形成する。半導体素子としては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）デバイス、抵抗素子、容量素子等が形成されるが、本実施の形態ではＣＭＯＳデバイスを例示する。

半導体基板１の素子分離領域に絶縁膜からなる分離部２を形成した後、半導体基板１にｐ型の導電性を示す不純物をイオン注入してｐウェル３を形成し、同様に、ｎ型の導電性を示す不純物をイオン注入してｎウェル４を形成する。続いてｎＭＩＳおよびｐＭＩＳを構成するゲート絶縁膜５およびゲート電極６ｎ，６ｐを形成し、さらにゲート電極６ｎ，６ｐの側壁にサイドウォール７を形成する。続いてゲート電極６ｎの両側のｐウェル３にｎ型の導電性を示す不純物をイオン注入し、ｎＭＩＳのソース・ドレインとして機能するｎ型半導体領域８をゲート電極６ｎおよびサイドウォール７に対して自己整合的に形成する。同様に、ゲート電極６ｐの両側のｎウェル４にｐ型の導電性を示す不純物をイオン注入し、ｐＭＩＳのソース・ドレインとして機能するｐ型半導体領域９をゲート電極６ｐおよびサイドウォール７に対して自己整合的に形成する。

次に、半導体基板１の主面上にＣＶＤ（Chemical Vapor Deposition）法により窒化シリコン膜を堆積し、続いてプラズマＣＶＤ法によりＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜を堆積して層間絶縁膜１０を形成する。その後、層間絶縁膜１０の表面をＣＭＰ（Chemical Mechanical Polishing）法で研磨することによって平坦化する。

次に、レジストパターンをマスクとして層間絶縁膜１０をエッチングし、接続孔１１を所定の箇所、例えばｎＭＩＳのゲート電極６ｎおよびｎ型半導体領域８、ならびにｐＭＩＳのゲート電極６ｐおよびｐ型半導体領域９の上方に位置する層間絶縁膜１０に形成する。

次に、接続孔１１の内部を含む半導体基板１の主面上にバリアメタル膜１２を堆積した後、接続孔１１の内部を含む半導体基板１の主面上に金属膜１３、例えばＷ（タングステン）膜をＣＶＤ法により堆積する。バリアメタル膜１２は、例えばＴｉ膜上にＴｉＮ膜を積み重ねた積層膜である。続いて、例えばＣＭＰ法により接続孔１１以外の領域のバリアメタル膜１２および金属膜１３を除去することによって接続孔１１の内部に金属膜１３を埋め込み、金属膜１３を主導電材料とするプラグを形成する。

次に、第１層目の配線を形成する。図２に示すように、半導体基板１の主面上にストッパ絶縁膜１４および配線形成用の絶縁膜１５を順次形成する。ストッパ絶縁膜１４は絶縁膜１５への溝加工の際にエッチングストッパとなる膜であり、絶縁膜１５に対してエッチング選択比を有する材料を用いる。ストッパ絶縁膜１４は、例えばプラズマＣＶＤ法により形成される窒化シリコン膜とし、絶縁膜１５は酸化シリコン膜とすることができる。

次に、レジストパターンをマスクとしたドライエッチングによってストッパ絶縁膜１４および絶縁膜１５の所定の領域に配線溝１６を形成した後、半導体基板１の主面上にバリアメタル膜１７を形成する。バリアメタル膜１７は、例えばＴｉＮ膜、ＴａＮ膜、ＴａＮ膜上にＴａ膜を積み重ねた積層膜、またはＴａＮ膜上にＲｕ膜を積み重ねた積層膜である。続いてＣＶＤ法またはスパッタリング法によりバリアメタル膜１７上にＣｕのシード層を形成し、さらに電解めっき法を用いてシード層上にＣｕめっき膜を形成する。Ｃｕめっき膜により配線溝１６の内部を埋め込む。続いて配線溝１６以外の領域のＣｕめっき膜、シード層およびバリアメタル膜１７をＣＭＰ法により除去して、Ｃｕ膜を主導電材料とする第１層目の配線Ｍ１を形成する。

次に、第２層目の配線を形成する。図３に示すように、半導体基板１の主面上にストッパ絶縁膜１８、配線および接続電極形成用の絶縁膜１９、キャップ絶縁膜２０および反射防止膜２１を順次形成する。ストッパ絶縁膜１８は絶縁膜１９への孔加工の際にエッチングストッパとなる膜であり、絶縁膜１９に対してエッチング速度選択比を有する材料を用いる。ストッパ絶縁膜１８は、例えばプラズマＣＶＤ法により形成されるＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＮ膜、またはこれらの組合せからなる多層膜である。本実施の形態１ではＳｉＣＯ膜を用いた。絶縁膜１９は、ＳｉＯ_２よりも誘電率が低い低誘電率膜であり、比誘電率が３．０以下の材料が望ましい。絶縁膜１９は、例えばＳｉＯＣ膜、ＭＳＱ（methylsilsesquioxane）膜、多孔質ＳｉＯＣ膜、多孔質ＭＳＱ膜、またはこれら組合せからなる多層膜である。本実施の形態１ではＳｉＯＣ膜を用いた。キャップ絶縁膜２０は、ＴＥＯＳ膜、ＳｉＮ膜、ＳｉＣ膜などのＳｉを含有する絶縁膜、ＴｉＮ膜、ＴａＮ膜などのメタル膜、またはこれらの組合せからなる多層膜である。本実施の形態１ではＴＥＯＳ膜を用いた。ストッパ絶縁膜１８、絶縁膜１９、キャップ絶縁膜２０および反射防止膜２１の厚さは、例えばそれぞれ５０ｎｍ、５００ｎｍ、５０ｎｍおよび３０ｎｍである。

次に、反射防止膜２１上に孔形成用のレジストパターン２２を形成する。レジストパターン２２は通常のフォトリソグラフィ法によって形成される。すなわち、レジストパターン２２は半導体基板１の主面上にレジスト膜を塗布した後、そのレジスト膜に対して露光および現像処理を施すことによりパターニングされている。

次に、レジストパターン２２をマスクとしたドライエッチングにより反射防止膜２１、キャップ絶縁膜２０および絶縁膜１９を順次加工して、所定の領域に接続電極用の孔パターンを形成する。このドライエッチングでは、例えば図４に示すエッチング装置が用いられる。以下に、このエッチング装置について説明する。

エッチング装置５０では、真空チャンバ５１内に被処理体５２を設置する下部電極５３と、被処理体５２に対向する位置に上部電極５４とが設置されている。上部電極５４には、ＵＨＦ電源５５から主にプラズマ発生用に周波数４５０ＭＨｚのＵＨＦ帯電磁波と、第１の高周波電源５６ａから主に上部電極５４へのバイアス印加用に周波数１３．５６ＭＨｚの高周波とが重畳して印加される。下部電極５３には、第２の高周波電源５６ｂから主に被処理体５２へのバイアス印加用に周波数８００ｋＨｚの高周波を印加する。これら電磁波により、上部電極５４と下部電極５３との間にプラズマを発生させる。また、真空チャンバ５１の外側には複数のソレノイドコイル５７が設置されており、これらのソレノイドコイル５７で発生させた磁場によりプラズマの分布を調整することができる。

真空チャンバ５１内へは、水蒸気と各種ガスが導入される。水蒸気および各種ガスは、マスフローコントローラ５８ａ，５８ｂ１〜５８ｂ４でそれぞれの流量が調整されたうえで混合され、上部電極５４に設置されたシャワープレート５９から真空チャンバ５１内へ導入される。シャワープレート５９の被処理体５２に対向する面には複数のガス噴出口が設けられており、混合ガスはガス噴出口へ分散されて真空チャンバ５１内へ入る。真空チャンバ５１の排気には、例えばターボ分子ポンプとドライポンプが用いられる。また、水蒸気が導入される配管には、配管内壁への水蒸気の吸着を防ぐために、配管用ヒータが巻き付けられており、例えば５０℃以上に加熱される。

下部電極５３は温度調整が可能な構造となっており、下部電極５３に設置された被処理体５２の温度を一定とすることができる。また、上部電極５４および真空チャンバ５１の側壁も温度調整が可能な構造となっている。下部電極５３、上部電極５４および真空チャンバ５１の温度は、例えばそれぞれ２０℃、５０℃および５０℃に設定される。なお、本実施の形態１では、上記エッチング装置５０を用いたが、これに限定されるものではなく、プラズマ生成、被処理体へのバイアスの印加、真空排気等には本実施の形態１に例示していない他の手段を採用することができる。

次に、反射防止膜２１、キャップ絶縁膜２０、絶縁膜１９およびストッパ絶縁膜１８をドライエッチングにより順次加工する手順について説明する。

まず、図５に示すように、レジストパターン２２をマスクとしたドライエッチングによって反射防止膜２１およびキャップ絶縁膜２０を順次加工し、孔パターン２３ａを形成する。孔パターン２３ａがキャップ絶縁膜２０を越えて絶縁膜１９に、例えば２０ｎｍ程度入り込むまで、キャップ絶縁膜２０をエッチングしてもよい。

反射防止膜２１およびキャップ絶縁膜２０のエッチングでは、Ａｒガス、フルオロカーボンガス、Ｏ_２ガス、Ｎ_２ガス、ＣＯガス、またはこれらを含む混合ガスを用いる。フルオロカーボンガスとしては、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＨＦ_３、ＣＨ_２Ｆ_２ガスなどを用いる。反射防止膜２１のエッチングとキャップ絶縁膜２０のエッチングとで同じガスを用いてもよく、または異なるガスを用いてもよい。例えば反射防止膜２１のエッチングでは、例えばＣＦ_４ガスを１２５ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が４Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ８００Ｗ、２００Ｗおよび１００Ｗとする。またキャップ絶縁膜２０のエッチングでは、例えばＡｒ、ＣＨＦ_３、ＣＦ_４およびＮ_２からなる混合ガスをそれぞれ５００ｓｃｃｍ、１０ｓｃｃｍ、２０ｓｃｃｍおよび６０ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が６．７Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ４００Ｗ、６００Ｗおよび１５００Ｗとする。

次に、図６に示すように、レジストパターン２２をマスクとしたドライエッチングによって絶縁膜１９を加工し、ストッパ絶縁膜１８に到達する孔パターン２３を形成する。絶縁膜１９のエッチングでは、反射防止膜２１およびキャップ絶縁膜２０のエッチングと同様に、Ａｒガス、フルオロカーボンガス、Ｏ_２ガス、Ｎ_２ガス、ＣＯガス、またはこれらを含む混合ガスを用いる。

絶縁膜１９のエッチングでは、ストッパ絶縁膜１８の突き抜けを防ぐために２段階エッチングを採用する。第１段階のエッチングでは、例えばＡｒ、ＣＨＦ_３およびＮ_２からなる混合ガスをそれぞれ２５０ｓｃｃｍ、１００ｓｃｃｍおよび３００ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が６．７Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ４００Ｗ、６００Ｗおよび１２００Ｗとする。第２段階のエッチングでは、例えばＡｒ、Ｃ_４Ｆ_６およびＮ_２からなる混合ガスをそれぞれ５００ｓｃｃｍ、３ｓｃｃｍおよび１４０ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が４．０Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ４００Ｗ、６００Ｗおよび１５００Ｗとする。第１段階のエッチングは、エッチング速度比から見積もった絶縁膜１９を、例えば８割までエッチングできる時間で終了する。その後、第２段階のエッチングを行い、絶縁膜１９のエッチングを完了する。なお、ここでは２段階エッチングを採用したが、３段階以上の多段階に分けてエッチングを行ってもよい。

本実施の形態１では、前述した絶縁膜１９の第１段階のエッチング時に、エッチング装置５０の真空チャンバ５１内へ導入される各種ガス（以下、単に導入ガスと略す）に水蒸気を３ｓｃｃｍの流量で添加する。これにより、絶縁膜１９のエッチング速度の変動を小さくすることができる。以下に、導入ガスに水蒸気を添加する効果と水蒸気の流量の決定手順について説明する。

反射防止膜２１およびキャップ絶縁膜２０がエッチングされると、低誘電率膜で構成される絶縁膜１９が真空に露出するため、絶縁膜１９に吸湿していた水蒸気が脱離する。第１段階のエッチングにおいて、導入ガスに水蒸気を添加しない場合は、絶縁膜１９から脱離した水蒸気により絶縁膜１９のエッチング速度が変動する。

図７に、低誘電率膜のエッチング速度比と導入ガスに添加した水蒸気の量との関係を示す。ここでは、低誘電率膜にＳｉＯＣ膜を用いた。図７に示すように、水蒸気添加量が０〜３ｓｃｃｍでは水蒸気添加量が増加するに従い低誘電率膜のエッチング速度比が減少し、水蒸気添加量が３ｓｃｃｍでは、水蒸気を添加しない場合の６０％程度となる。しかし、水蒸気添加量が３〜１０ｓｃｃｍでは水蒸気添加量が増加してもエッチング速度比の変動は小さく、ほぼ一定となる。

図７に示したデータは、導入ガスに水蒸気を添加した結果を示しているが、低誘電率膜から脱離した水蒸気も同様の効果があると考えられる。すなわち、水蒸気を導入ガスに添加しない場合は、低誘電率膜から脱離した水蒸気のみが低誘電率膜のエッチング速度比に変動を与えることになる。従って、脱離した水蒸気の量が０〜３ｓｃｃｍの範囲であれば、脱離した水蒸気が増加するに従い低誘電率膜のエッチング速度比は低減し、例えば低誘電率膜から脱離した水蒸気が集中する孤立パターンや水蒸気を多く吸湿した低誘電率膜において、低誘電率膜のエッチング速度比の低減が顕著に現れると推測される。しかしながら、あらかじめ導入ガスに水蒸気を添加して、低誘電率膜から脱離した水蒸気の量と導入ガスに添加した水蒸気の量の合計を３〜１０ｓｃｃｍの範囲とするならば、パターン配置の疎密に依存して水蒸気の脱離量が互いに異なってもあるいは低誘電率膜の吸湿量に依存して水蒸気の脱離量が互いに異なっても、エッチング速度比の変動を小さくすることができる。以上のことから、絶縁膜１９の第１段階のエッチング時に、水蒸気を３ｓｃｃｍの流量で添加することとした。

さらに、絶縁膜１９のエッチング速度の他に、絶縁膜１９のストッパ絶縁膜１８に対するエッチング選択比、孔パターン２３の垂直性または開口性などの特性も水蒸気の添加量によって変動するが、第１段階のエッチング時に、導入ガスに水蒸気を３ｓｃｃｍの流量で添加することにより、これらの特性の変動も小さくすることができる。

また、本実施の形態１では、前述した絶縁膜１９の第２段階のエッチング時にも導入ガスに水蒸気を添加する。これにより、絶縁膜１９のレジストパターン２２に対するエッチング速度選択比を改善することができる。図８に、低誘電率膜のレジスト膜に対するエッチング速度選択比（相対比）と導入ガスに添加した水蒸気の量との関係を示す。ここでは、低誘電率膜にＳｉＯＣ膜を用いた。図８に示すように、水蒸気添加量が２〜７ｓｃｃｍの範囲において低誘電率膜のレジスト膜に対するエッチング速度選択比が改善できることが分かる。

ところで、図８に示すように、７〜１０ｓｃｃｍ以上の水蒸気を添加するとレジスト膜に対する低誘電率膜のエッチング速度選択比は水蒸気添加量が増加するに従い低下する。このエッチング速度選択比の低下は、過剰に添加された水蒸気によりフルオロカーボンガスが酸化されて、特にＣ（炭素）が除去されることによりレジスト膜のエッチング速度が増大することに起因する。従って、水蒸気とフルオロカーボンガスとの流量比が過大であっては望ましいエッチング加工が行えないことを考慮する必要がある。導入ガスに添加される水蒸気に含まれるＯ（酸素）原子の数を、真空チャンバ５１内へ導入されるフルオロカーボンに含まれるＣ（炭素）原子の数よりも少なくすることにより、過剰な水蒸気の添加を防ぐことができる。

なお、本実施の形態１では、第１段階のエッチング時に最適な水蒸気添加量と第２段階のエッチング時に最適な水蒸気添加量とは異なる。しかし、絶縁膜１９のエッチング速度を重視して、第１段階のエッチング時の水蒸気添加量を３ｓｃｃｍと選んだ場合であっても、絶縁膜１９のエッチング速度の変動を抑制し、かつ絶縁膜１９のレジストパターン２２に対するエッチング速度選択比を改善することができる。また、絶縁膜１９のレジストパターン２２に対するエッチング速度選択比を重視して、第２段階のエッチング時の水蒸気添加量を４〜５ｓｃｃｍと選んだ場合であっても、絶縁膜１９のエッチング速度の変動を抑制し、かつ絶縁膜１９のレジストパターン２２に対するエッチング速度選択比を改善することができる。

また、本実施の形態１では、導入ガスに添加する水蒸気の量を流量で説明したが、最適な水蒸気添加量はガス条件やプラズマ発生条件に依存する。例えばガス条件に対しては分圧を考慮して上記流量を再設定することができる。本実施の形態１では、図７および図８から水蒸気添加量が１０ｓｃｃｍ以下において、前述した効果が得られている。これは分圧に換算すると０．１Ｐａ以下に相当する。プラズマ発生条件により水蒸気の解離状態が変更できることを考慮して、添加する水蒸気の分圧は０．５Ｐａ以下とすることが望ましい。また、低誘電率膜のエッチング速度比やレジスト膜に対する低誘電率膜のエッチング速度選択比の変動は、主に添加した水蒸気とフルオロカーボンガスとの反応が原因であることから、添加する水蒸気の流量をフルオロカーボンガスの流量との比から決めることも有効である。

また、本実施の形態１では、絶縁膜１９のドライエッチング工程において、導入ガスに水蒸気を添加するとしたが、反射防止膜２１またはキャップ絶縁膜２０のドライエッチング工程においても所定量の水蒸気を添加してもよく、同様の効果を得ることができる。

このように、本実施の形態１によれば、例えば孔パターン２３の配置の疎密または絶縁膜１９の吸湿量に差異がある場合でも、絶縁膜１９に吸湿した水蒸気がドライエッチング中に脱離することにより生ずるエッチング特性（例えば絶縁膜１９のエッチング速度、絶縁膜１９のストッパ絶縁膜１８に対するエッチング選択比、孔パターン２３の垂直性または開口性など）の変動を抑制することができる。また孔パターン２３は孤立パターンであるため、例えば溝パターンと比較して広範囲から移動して集まる水蒸気の量は多いが、上記エッチング特性の変動は十分に抑制することが可能である。これにより、絶縁膜１９から脱離する水蒸気の量に依存したドライエッチング加工の不均一性が改善される。またレジストパターン２２に対する絶縁膜１９のエッチング速度選択比を改善することができる。以上の効果から、孔パターン２３を形成する絶縁膜１９のドライエッチング工程における不良率を低減することができる。

次に、図９に示すように、レジストパターン２２を除去した後、反射防止膜２１上に溝形成用のレジストパターン２４を形成する。レジストパターン２４は通常のフォトリソグラフィ法によって形成される。続いてレジストパターン２４をマスクとしたドライエッチングにより反射防止膜２１およびキャップ絶縁膜２０を加工し、さらに絶縁膜１９を所定の深さまで加工する。続いて露出したストッパ絶縁膜１８をドライエッチングにより除去することにより、絶縁膜１９に接続孔２５および配線溝２６が形成される。

次に、図１０に示すように、レジストパターン２４および反射防止膜２１を除去した後、接続孔２５およびお配線溝２６の内部を含む半導体基板１の主面上にバリアメタル膜２７を形成する。バリアメタル膜２７は、例えばＴｉＮ膜、ＴａＮ膜、ＴａＮ膜上にＴａ膜を積み重ねた積層膜、またはＴａＮ膜上にＲｕ膜を積み重ねた積層膜である。続いてＣＶＤ法またはスパッタリング法によりバリアメタル膜２７上にＣｕのシード層を形成し、さらに電解めっき法を用いてシード層上にＣｕめっき膜ＭＬを形成する。Ｃｕめっき膜ＭＬにより接続孔２５および配線溝２６の内部を埋め込む。

次に、図１１に示すように、接続孔２５および配線溝２６以外の領域のＣｕめっき膜ＭＬ、シード層およびバリアメタル膜２７をＣＭＰ法により除去して、Ｃｕ膜を主導電材料とする第２層目の配線Ｍ２を形成する。この第２層目の配線Ｍ１と下層配線である第１層目の配線Ｍ１とを接続する接続部材は第２層目の配線Ｍ２と一体に形成される。

その後、図１２に示すように、例えば前述した第２層目の配線Ｍ２と同様な方法により、さらに上層の配線を形成する。図１２では、第３層目から第６層目の配線Ｍ３，Ｍ４，Ｍ５，Ｍ６を形成したＣＭＯＳデバイスを例示している。続いて第６層目の配線Ｍ６上に窒化シリコン膜２８を形成し、窒化シリコン膜２８上に酸化シリコン膜２９を形成する。これら窒化シリコン膜２８および酸化シリコン膜２９は、外部からの水分や不純物の侵入防止およびα線の透過の抑制を行うパッシベーション膜として機能する。

次に、レジストパターンをマスクとしたエッチングにより窒化シリコン膜２８および酸化シリコン膜２９を加工して、第６層目の配線の一部Ｍ６ａを露出させる。続いて露出した配線の一部Ｍ６ａ上にＡｕ膜およびＮｉ膜等の積層膜からなるバンプ下地電極３０を形成し、バンプ下地電極３０上に金または半田等からなるバンプ電極ＢＥを形成することにより、本実施の形態１であるＣＭＯＳデバイスが略完成する。なお、このバンプ電極ＢＥは外部接続用電極となる。この後、半導体ウエハから半導体チップＳＣに個々に切り分けられ、パッケージ基板等に実装されて半導体装置が完成するが、それらの説明は省略する。

なお、本実施の形態１では、本願発明を第２層目の配線層の接続孔の形成に適用したが、第３層目以上の接続孔に適用可能であることはいうまでもない。

（実施の形態２）
本発明の実施の形態２による半導体装置の製造方法を図１３〜図１６を用いて工程順に説明する。図１３〜図１６は半導体装置の要部断面図である。前述した実施の形態１では、本願発明をダマシン配線の孔パターンを低誘電率膜に形成するドライエッチング工程（孔パターン２３の形成工程）に適用したが、本実施の形態２では、本願発明をダマシン配線の溝パターンを低誘電率膜に形成するドライエッチング工程に適用する場合について説明する。

まず、図１３に示すように、前述した実施の形態１と同様にして、半導体基板１の主面にＣＭＯＳデバイスのゲート絶縁膜５、ゲート電極６ｎ，６ｐ、ソース・ドレイン（ｎ型半導体領域８、ｐ型半導体領域９）を形成した後、半導体基板１の主面上に形成した層間絶縁膜１０に接続孔１１を形成し、さらに接続孔１１の内部に金属膜１３を埋め込み、金属膜１３を主導電材料とするプラグを形成する。

次に、ダマシン法により第１層目の配線を形成する。半導体基板１の主面上にストッパ絶縁膜３１、配線形成用の絶縁膜３２、キャップ絶縁膜３３および反射防止膜３４を順次形成する。ストッパ絶縁膜３１は絶縁膜３２への溝加工の際にエッチングストッパとなる膜であり、絶縁膜３２に対してエッチング速度選択比を有する材料を用いる。ストッパ絶縁膜３１は、例えばプラズマＣＶＤ法により形成されるＳｉＣ膜、ＳｉＣＯ膜、ＳｉＣＮ膜、ＳｉＮ膜、またはこれらの組合せからなる多層膜である。本実施の形態２ではＳｉＣＯ膜を用いた。絶縁膜３２は、ＳｉＯ_２よりも誘電率が低い低誘電率膜であり、比誘電率が３．０以下の材料が望ましい。絶縁膜３２は、例えばＳｉＯＣ膜、ＭＳＱ膜、多孔質ＳｉＯＣ膜、多孔質ＭＳＱ膜、またはこれら組合せからなる多層膜である。本実施の形態２ではＳｉＯＣ膜を用いた。キャップ絶縁膜３３は、ＴＥＯＳ膜、ＳｉＮ膜、ＳｉＣ膜などのＳｉを含有する絶縁膜、ＴｉＮ膜、ＴａＮ膜などのメタル膜、またはこれらの組合せからなる多層膜である。本実施の形態２ではＴＥＯＳ膜を用いた。ストッパ絶縁膜３１、絶縁膜３２、キャップ絶縁膜３３および反射防止膜３４の厚さは、例えばそれぞれ５０ｎｍ、５００ｎｍ、５０ｎｍおよび３０ｎｍである。

次に、反射防止膜３４上にレジストパターン３５を形成した後、レジストパターン３５をマスクとしたドライエッチングにより反射防止膜３４、キャップ絶縁膜３３、絶縁膜３２およびストッパ絶縁膜３１を順次加工して、所定の領域に配線用の溝パターンを形成する。ここで、例えば前述した実施の形態１の孔パターンの形成工程と同様にして、前記図３に示すエッチング装置５０およびエッチング方法を用いたドライエッチングを行う。

まず、図１４に示すように、レジストパターン３５をマスクとしたドライエッチングによって反射防止膜３４およびキャップ絶縁膜３３を順次加工し、溝パターン３６ａを形成する。溝パターン３６ａがキャップ絶縁膜３３を越えて絶縁膜３２に、例えば２０ｎｍ程度入り込むまで、キャップ絶縁膜３３をエッチングしてもよい。

反射防止膜３４およびキャップ絶縁膜３３のエッチングでは、Ａｒガス、フルオロカーボンガス、Ｏ_２ガス、Ｎ_２ガス、ＣＯガス、またはこれらを含む混合ガスを用いる。反射防止膜３４のエッチングでは、例えばＣＦ_４ガスを１２５ｓｃｃｍの流量で流し、エッチング装置５０の真空チャンバ５１内の圧力が４Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ８００Ｗ、２００Ｗおよび１００Ｗとする。またキャップ絶縁膜３３のエッチングでは、例えばＡｒ、ＣＨＦ_３、ＣＦ_４およびＮ_２からなる混合ガスをそれぞれ５００ｓｃｃｍ、１０ｓｃｃｍ、２０ｓｃｃｍおよび６０ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が６．７Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ４００Ｗ、６００Ｗおよび１５００Ｗとする。

次に、図１５に示すように、レジストパターン３５をマスクとしたドライエッチングによって絶縁膜３２を加工し、ストッパ絶縁膜３１に到達する溝パターン３６を形成する。絶縁膜３２のエッチングでは、反射防止膜３４およびキャップ絶縁膜３３のエッチングと同様に、Ａｒガス、フルオロカーボンガス、Ｏ_２ガス、Ｎ_２ガス、ＣＯガス、またはこれらを含む混合ガスを用いる。

絶縁膜３２のエッチングでは、例えばＡｒ、ＣＦ_４、ＣＨＦ_３およびＮ_２からなる混合ガスをそれぞれ２５０ｓｃｃｍ、５０ｓｃｃｍ、５０ｓｃｃｍおよび３００ｓｃｃｍの流量で流し、真空チャンバ５１内の圧力が６．７Ｐａとなるように排気を調整し、ＵＨＦ電源５５、第１の高周波電源５６ａおよび第２の高周波電源５６ｂの出力をそれぞれ４００Ｗ、６００Ｗおよび１２００Ｗとする。なお、ここでは１段階のエッチングにより溝を形成したが、２段階以上の多段階に分けてエッチングを行ってもよい。

本実施の形態２では、前述した絶縁膜３２のエッチング時に、エッチング装置５０の導入ガスに水蒸気を３ｓｃｃｍの流量で添加する。反射防止膜３４およびキャップ絶縁膜３３がエッチングされると、低誘電率膜で構成される絶縁膜３２が真空に露出するため、絶縁膜３２に吸湿していた水蒸気が脱離するが、導入ガスに水蒸気を添加することにより、絶縁膜３２から水蒸気が脱離しても、絶縁膜３２のエッチング速度等のエッチング特性の変動を抑制することができる。

次に、図１６に示すように、溝パターン３６の底部のストッパ絶縁膜３１を除去し、ささらにレジストパターン３５および反射防止膜３４を除去することにより、配線溝３８を形成する。続いて半導体基板１の主面上にバリアメタル膜３７を形成した後、ＣＶＤ法またはスパッタリング法によりバリアメタル膜３７上にＣｕのシード層を形成し、さらに電解めっき法を用いてシード層上にＣｕめっき膜を形成する。Ｃｕめっき膜により配線溝３８の内部を埋め込む。続いて配線溝３８以外の領域のＣｕめっき膜、シード層およびバリアメタル膜３７をＣＭＰ法により除去して、Ｃｕ膜を主導電材料とする第１層目の配線Ｍ１を形成する。

その後は、前述した実施の形態１と同様にして、上層の配線を形成することにより、本実施の形態２であるＣＭＯＳデバイスが略完成する。

なお、本実施の形態２では、本願発明を第１層目の配線Ｍ１の形成に適用したが、第２層目以上の配線にも適用可能であることはいうまでもない。

このように、本実施の形態２によれば、例えば溝パターン３６の配置の疎密または絶縁膜３２の吸湿量に差異がある場合でも、絶縁膜３２に吸湿した水蒸気がドライエッチング中に脱離することにより生ずるエッチング特性の変動を抑制することができる。これにより、絶縁膜３２から脱離する水蒸気の量に依存したドライエッチング加工の不均一性が改善される。またレジストパターン３５に対する絶縁膜３２のエッチング速度選択比を改善することができる。以上の効果から、溝パターン３６を形成する絶縁膜３２のドライエッチング工程における不良率を低減することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

本発明の半導体装置の製造方法は、半導体基板の主面上に形成された低誘電率膜に溝パターンまたは孔パターンを形成するドライエッチング方法に適用することができる。

本発明の実施の形態１による半導体装置の製造工程を示す半導体装置の要部断面図である。 図１に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図２に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本発明の実施の形態１によるエッチング装置の概略図である。 図３に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図５に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本発明の実施の形態１による低誘電率膜のエッチング速度比とエッチング装置の真空チャンバ内へ導入される各種ガスに添加された水蒸気の量との関係を示すグラフ図である。 本発明の実施の形態１によるレジスト膜に対する低誘電率膜のエッチング速度選択比とエッチング装置の真空チャンバ内へ導入される各種ガスに添加された水蒸気の量との関係を示すグラフ図である。 図６に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図９に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図１０に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 図１１に続く半導体装置の製造工程中の図１と同じ箇所の要部断面図である。 本発明の実施の形態２による半導体装置の製造工程を示す半導体装置の要部断面図である。 図１３に続く半導体装置の製造工程中の図１３と同じ箇所の要部断面図である。 図１４に続く半導体装置の製造工程中の図１３と同じ箇所の要部断面図である。 図１５に続く半導体装置の製造工程中の図１３と同じ箇所の要部断面図である。

符号の説明

１ 半導体基板
２ 分離部
３ ｐウェル
４ ｎウェル
５ ゲート絶縁膜
６ｎ，６ｐ ゲート電極
７ サイドウォール
８ ｎ型半導体領域
９ ｐ型半導体領域
１０ 層間絶縁膜
１１ 接続孔
１２ バリアメタル膜
１３ 金属膜
１４ ストッパ絶縁膜
１５ 絶縁膜
１６ 配線溝
１７ バリアメタル膜
１８ ストッパ絶縁膜
１９ 絶縁膜
２０ キャップ絶縁膜
２１ 反射防止膜
２２ レジストパターン
２３ａ，２３ 孔パターン
２４ レジストパターン
２５ 接続孔
２６ 配線溝
２７ バリアメタル膜
２８ 窒化シリコン膜
２９ 酸化シリコン膜
３０ バンプ下地電極
３１ ストッパ絶縁膜
３２ 絶縁膜
３３ キャップ絶縁膜
３４ 反射防止膜
３５ レジストパターン
３６ａ，３６ 溝パターン
３７ バリアメタル膜
３８ 配線溝
５０ エッチング装置
５１ 真空チャンバ
５２ 被処理体
５３ 下部電極
５４ 上部電極
５５ ＵＨＦ電源
５６ａ 第１の高周波電源
５６ｂ 第２の高周波電源
５７ ソレノイドコイル
５８ａ，５８ｂ１〜５８ｂ４ マスフローコントローラ
５９ シャワープレート
ＢＥ バンプ電極
Ｍ１〜Ｍ６ 配線
Ｍ６ａ 配線の一部
ＭＬ Ｃｕめっき膜

Claims (11)

1. 第１の比誘電率を有する第１の絶縁膜上に前記第１の比誘電率よりも高い第２の比誘電率を有する第２の絶縁膜を形成した積層膜をプラズマを用いたドライエッチングにより加工する半導体装置の製造方法であって、
   （ａ）エッチング装置の真空チャンバ内に各種ガスを混合してなる第１のガスを導入し、プラズマを用いたドライエッチングにより前記第２の絶縁膜を加工する工程と、
   （ｂ）前記（ａ）工程に続いて、前記エッチング装置の真空チャンバ内に各種ガスを混合してなる第２のガスを導入し、プラズマを用いたドライエッチングにより前記第１の絶縁膜を加工する工程とを含み、
   前記（ｂ）工程において、前記エッチング装置の真空チャンバ内へ導入される前記第２のガスに水蒸気を添加することを特徴とする半導体装置の製造方法。
2. 請求項１記載の半導体装置の製造方法において、前記水蒸気の分圧が０．５Ｐａ以下であることを特徴とする半導体装置の製造方法。
3. 請求項１記載の半導体装置の製造方法において、前記水蒸気の流量は３ｓｃｃｍ以上であることを特徴とする半導体装置の製造方法。
4. 請求項１記載の半導体装置の製造方法において、前記第２のガスに少なくとも１種類のフルオロカーボンガスが含まれることを特徴とする半導体装置の製造方法。
5. 請求項４記載の半導体装置の製造方法において、前記水蒸気の流量が前記フルオロカーボンガスに含まれる炭素原子の流量よりも少ないことを特徴とする半導体装置の製造方法。
6. 請求項４記載の半導体装置の製造方法において、前記フルオロカーボンガスは、ＣＦ_４、Ｃ_２Ｆ_６、Ｃ_４Ｆ_８、Ｃ_５Ｆ_８、Ｃ_４Ｆ_６、ＣＨＦ_３またはＣＨ_２Ｆ_２であることを特徴とする半導体装置の製造方法。
7. 請求項１記載の半導体装置の製造方法において、前記第１の絶縁膜の密度が前記第２の絶縁膜の密度よりも低いことを特徴とする半導体装置の製造方法。
8. 請求項１記載の半導体装置の製造方法において、前記第１の絶縁膜に吸湿される水蒸気の量が前記第２の絶縁膜に吸湿される水蒸気の量よりも多いことを特徴とする半導体装置の製造方法。
9. 請求項１記載の半導体装置の製造方法において、前記第１の絶縁膜の前記第１の比誘電率は３．０以下であることを特徴とする半導体装置の製造方法。
10. 請求項１記載の半導体装置の製造方法において、前記第１の絶縁膜は、ＳｉＯＣ膜、ＭＳＱ膜、多孔質ＳｉＯＣ膜、多孔質ＭＳＱ膜、またはこれら組合せからなる多層膜であることを特徴とする半導体装置の製造方法。
11. 請求項１記載の半導体装置の製造方法において、レジストパターンをマスクとしたドライエッチングにより前記第１および第２の絶縁膜を加工することを特徴とする半導体装置の製造方法。

Images