JP2008010487A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2008010487A JP2008010487A JP2006176673A JP2006176673A JP2008010487A JP 2008010487 A JP2008010487 A JP 2008010487A JP 2006176673 A JP2006176673 A JP 2006176673A JP 2006176673 A JP2006176673 A JP 2006176673A JP 2008010487 A JP2008010487 A JP 2008010487A
- Authority
- JP
- Japan
- Prior art keywords
- back electrode
- semiconductor layer
- film
- silicon film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 装置コストやメンテナンスコストの比較的低い固体レーザーをレーザーアニールに採用することが可能であり、しきい電圧のばらつき低減を達成し、且つしきい電圧にばらつきが生じた場合であってもその制御を容易とする。
【解決手段】 絶縁基板1上に裏面電極9と、裏面電極9を覆う絶縁膜8と、絶縁膜8を介して裏面電極9上に設けられた多結晶シリコン膜からなる半導体層3と、半導体層3を覆うゲート絶縁膜4と、ゲート絶縁膜4を介して半導体層3上に設けられたゲート電極5とを備え、裏面電極9は不純物がドープされたシリコン膜である。絶縁基板1上に、不純物をドープした非晶質シリコン膜からなる裏面電極9と、裏面電極9を覆う絶縁膜8と、絶縁膜8を介して裏面電極9上に設けられ、半導体層3となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって半導体層3を多結晶シリコン膜とする。
【選択図】 図1
【解決手段】 絶縁基板1上に裏面電極9と、裏面電極9を覆う絶縁膜8と、絶縁膜8を介して裏面電極9上に設けられた多結晶シリコン膜からなる半導体層3と、半導体層3を覆うゲート絶縁膜4と、ゲート絶縁膜4を介して半導体層3上に設けられたゲート電極5とを備え、裏面電極9は不純物がドープされたシリコン膜である。絶縁基板1上に、不純物をドープした非晶質シリコン膜からなる裏面電極9と、裏面電極9を覆う絶縁膜8と、絶縁膜8を介して裏面電極9上に設けられ、半導体層3となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって半導体層3を多結晶シリコン膜とする。
【選択図】 図1
Description
本発明は、絶縁基板上に裏面電極を備える薄膜トランジスタ及びその製造方法に関する。
液晶表示デバイス等に用いられる多結晶シリコン薄膜トランジスタ(TFT:Thin Film Transistor)は、ガラス基板等の絶縁基板上に形成された多結晶シリコン薄膜をチャネル領域として利用するものであり、絶縁膜上の単結晶シリコン膜にトランジスタを作り込むSOI(Silicon On Insulator)デバイスと構造的に同じであるため、電気特性についてもSOIデバイスと多くの類似点を持つ。例えば、半導体層のチャネル領域を薄膜化することによって完全空乏型SOIの動作をさせることが可能となり、オフ状態からオン状態への立ち上がり電圧差が非常に小さくなることもその一つである。
一方、SOIデバイスではシリコン基板を利用するのに対し、多結晶シリコンTFTでは低温プロセスを採用しているのでガラス基板等の透光性基板を利用可能であり、この点でSOIデバイスより優位性がある。このため、多結晶シリコンTFTは、液晶表示デバイスの表示領域内の画素制御用スイッチング素子や、表示領域周辺部の駆動回路等のように、従来の結晶半導体とは異なる分野への応用が実現されている。
携帯電話の表示部に用いられる液晶表示ディスプレイの画面サイズとしては対角2インチクラスのものが現在の主流を占めており、現状においては1/4VGA(QVGA)程度の精細度を持つ製品が市場に出荷されている。ワンセグ放送の普及に伴って携帯電話を用いるコンテンツの成長が予測されることから、現在のQVGA表示から1/2VGA表示、さらにはVGA表示等への対応が必要になり、精細度がますます高くなることが予想される。これに伴いTFTの特性ばらつきも小さく抑える必要があり、特に精細度の高い高付加価値商品においては、特性ばらつきの中でもしきい電圧のばらつきを小さくすべきである。具体的には、目標とするしきい電圧の±0.2V以内、さらには±0.1V以内とすることが理想的である。
ところで、多結晶シリコンTFTがSOIデバイスと決定的に異なる点の1つは、チャネル領域に用いられるシリコン膜が多結晶であることにある。多結晶シリコンTFTのチャネル領域を構成する多結晶シリコン膜には、チャネル領域全体にわたって結晶性が崩れている部分(結晶粒界)に担体を捕獲し易いエリア(トラップ)が多数存在している。このため、前述のしきい電圧のばらつきが大きくなるとともに電流駆動能力の低下が問題となり易く、多結晶シリコンTFTを用いた回路設計を困難なものとしている。
多結晶シリコンTFTにおけるしきい電圧のばらつきを低減する対策としては、例えば低温酸化プロセスを採用する等してゲート絶縁膜と半導体層との界面特性を安定化させる手法が知られており、一定の効果が期待される。しかしながら、半導体層のゲート絶縁膜と反対側、すなわち絶縁基板側の界面特性を安定化させることは困難であるため、多結晶シリコンTFTのしきい電圧ばらつきを十分に低減できるとはいえない。
前述したSOIデバイスにおいては、BOX(Buried Oxide)層を挟んで単結晶シリコン膜の反対側にあるシリコン基板に電圧を印加することにより、効果は弱いもののしきい電圧の調整が可能となっている。しかしながら、液晶表示デバイス用の多結晶シリコンTFTにおいては、絶縁体であるガラス基板を用いているため、SOIデバイスのように基板電圧を印加することによるしきい電圧の調整法は使えない。
一方、薄膜トランジスタのチャネルを構成する多結晶シリコンをガラス基板上に形成する方法としては、ガラス基板にCVD法により非晶質シリコンを所望の厚さ(例えば50nm)に成膜し、その後レーザーアニールを行って多結晶シリコンとするプロセスが知られている(例えば特許文献1等参照。)。レーザーアニールには、短波長でありながら高出力であるといった優れた性能を有することからエキシマレーザーが広く用いられているが、装置コストやメンテナンスコストが高額になるというデメリットがある。
このため近年では、比較的安価で高出力なNd:YAGレーザー等のような固体レーザーの利用可能性について検討がなされている。しかしながら、固体レーザーの多結晶シリコンに対する吸収は小さいため、エネルギー利用効率が非常に悪く、スループットを低下させるというデメリットがある。例えば、Nd:YAGレーザーの高調波を用いて膜厚50nmの非晶質シリコン膜からなる半導体層のレーザーアニールを行うと、投入エネルギーの20%程度しか半導体層で吸収されず、残りの80%は例えば半導体層下に通過してしまう。
特開平10−55959号公報
前述のように、多結晶シリコンTFTにおいてはしきい電圧のばらつきが大きくなり易く、しかもSOIデバイスで採用されるような基板電圧印加によるしきい電圧の調整法を採用することもできない。
また、多結晶シリコンを形成するためのレーザーアニールに関して、エキシマレーザーから比較的安価な固体レーザーへの置き換えが検討されているが、固体レーザーは非晶質シリコンに対する吸収が小さいか殆どないというデメリットがある。
本発明はこのような従来の実情に鑑みて提案するものであり、装置コストやメンテナンスコストの比較的低い固体レーザーをレーザーアニールに採用することが可能であり、しきい電圧のばらつき低減を達成し、且つしきい電圧にばらつきが生じた場合であってもその制御を容易に行うことが可能な薄膜トランジスタ及びその製造方法を提供することを目的とする。
前述の課題を解決するために、本発明の請求項1に係る薄膜トランジスタは、絶縁基板上に裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられた多結晶シリコン膜からなる半導体層と、前記半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層上に設けられたゲート電極とを備え、前記裏面電極は不純物をドープしたシリコン膜であることを特徴とする。
以上のような薄膜トランジスタにおいては、不純物をドープしたシリコン膜からなる裏面電極を半導体層下に設け、裏面電極に電圧を印加することにより半導体層の絶縁基板側の特性を安定化させる。これにより、しきい電圧のばらつきが低減されるとともに、印加電圧を変えることでしきい電圧の制御も実現される。
なお、裏面電極に金属材料を用いることも考えられるが、金属元素がチャネル領域を形成する半導体層を汚染するおそれがある。以上のような薄膜トランジスタにおいては、低抵抗半導体の一種である不純物をドープしたシリコン膜を用いるので、金属元素による半導体層の汚染がなく、特性の低下が抑えられる。
また、本発明の請求項3に係る薄膜トランジスタの製造方法は、絶縁基板上に、不純物をドープした非晶質シリコン膜からなる裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられ、半導体層となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって前記半導体層となる非晶質シリコン膜を多結晶シリコン膜とすることを特徴とする。
レーザーアニールの際、裏面電極は半導体層を通過したレーザー光の一部を吸収して発熱し、その上の半導体層を間接的に加熱する。すなわち、半導体層下に裏面電極を設けることでエネルギー利用効率が向上するので、例えば固体レーザーの高調波のように非晶質シリコンへの吸収が小さいレーザーをレーザーアニールに採用することが可能となる。
また、裏面電極として用いられるシリコン膜に不純物をドープして融点を下げているので、レーザーアニールに際して裏面電極も容易に溶融再結晶化して多結晶シリコン膜となる。このため、導電率が高くしきい電圧制御に適した裏面電極が得られる。
本発明の請求項6に係る薄膜トランジスタは、絶縁基板上に裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられた多結晶シリコン膜からなる半導体層と、前記半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層上に設けられたゲート電極とを備え、前記裏面電極はダイヤモンドライクカーボン膜であることを特徴とする。
以上のような薄膜トランジスタにおいては、ダイヤモンドライクカーボン膜からなる裏面電極を半導体層下に設け、裏面電極に電圧を印加することにより、半導体層の絶縁基板側の特性を安定化させる。これにより、しきい電圧のばらつきが低減されるとともに、印加電圧を変えることでしきい電圧の制御も実現される。また、以上のような薄膜トランジスタにおいては、低抵抗半導体の一種であるダイヤモンドライクカーボン膜を用いるので、金属元素による半導体層の汚染がなく、特性の低下が抑えられる。
本発明の請求項9に係る薄膜トランジスタの製造方法は、絶縁基板上に、ダイヤモンドライクカーボン膜からなる裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられ、半導体層となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって前記半導体層となる非晶質シリコン膜を多結晶シリコン膜とすることを特徴とする。
レーザーアニールの際、ダイヤモンドライクカーボンからなる裏面電極は半導体層を通過したレーザー光の一部を吸収して発熱し、その上の半導体層を間接的に加熱する。すなわち、半導体層下に裏面電極を設けることでエネルギー利用効率が向上するので、例えば固体レーザーのように非晶質シリコンへの吸収が小さいか又はほとんどないレーザーをレーザーアニールに採用することが可能となる。
また、ダイヤモンドライクカーボンは可視光を透過させるので、絶縁基板の全面に形成されている場合であっても透過率を低下させることはない。このため、エッチング除去プロセスは不要であり、不純物をドープしたシリコン膜を用いる場合に比べて工程数削減が実現される。
本発明によれば、不純物をドープしたシリコン膜、ダイヤモンドライクカーボン膜からなる裏面電極を設けることで、半導体層の絶縁基板側の界面特性を安定化させることができ、しきい電圧のばらつき低減を図るとともに、裏面電極を利用することでしきい電圧制御も容易に行うことができる。また、本発明によれば、レーザーアニールに際して裏面電極により半導体層が間接的に加熱されるので、裏面電極に不純物をドープしたシリコン膜を用いた場合には非晶質シリコンに対して吸収係数の小さいレーザーを、裏面電極にダイヤモンドライクカーボンを用いた場合には非晶質シリコンに対して吸収のないレーザーを使用することが可能となり、装置コストやメンテナンスコストを削減することが可能となる。
以下、本発明に係る薄膜トランジスタ及びその製造方法について、図面を参照しながら詳細に説明する。
(第1の実施形態)
図1に示す薄膜トランジスタは、ガラス基板等の絶縁基板1、絶縁基板1の表面に成膜されたSiO2からなる下地膜2、多結晶シリコン膜からなりチャネル領域、ソース領域及びドレイン領域を含む半導体層3、半導体層3を覆うゲート絶縁膜4、ゲート絶縁膜4を介して半導体層3上に重ねられたゲート電極5、半導体層3やゲート電極4等を覆う層間絶縁膜6、及び、半導体層3のソース領域及びドレイン領域にそれぞれ接続するソース・ドレイン電極7を備える。半導体層3のチャネル領域の下、すなわち半導体層3の絶縁基板1側には、絶縁膜8を介して裏面電極9が設けられている。
図1に示す薄膜トランジスタは、ガラス基板等の絶縁基板1、絶縁基板1の表面に成膜されたSiO2からなる下地膜2、多結晶シリコン膜からなりチャネル領域、ソース領域及びドレイン領域を含む半導体層3、半導体層3を覆うゲート絶縁膜4、ゲート絶縁膜4を介して半導体層3上に重ねられたゲート電極5、半導体層3やゲート電極4等を覆う層間絶縁膜6、及び、半導体層3のソース領域及びドレイン領域にそれぞれ接続するソース・ドレイン電極7を備える。半導体層3のチャネル領域の下、すなわち半導体層3の絶縁基板1側には、絶縁膜8を介して裏面電極9が設けられている。
本実施形態の裏面電極9は、不純物をドープしたシリコン膜である。裏面電極9を十分に低抵抗化してTFTのしきい電圧制御に好適なものとするためには、裏面電極9に不純物を高濃度にドープしておくことが好ましく、例えば1E19cm−3以上とすることが好ましい。
図1においては、裏面電極9を絶縁基板1の略全面に形成した状態を示したが、本実施形態のTFTが透過型液晶表示デバイスの画素部に適用される場合には、例えば半導体層3下以外の領域の裏面電極9をエッチングにより除去してもよい。半導体層3下以外の領域から裏面電極9を除去することで、透過型液晶表示デバイスにおいて高開口率が確保される。
本実施形態の裏面電極9は、しきい電圧制御用の電極としての機能の他、製造方法に関する説明で後述するが、レーザーアニールによって半導体層3を多結晶シリコン膜とする際に半導体層3で吸収されなかったレーザー光を吸収して発熱し、半導体層3を間接的に加熱する機能を持つ。
裏面電極9にドープされる不純物は、n型不純物、p型不純物のいずれでもよく、具体的にはB、P等が挙げられる。裏面電極9を構成する非晶質シリコン膜に不純物をドープしておくことでシリコン膜の融点が下がるので、半導体層3をレーザーアニールする際、半導体層3を通過したレーザー光によって裏面電極9の非晶質シリコン膜を容易に溶融再結晶化できる。このため、裏面電極9の膜厚を例えば200nm以上に厚くすることと、裏面電極9を良質な多結晶シリコン膜とすることとを両立でき、抵抗率が低くしきい電圧制御に適した裏面電極9をスループットを落とすことなく形成することができる。また、ドープした不純物自体による裏面電極9の抵抗値低下効果も期待される。
半導体層3と裏面電極9との間には、これらを絶縁するとともに、裏面電極9から半導体層3への不純物の混入を避けるために、絶縁膜8を設ける。絶縁膜8は例えばSiO2等により構成される。
本実施形態のTFTは、下記のように製造される。
先ず、図2(a)に示すように、SiO2等の下地膜2が形成された絶縁基板1上に、裏面電極9となる非晶質シリコン膜をプラズマCVD法等により成膜する。次に、裏面電極9に不純物をドープする。次に、図2(b)に示すように、裏面電極9を覆ってSiO2等からなる絶縁膜8を形成する。次に、図2(c)に示すように、絶縁膜8上に、半導体層3となる非晶質シリコン膜3aをプラズマCVD法等により成膜する。
先ず、図2(a)に示すように、SiO2等の下地膜2が形成された絶縁基板1上に、裏面電極9となる非晶質シリコン膜をプラズマCVD法等により成膜する。次に、裏面電極9に不純物をドープする。次に、図2(b)に示すように、裏面電極9を覆ってSiO2等からなる絶縁膜8を形成する。次に、図2(c)に示すように、絶縁膜8上に、半導体層3となる非晶質シリコン膜3aをプラズマCVD法等により成膜する。
次に、レーザーアニール工程を行う。レーザーアニール工程では、図2(d)に示すように、裏面電極9と絶縁膜8と非晶質シリコン膜3aとの積層構造にレーザー光を照射して非晶質シリコン膜3aを加熱し、溶融再結晶化させ、多結晶シリコンとする。このとき裏面電極9は、非晶質シリコン膜3aを透過したレーザー光の一部を吸収して発熱し、その上の非晶質シリコン膜3aを間接的に加熱して溶融再結晶化を促進する。また、半導体層3の溶融再結晶化と同時に、自身の発熱により裏面電極9も溶融再結晶化し、導電率の高い多結晶シリコン膜となる。
レーザーアニールの後、エッチングによって多結晶シリコン膜を所定の形状にパターニングし、半導体層3とする。その後、半導体層3を覆ってゲート絶縁膜4を成膜する。次に、ゲート絶縁膜4上にゲート配線材料を堆積させ、エッチングによってパターニングしてゲート電極5を形成する。ゲート電極5を覆って層間絶縁膜6を成膜し、半導体層3のソース領域・ドレイン領域に達するソース・ドレイン電極7を形成することで、図1に示す構造のTFTが完成する。
以上のようなTFTにおいては、ゲート電極5と独立して裏面電極9に電圧を印加することで半導体層3の絶縁基板1側の特性を安定化させ、SOIデバイスで基板電圧を印加したときと同様にしきい電圧を任意に制御することができる。
また、レーザーアニール工程においてしきい電圧制御に利用される裏面電極9が熱源となって半導体層3を間接的に加熱するので、半導体層3として高品質な多結晶シリコン膜が得られ、例えば電界効果移動度の高い高性能なTFTが実現される。また、本来は非晶質シリコンに対する吸収が小さくエネルギー効率の悪い固体レーザーを用いた場合であっても、裏面電極9の間接加熱により、半導体層3の溶融再結晶化を実現することができる。このため、現在主流であるエキシマレーザーに代えて、固体レーザー、具体的にはNd:YAGレーザーの第2高調波等をレーザーアニールに採用することが可能となり、TFTの製造コストを低減することができる。
さらに、裏面電極9となる非晶質シリコン膜に不純物をドープして融点を低くしているので、レーザーアニールに際してその下の裏面電極9の溶融再結晶化を十分に進めることができる。これにより裏面電極9の膜厚を厚くすることが可能となるので、裏面電極9の抵抗値を十分に低くすることができる。また、半導体層3の加熱が裏面電極からも行われるので、高品質な多結晶シリコンが得られ、キャリア移動度の高いTFTが実現される。さらには、レーザーアニールに際して裏面電極9も加熱されるため、裏面電極9にドープした不純物の活性化率が高まるという利点も得られる。
(第2の実施形態)
以下、第2の実施形態のTFTについて説明するが、第1の実施形態と同じ部材には同じ符号を付して詳細な説明を省略する。
以下、第2の実施形態のTFTについて説明するが、第1の実施形態と同じ部材には同じ符号を付して詳細な説明を省略する。
本実施形態のTFTの裏面電極9は、ダイヤモンドライクカーボン(DLC:Diamond Like Carbon)膜からなる。なお、本発明において、DLC膜には、DLCより硬度や透光性の高いダイヤモンドからなる膜も含めることとする。
DLC膜からなる裏面電極9は少なくとも半導体層3下に存在すればよいが、図1に示すように全面に形成されていてもよい。DLCは可視光領域において透明なため、本実施形態のTFTが透過型液晶表示デバイスの画素部に適用された場合であっても、高開口率を確保できる。
DLC膜からなる裏面電極9には不純物をドープしておくことが好ましい。不純物のドープによってDLC膜を容易に低抵抗化することができ、しきい電圧制御に適した裏面電極9が得られる。なお、裏面電極9にはn型不純物、p型不純物のいずれをドープしてもよいが、DLC膜の導電型をn型とすることは困難であるから、B等のp型不純物を用いることが好ましい。
DLC膜からなる裏面電極9の膜厚は、半導体層3の間接加熱効果を十分得るとともに、抵抗値を低く抑えるため、100nm以上とすることが好ましい。
半導体層3とDLC膜からなる裏面電極9との間には、これらを絶縁するとともに、裏面電極9から半導体層3への炭素の混入を避けるために、絶縁膜8を設ける。絶縁膜8は例えばSiO2等により構成される。
本実施形態のTFTは、下記のように製造される。
先ず、SiO2等の下地膜2が形成された絶縁基板1上に、裏面電極9であるDLC膜を例えばマイクロ波CVD法等により成膜する。例えばマイクロ波CVD法によるDLC膜の成膜条件は、例えば、マイクロ波電力を2kW、導入ガス流量をCH4/H2=40/1000sccm、反応圧力を1000Pa、基板温度を500℃に設定することができる。なお、DLC膜に不純物をドープする場合、DLC膜の成膜と同時にB2H6等の不純物を添加すればよく、例えば導入ガス流量を、CH4/H2で希釈した1%B2H6=40/1000sccmとすればよい。
先ず、SiO2等の下地膜2が形成された絶縁基板1上に、裏面電極9であるDLC膜を例えばマイクロ波CVD法等により成膜する。例えばマイクロ波CVD法によるDLC膜の成膜条件は、例えば、マイクロ波電力を2kW、導入ガス流量をCH4/H2=40/1000sccm、反応圧力を1000Pa、基板温度を500℃に設定することができる。なお、DLC膜に不純物をドープする場合、DLC膜の成膜と同時にB2H6等の不純物を添加すればよく、例えば導入ガス流量を、CH4/H2で希釈した1%B2H6=40/1000sccmとすればよい。
次に、DLC膜からなる裏面電極9上に絶縁膜8を形成する。次に、絶縁膜8上に半導体層3となる非晶質シリコン膜3aをプラズマCVD法等により成膜する。
次に、レーザーアニール工程を行う。レーザーアニール工程では、裏面電極9と絶縁膜8と非晶質シリコン膜3aとの積層構造にレーザー光を照射して非晶質シリコン膜3aを加熱し、溶融再結晶化させ、多結晶シリコンとする。
固体レーザーにはNd:YAGレーザーのように赤外線レーザーを発するものがあるが、赤外線レーザーは非晶質シリコンに対しほとんど吸収がなく通過してしまうため、非晶質シリコン膜3aを直接溶融再結晶化させることができない。これに対し、本実施形態では、非晶質シリコン膜3a下に赤外線レーザーに対し十分な吸収を示すDLC膜からなる裏面電極9を配することにより裏面電極9を発熱させ、その上の非晶質シリコン膜3aを間接的に加熱することで溶融再結晶化することができる。なお、DLCによる非晶質シリコン膜3aの間接加熱効果は第1の実施形態における不純物をドープしたシリコン膜より高い。レーザーアニールの際、裏面電極9が高熱となるので、裏面電極9のDLC膜にドープした不純物の活性化率が高まるという利点も得られる。
レーザーアニールにより半導体層3を形成した後は、第1の実施形態と同様とする。すなわち、エッチングによって半導体層9を所定の形状にパターニングする。その後、半導体層3を覆ってゲート絶縁膜4を成膜する。次に、ゲート絶縁膜4上にゲート配線材料を堆積させ、エッチングによってパターニングしてゲート電極5を形成する。ゲート電極5を覆って層間絶縁膜6を成膜し、半導体層3のソース領域・ドレイン領域に達するソース・ドレイン電極7を形成することで、図1に示す構造のTFTが完成する。
以上のようなTFTにおいては、ゲート電極5と独立して裏面電極9に電圧を印加することで半導体層3の絶縁基板1側の特性を安定化させ、SOIデバイスで基板電圧を印加したときと同様にしきい電圧を任意に制御することができる。
また、レーザーアニール工程において、しきい電圧制御に利用される裏面電極9が熱源となって半導体層3を間接的に加熱するので、半導体層3として高品質な多結晶シリコン膜が得られ、例えば電界効果移動度の高い高性能なTFTが実現される。
また、裏面電極9を構成するDLCは赤外線レーザーに吸収があるので、現在主流であるエキシマレーザーに代えて、固体レーザー、具体的にはNd:YAGレーザーの基本波をレーザーアニールに採用することが可能となり、TFTの製造コストを低減することができる。
本発明の効果を確認するために、第1の実施形態の説明にしたがって図1に示すような構造のn型TFT及びp型TFTを作製した。レーザーアニールにはNd:YAGレーザーの第2高調波を利用した。
得られたTFTの裏面電極にゲート電極とは独立して様々な値の電圧を印加し、しきい電圧とそのばらつきを調べた。裏面電極に印加した電圧としきい電圧との関係を図3に示す。また、従来例として裏面電極を持たない従来構造のn型TFT及びp型TFTを作製した。レーザーアニールにはXeClエキシマレーザーを利用した。比較例のTFTのしきい電圧とそのばらつきを図3に併せて示す。
図3に示されるように、実施例のTFTにおいては、半導体層下に設けた裏面電極をSOIデバイスにおけるいわゆる基板電極のように用いることで、しきい電圧を所望の値に調整することが可能となった。また、実施例のTFTにおいては、裏面電極の電位を固定することで、従来例のTFTよりしきい電圧のばらつきを小さく抑えるすることができた。
また、図3の結果より、本発明のTFTでCMOSインバータを構成するとき、p型TFT及びn型TFTのチャネル注入量を最適化するとともに、p型TFT又はn型TFTの一方のしきい電圧を裏面電極で制御することで、p型TFTとn型TFTとでしきい電圧の差を小さくすることが可能となり、低電源電圧での駆動が可能となることがわかる。
表1から、本実施例のTFTにおいては、n型TFT及びp型TFTの両者とも従来構造と比較して遜色ない電界効果移動度を達成しており、優れた性能を有することがわかる。なお、ここでは、実施例として第1の実施形態に対応したTFTを用いて本発明の効果を確認したが、第2の実施形態に対応したTFTにおいても同様の効果が期待される。
1 絶縁基板、2 下地膜、3 半導体層、4 ゲート絶縁膜、5 ゲート電極、6 層間絶縁膜、7 ソース・ドレイン電極、8 絶縁膜、9 裏面電極
Claims (10)
- 絶縁基板上に裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられた多結晶シリコン膜からなる半導体層と、前記半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層上に設けられたゲート電極とを備え、
前記裏面電極は不純物をドープしたシリコン膜であることを特徴とする薄膜トランジスタ。 - 前記裏面電極の膜厚は200nm以上であることを特徴とする請求項1記載の薄膜トランジスタ。
- 絶縁基板上に、不純物をドープした非晶質シリコン膜からなる裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられ、半導体層となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって前記半導体層となる非晶質シリコン膜を多結晶シリコン膜とすることを特徴とする薄膜トランジスタの製造方法。
- 前記レーザーアニールに固体レーザーを用いることを特徴とする請求項3記載の薄膜トランジスタの製造方法。
- 前記レーザーアニールによって前記半導体層を多結晶シリコン膜とすることと同時に、前記裏面電極も多結晶シリコン膜とすることを特徴とする請求項3又は4記載の薄膜トランジスタの製造方法。
- 絶縁基板上に裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられた多結晶シリコン膜からなる半導体層と、前記半導体層を覆うゲート絶縁膜と、前記ゲート絶縁膜を介して前記半導体層上に設けられたゲート電極とを備え、
前記裏面電極はダイヤモンドライクカーボン膜であることを特徴とする薄膜トランジスタ。 - 前記裏面電極の膜厚は100nm以上であることを特徴とする請求項6記載の薄膜トランジスタ。
- 前記裏面電極はp型不純物をドープしたダイヤモンドライクカーボン膜であることを特徴とする請求項6又は7記載の薄膜トランジスタ。
- 絶縁基板上に、ダイヤモンドライクカーボン膜からなる裏面電極と、前記裏面電極を覆う絶縁膜と、前記絶縁膜を介して前記裏面電極上に設けられ、半導体層となる非晶質シリコン膜との積層構造を形成した後、レーザーアニールによって前記半導体層となる非晶質シリコン膜を多結晶シリコン膜とすることを特徴とする薄膜トランジスタの製造方法。
- 前記レーザーアニールに固体レーザーを用いることを特徴とする請求項9記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176673A JP2008010487A (ja) | 2006-06-27 | 2006-06-27 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006176673A JP2008010487A (ja) | 2006-06-27 | 2006-06-27 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008010487A true JP2008010487A (ja) | 2008-01-17 |
Family
ID=39068462
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006176673A Pending JP2008010487A (ja) | 2006-06-27 | 2006-06-27 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008010487A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160126100A (ko) | 2011-11-30 | 2016-11-01 | 히타치가세이가부시끼가이샤 | 유기 일렉트로닉스 재료, 잉크 조성물 및 유기 일렉트로닉스 소자 |
-
2006
- 2006-06-27 JP JP2006176673A patent/JP2008010487A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160126100A (ko) | 2011-11-30 | 2016-11-01 | 히타치가세이가부시끼가이샤 | 유기 일렉트로닉스 재료, 잉크 조성물 및 유기 일렉트로닉스 소자 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6298121B2 (ja) | 半導体素子及び半導体装置の作製方法 | |
US9761447B2 (en) | Method for manufacturing TFT substrate and TFT substrate manufactured thereof | |
JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
TW200534017A (en) | Structure of LTPS-TFT and fabricating method thereof | |
JP5508535B2 (ja) | 半導体薄膜の形成方法、半導体装置、半導体装置の製造方法、基板及び薄膜基板 | |
JP4153500B2 (ja) | 半導体装置の製造方法 | |
JP4511092B2 (ja) | 半導体素子の製造方法 | |
TWI358831B (en) | Active matrix electronic array device | |
TW200423407A (en) | Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor | |
JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
JP5232360B2 (ja) | 半導体装置及びその製造方法 | |
TWI228832B (en) | Structure of LTPS-TFT and fabricating method of channel layer thereof | |
JP2004039701A (ja) | 半導体装置の作製方法 | |
TW200418190A (en) | Method for manufacturing a thin film transistor | |
US8034671B2 (en) | Polysilicon film, thin film transistor using the same, and method for forming the same | |
JP2008010487A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2007258234A (ja) | 半導体素子,薄膜トランジスタ,レーザーアニール装置,並びに半導体素子の製造方法 | |
JP2002110542A (ja) | Si系半導体薄膜の製造方法、薄膜トランジスタ | |
JP2010186967A (ja) | 薄膜トランジスタおよびその製造方法 | |
JP4137461B2 (ja) | 半導体装置の作製方法 | |
JP2011216665A (ja) | 結晶性半導体膜の形成方法、および、半導体デバイスの製造方法 | |
JP2002270843A (ja) | 薄膜トランジスタの製造方法、不純物の活性化方法及び薄膜トランジスタ | |
JP2010040674A (ja) | レーザアニール装置 | |
JP2011187500A (ja) | 半導体装置およびその製造方法 | |
JP2005026705A (ja) | 多結晶半導体薄膜の作成方法、薄膜半導体装置の製造方法及び液晶表示装置の製造方法 |