JP2008004968A - Terminal electrode, semiconductor device and module - Google Patents

Terminal electrode, semiconductor device and module Download PDF

Info

Publication number
JP2008004968A
JP2008004968A JP2007246980A JP2007246980A JP2008004968A JP 2008004968 A JP2008004968 A JP 2008004968A JP 2007246980 A JP2007246980 A JP 2007246980A JP 2007246980 A JP2007246980 A JP 2007246980A JP 2008004968 A JP2008004968 A JP 2008004968A
Authority
JP
Japan
Prior art keywords
resin layer
electrode
layer
conductive layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007246980A
Other languages
Japanese (ja)
Inventor
Takeshi Yuzawa
健 湯澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007246980A priority Critical patent/JP2008004968A/en
Publication of JP2008004968A publication Critical patent/JP2008004968A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To highly efficiently capture ACF (Anisotropic Conductive Film) particles on a protruding electrode in joining the protruding electrode through an anisotropic conductive layer. <P>SOLUTION: Exposure and development of a photosensitive resin layer 4 are executed to form an opening 5 on a pad electrode 2. Electroless plating is used to form a conductive layer 6 connected to the pad electrode 2 up to the height of the middle of the opening 5, and thus, a step difference is provided between the photosensitive resin layer 4 and the conductive layer 6. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法に関し、特に、異方性導電シートを用いたバンプ電極の接合方法に適用して好適なものである。   The present invention relates to a terminal electrode, a semiconductor device, a semiconductor module, an electronic device, a method of manufacturing a terminal electrode, and a method of manufacturing a semiconductor device, and is particularly suitable for application to a bump electrode bonding method using an anisotropic conductive sheet. Is.

従来のＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）などでは、半導体チップとマザー基板とを接続するために、特許願２００１−４４８２４号の明細書および図面に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。   Conventional TCP (Tape Carrier Package), COF (Chip On Film), COG (Chip On Glass), etc. are disclosed in the specification and drawings of Japanese Patent Application No. 2001-44824 in order to connect a semiconductor chip and a mother substrate. As described, there is a method of forming bump electrodes on a semiconductor chip.

図７は、従来のバンプ電極の製造方法を示す断面図である。
図７（ａ）において、能動領域が形成された半導体基板７１にはパッド電極７２が設けられ、パッド電極７２を含む半導体基板７１上には絶縁膜７３が形成されている。なお、絶縁膜７３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜７３が形成された半導体基板７１上に感光性樹脂層７４を形成する。なお、感光性樹脂層７４は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。 FIG. 7 is a cross-sectional view showing a conventional bump electrode manufacturing method.
In FIG. 7A, a pad electrode 72 is provided on a semiconductor substrate 71 on which an active region is formed, and an insulating film 73 is formed on the semiconductor substrate 71 including the pad electrode 72. As the insulating film 73, for example, a silicon oxide film, a silicon nitride film, a polyimide film, or the like can be used.
Then, a photosensitive resin layer 74 is formed on the semiconductor substrate 71 on which the insulating film 73 is formed. The photosensitive resin layer 74 can be formed using, for example, spin coating, curtain coating, screen printing, an ink jet method, or the like.

次に、図７（ｂ）に示すように、感光性樹脂層７４の露光・現像を行うことにより、パッド電極７２上に開口部７５を形成する。
次に、図７（ｃ）に示すように、無電解メッキを用いることにより、開口部７５内に導電層７６を形成する。なお、導電層７６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。
次に、図７（ｄ）に示すように、感光性樹脂層７４を除去することにより、導電層７６の周囲を露出させ、導電層７６からなるバンプ電極を形成する。 Next, as shown in FIG. 7B, an opening 75 is formed on the pad electrode 72 by exposing and developing the photosensitive resin layer 74.
Next, as shown in FIG. 7C, a conductive layer 76 is formed in the opening 75 by using electroless plating. As the conductive layer 76, for example, nickel Ni, gold Au, copper Cu or the like can be used.
Next, as shown in FIG. 7D, by removing the photosensitive resin layer 74, the periphery of the conductive layer 76 is exposed, and a bump electrode made of the conductive layer 76 is formed.

しかしながら、従来のバンプ電極は突出構造となっているため、異方性導電シートを介して半導体チップと基板とを接続すると、バンプ電極上のＡＣＦ（Ａｎｉｓｏｔｏｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）粒子が流出し、接続信頼性が劣化するという問題があった
そこで、本発明の目的は、異方性導電層を介して突起電極の接合を行う際に、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能な端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法を提供することである。 However, since the conventional bump electrode has a protruding structure, when the semiconductor chip and the substrate are connected via the anisotropic conductive sheet, ACF (Anisotropic Conductive Film) particles on the bump electrode flow out, and the connection reliability Therefore, the object of the present invention is to provide a terminal electrode capable of efficiently capturing ACF particles on the protruding electrode when bonding the protruding electrode through the anisotropic conductive layer, To provide a semiconductor device, a semiconductor module, an electronic device, a method for manufacturing a terminal electrode, and a method for manufacturing a semiconductor device.

上述した課題を解決するために、請求項１記載の端子電極によれば、パッド電極上に形成された突起電極と、前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層とを備えることを特徴とする。
これにより、異方性導電層を用いて突起電極を接合する際に、ＡＣＦ粒子を異方性導電層内で流動させることで、ＡＣＦ粒子を突起電極上に移動させて、ＡＣＦ粒子を突起電極上に閉じ込めることが可能となる。 In order to solve the above-described problem, according to the terminal electrode according to claim 1, the protruding electrode formed on the pad electrode and the protruding electrode are surrounded so that the surface is higher than the protruding electrode. And a resin layer formed thereon.
Accordingly, when bonding the protruding electrode using the anisotropic conductive layer, the ACF particles are caused to flow in the anisotropic conductive layer to move the ACF particles onto the protruding electrode, and the ACF particles are moved to the protruding electrode. It becomes possible to be trapped on top.

このため、突起電極上のＡＣＦ粒子の密度を増加させることが可能となり、導電層の表面の高さが感光性樹脂層の表面の高さよりも低くなるようにして、導電層の周囲を樹脂層で覆った場合においても、樹脂層上の異方性導電層の絶縁性を維持しつつ、導電層を電気的に接合することが可能となる。
この結果、突起電極を硬い金属で構成した場合においても、接合時のダメージを樹脂層で吸収することが可能となり、半導体チップに及ぶダメージを軽減しつつ、突起電極間の狭ピッチ化を進めて、突起電極の高密度化を図ることが可能となるとともに、ＡＣＦ粒子が突起電極上から流出することを防止して、異方性導電層による突起電極の接続信頼性を向上させることが可能となる。 For this reason, it becomes possible to increase the density of the ACF particles on the protruding electrode, and the height of the surface of the conductive layer is made lower than the height of the surface of the photosensitive resin layer so that the resin layer is surrounded by the resin layer. Even when covered with, the conductive layer can be electrically bonded while maintaining the insulating property of the anisotropic conductive layer on the resin layer.
As a result, even when the protruding electrodes are made of a hard metal, it becomes possible to absorb damage at the time of bonding with the resin layer, and the pitch between the protruding electrodes is reduced while reducing damage to the semiconductor chip. It is possible to increase the density of the protruding electrode and to prevent the ACF particles from flowing out from the protruding electrode, thereby improving the connection reliability of the protruding electrode by the anisotropic conductive layer. Become.

また、請求項２記載の端子電極によれば、前記突起電極と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする。
これにより、突起電極と樹脂層との間に段差を設け、ＡＣＦ粒子を突起電極上に閉じ込めた場合においても、突起電極上のＡＣＦ粒子を樹脂層上に突出させることが可能となり、異方性導電層を介して導電層を電気的に接合することが可能となる。 The terminal electrode according to claim 2 is characterized in that the step between the protruding electrode and the resin layer is smaller than the diameter of the ACF particles.
Thereby, even when a step is provided between the protruding electrode and the resin layer and the ACF particles are confined on the protruding electrode, the ACF particles on the protruding electrode can be protruded on the resin layer. It becomes possible to electrically join the conductive layers through the conductive layers.

また、請求項３記載の端子電極によれば、前記突起電極は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、硬い金属と柔らかい金属とを用いて突起電極を構成することが可能となり、突起電極の変形量の調整を可能としつつ、接合時のダメージを突起電極および樹脂層の双方を用いて吸収することが可能となるため、接合時のダメージをより効果的に吸収することができる。 According to the terminal electrode of the third aspect, the protruding electrode has a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for the uppermost layer of the multilayer structure. It is characterized by that.
This makes it possible to configure the protruding electrode using hard metal and soft metal, and to adjust the deformation amount of the protruding electrode, while absorbing damage during bonding using both the protruding electrode and the resin layer. Therefore, it is possible to absorb the damage at the time of bonding more effectively.

また、請求項４記載の半導体装置によれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層とを備えることを特徴とする。
これにより、異方性導電層を用いて突起電極を接合する際に、ＡＣＦ粒子を突起電極上に閉じ込めることが可能となるとともに、接合時のダメージを樹脂層で吸収することが可能となる。
このため、半導体基板に及ぶダメージを軽減しつつ、突起電極間の狭ピッチ化を進めて、半導体装置の高密度化を図ることが可能となるとともに、ＡＣＦ粒子が突起電極上から流出することを防止して、異方性導電層による突起電極の接続信頼性を向上させることが可能となる。 According to another aspect of the semiconductor device of the present invention, a semiconductor substrate on which an active region is formed, a pad electrode formed on the semiconductor substrate, a protruding electrode formed on the pad electrode, and the protruding electrode And a resin layer formed so as to surround and to have a surface higher than the protruding electrode.
As a result, when the protruding electrode is bonded using the anisotropic conductive layer, the ACF particles can be confined on the protruding electrode, and damage at the time of bonding can be absorbed by the resin layer.
Therefore, it is possible to increase the density of the semiconductor device by reducing the pitch between the protruding electrodes while reducing the damage to the semiconductor substrate, and to prevent the ACF particles from flowing out on the protruding electrodes. Therefore, it is possible to improve the connection reliability of the protruding electrode by the anisotropic conductive layer.

また、請求項５記載の半導体モジュールによれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層と、前記突起電極と対向配置されたリード電極が形成された回路基板と、前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層とを備えることを特徴とする。
これにより、接合時のダメージを樹脂層で吸収することを可能としつつ、ＡＣＦ粒子を樹脂層の内側に閉じ込めることが可能となり、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、ＡＣＦ粒子が突起電極上から流出することを防止することができ、半導体基板に及ぶダメージを軽減しつつ、異方性導電層を用いた突起電極とリード電極との接続信頼性を向上させることが可能となる。 According to another aspect of the semiconductor module of the present invention, a semiconductor substrate having an active region formed thereon, a pad electrode formed on the semiconductor substrate, a protruding electrode formed on the pad electrode, and the protruding electrode A resin layer formed so as to surround and have a surface higher than the protruding electrode, a circuit board on which a lead electrode disposed opposite to the protruding electrode is formed, and the semiconductor substrate and the circuit board And an anisotropic conductive layer disposed between the protruding electrode and the lead electrode.
Accordingly, it becomes possible to confine the ACF particles inside the resin layer while allowing the resin layer to absorb damage at the time of bonding, and it becomes possible to efficiently capture the ACF particles on the protruding electrode.
Therefore, even when the protruding electrode and the lead electrode are bonded via the anisotropic conductive layer, the ACF particles can be prevented from flowing out from the protruding electrode, and the damage to the semiconductor substrate can be reduced. However, it is possible to improve the connection reliability between the protruding electrode and the lead electrode using the anisotropic conductive layer.

また、請求項６記載の電子機器によれば、能動領域が形成された半導体基板と、前記半導体基板に形成されたパッド電極と、前記パッド電極上に形成された突起電極と、前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層と、前記突起電極と対向配置されたリード電極が形成された回路基板と、前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層と、前記回路基板に接続された電子部品とを備えることを特徴とする。
これにより、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、突起電極とリード電極との接続信頼性を向上させることが可能となる。 According to another aspect of the electronic device of the present invention, a semiconductor substrate having an active region formed thereon, a pad electrode formed on the semiconductor substrate, a protruding electrode formed on the pad electrode, and the protruding electrode A resin layer formed so as to surround and have a surface higher than the protruding electrode, a circuit board on which a lead electrode disposed opposite to the protruding electrode is formed, and the semiconductor substrate and the circuit board An anisotropic conductive layer disposed between the bump electrode and the lead electrode and an electronic component connected to the circuit board are provided.
As a result, the ACF particles can be efficiently captured on the protruding electrode, and even when the protruding electrode and the lead electrode are bonded via the anisotropic conductive layer, the connection reliability between the protruding electrode and the lead electrode is improved. Can be improved.

また、請求項７記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする。
これにより、導電層が埋め込まれた樹脂層を平坦化する際に、導電層の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電層の一部を除去する際の厚みのばらつきで、導電層と樹脂層との間の段差のばらつきを決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電層上に安定して捕らえることが可能となる。 According to the method for manufacturing a terminal electrode according to claim 7, a step of forming a resin layer on a substrate provided with a pad electrode, a step of forming an opening in the resin layer on the pad electrode, A step of embedding a conductive layer in the opening so as to rise above the opening, a step of flattening the resin layer in which the conductive layer is embedded, and the surface of the conductive layer is lower than the surface of the resin layer And a step of removing a part of the conductive layer embedded in the resin layer.
Thereby, when flattening the resin layer in which the conductive layer is embedded, both the variation in the thickness of the conductive layer and the variation in the thickness of the resin layer can be made uniform.
For this reason, it is possible to determine the variation in the level difference between the conductive layer and the resin layer by the variation in the thickness when removing a part of the conductive layer, and the variation in the level difference between the conductive layer and the resin layer. It is possible to stably capture the ACF particles on the conductive layer.

また、請求項８記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、インクジェット法により、前記開口部上に盛り上がるようにして前記開口部内に導電材料を吐出させる工程と、前記導電材料が埋め込まれた樹脂層を平坦化する工程と、前記導電材料の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電材料の一部を除去する工程とを備えることを特徴とする。
これにより、様々の導電材料を用いて開口部内に導電材料を埋め込むことが可能となるとともに、導電材料が埋め込まれた樹脂層を平坦化する際に、導電材料の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電材料の一部を除去する際の厚みのばらつきで、導電材料と樹脂層との間の段差のばらつきを決定することが可能となり、導電材料と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電材料上に安定して捕らえることが可能となる。 According to the method for manufacturing a terminal electrode according to claim 8, a step of forming a resin layer on a substrate provided with a pad electrode, a step of forming an opening in the resin layer on the pad electrode, and an inkjet And a step of discharging a conductive material into the opening so as to rise above the opening, a step of planarizing a resin layer embedded with the conductive material, and a surface of the conductive material of the resin layer. And a step of removing a part of the conductive material embedded in the resin layer so as to be lower than the surface.
Accordingly, it is possible to embed the conductive material in the opening portion using various conductive materials, and when flattening the resin layer in which the conductive material is embedded, the variation in the thickness of the conductive material and the thickness of the resin layer It is possible to equalize both of the fluctuations.
For this reason, it is possible to determine the variation in level difference between the conductive material and the resin layer by the variation in thickness when removing a part of the conductive material, and the variation in level difference between the conductive material and the resin layer. It is possible to stably capture the ACF particles on the conductive material.

また、請求項９記載の端子電極の製造方法によれば、前記導電層または導電材料と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする。
これにより、突起電極の周囲に緩衝層を設けることを可能としつつ、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、異方性導電層を介して突起電極とリード電極との接合を行う場合においても、突起電極とリード電極との接続信頼性を向上させることが可能となる。 The terminal electrode manufacturing method according to claim 9 is characterized in that the step between the conductive layer or conductive material and the resin layer is smaller than the diameter of the ACF particles.
As a result, it is possible to provide a buffer layer around the protruding electrode, and to efficiently capture the ACF particles on the protruding electrode, and to connect the protruding electrode and the lead electrode via the anisotropic conductive layer. Even when it is performed, the connection reliability between the protruding electrode and the lead electrode can be improved.

また、請求項１０記載の端子電極の製造方法によれば、前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、積層時の導電材料を変えることで、硬い金属と柔らかい金属とを用いて突起電極を構成することが可能となり、製造工程の複雑化を抑制しつつ、突起電極の変形量およびダメージ吸収量を容易に調整することが可能となる。 According to the method for manufacturing a terminal electrode according to claim 10, the conductive layer is formed of a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for an uppermost layer of the multilayer structure. It is characterized by being.
As a result, by changing the conductive material at the time of stacking, it becomes possible to configure the protruding electrode using hard metal and soft metal, and the deformation amount and damage absorption of the protruding electrode are suppressed while suppressing the complexity of the manufacturing process. The amount can be easily adjusted.

また、請求項１１記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記突起電極の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする。
これにより、導電層の一部を除去する際の厚みのばらつきで、電層と樹脂層との間の段差のばらつきを決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電層上に安定して捕らえることが可能となる。 According to a method of manufacturing a semiconductor device according to claim 11, the step of forming an active region on a semiconductor substrate, the step of forming a pad electrode on the semiconductor substrate on which the active region is formed, and the formation of the pad electrode A step of forming a resin layer on the formed semiconductor substrate, a step of forming an opening in the resin layer on the pad electrode, a step of embedding a conductive layer in the opening so as to rise above the opening, Flattening the resin layer in which the conductive layer is embedded, and removing a part of the conductive layer embedded in the resin layer so that the surface of the protruding electrode is lower than the surface of the resin layer. It is characterized by providing.
This makes it possible to determine the variation in the step between the electric layer and the resin layer due to the variation in the thickness when removing a part of the conductive layer, and the variation in the step between the conductive layer and the resin layer. It is possible to stably capture the ACF particles on the conductive layer.

また、請求項１２記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、インクジェット法により、前記開口部上に盛り上がるようにして前記開口部内に導電材料を吐出させる工程と、前記導電材料が埋め込まれた樹脂層を平坦化する工程と、前記導電材料の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電材料の一部を除去する工程とを備えることを特徴とする。
これにより、様々の導電材料を用いて開口部内に導電材料を埋め込むことが可能となるとともに、導電材料の一部を除去する際の厚みのばらつきで、導電材料と樹脂層との間の段差のばらつきを決定することが可能となり、導電材料と樹脂層との間の段差のばらつきを低減させて、ＡＣＦ粒子を導電材料上に安定して捕らえることが可能となる。 According to a method of manufacturing a semiconductor device according to claim 12, the step of forming an active region on a semiconductor substrate, the step of forming a pad electrode on the semiconductor substrate on which the active region is formed, and the formation of the pad electrode Forming a resin layer on the formed substrate; forming an opening in the resin layer on the pad electrode; and ejecting a conductive material into the opening so as to rise above the opening by an inkjet method. A step of planarizing the resin layer embedded with the conductive material, and a part of the conductive material embedded in the resin layer such that the surface of the conductive material is lower than the surface of the resin layer. And a step of removing.
As a result, the conductive material can be embedded in the opening using various conductive materials, and the difference in thickness when removing a part of the conductive material can cause a difference in level between the conductive material and the resin layer. The variation can be determined, and the variation in the level difference between the conductive material and the resin layer can be reduced, so that the ACF particles can be stably captured on the conductive material.

また、請求項１３記載の半導体装置の製造方法によれば、前記導電層または導電材料と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする。
これにより、突起電極の周囲に緩衝層を設けることを可能としつつ、ＡＣＦ粒子を突起電極上に効率よく捕らえることが可能となり、接合時のダメージから半導体基板を保護することを可能としつつ、異方性導電層を用いた突起電極とリード電極との接続信頼性を向上させることが可能となる。 The semiconductor device manufacturing method according to claim 13 is characterized in that a step between the conductive layer or material and the resin layer is smaller than the diameter of the ACF particles.
As a result, it is possible to provide a buffer layer around the protruding electrode, and to efficiently capture the ACF particles on the protruding electrode, and to protect the semiconductor substrate from damage during bonding. It becomes possible to improve the connection reliability between the protruding electrode and the lead electrode using the isotropic conductive layer.

また、請求項１４記載の半導体装置の製造方法によれば、前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする。
これにより、製造工程の複雑化を抑制しつつ、突起電極の変形量およびダメージ吸収量を容易に調整することが可能となり、半導体装置の高密度化および高信頼性化を図ることが可能となる。 Further, according to the method of manufacturing a semiconductor device according to claim 14, the conductive layer is formed of a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for an uppermost layer of the multilayer structure. It is characterized by being.
As a result, it is possible to easily adjust the deformation amount and damage absorption amount of the protruding electrode while suppressing the complexity of the manufacturing process, and it is possible to increase the density and reliability of the semiconductor device. .

以上説明したように、本発明によれば、突起電極の周囲を樹脂層で囲むことにより、突起電極を硬い金属で構成した場合においても、突起電極にかかるダメージを樹脂層で緩和することが可能となり、突起電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。   As described above, according to the present invention, it is possible to mitigate damage to the protruding electrode with the resin layer even when the protruding electrode is made of a hard metal by surrounding the protruding electrode with the resin layer. Accordingly, it is possible to increase the density of the bump electrodes by narrowing the pitch between the protruding electrodes.

以下、本発明の実施形態に係る電極構造について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第１実施形態は、導電層６の周囲を感光性樹脂層４で覆うとともに、導電層６と感光性樹脂層４との間に段差を設けるようにしたものである。
図１（ａ）において、能動領域が形成された半導体基板１にはパッド電極２が設けられ、パッド電極２を含む半導体基板１上には絶縁膜３が形成されている。なお、絶縁膜３は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜３が形成された半導体基板１上に感光性樹脂層４を形成する。なお、感光性樹脂層４は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。 Hereinafter, an electrode structure according to an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a sectional view showing a bump electrode manufacturing method according to the first embodiment of the present invention. In the first embodiment, the periphery of the conductive layer 6 is covered with the photosensitive resin layer 4, and a step is provided between the conductive layer 6 and the photosensitive resin layer 4.
In FIG. 1A, a pad electrode 2 is provided on a semiconductor substrate 1 on which an active region is formed, and an insulating film 3 is formed on the semiconductor substrate 1 including the pad electrode 2. As the insulating film 3, for example, a silicon oxide film, a silicon nitride film, a polyimide film, or the like can be used.
Then, a photosensitive resin layer 4 is formed on the semiconductor substrate 1 on which the insulating film 3 is formed. The photosensitive resin layer 4 can be formed by using, for example, spin coating, curtain coating, screen printing, an inkjet method, or the like.

次に、図１（ｂ）に示すように、感光性樹脂層４の露光・現像を行うことにより、パッド電極２上に開口部５を形成する。そして、この開口部５が形成された感光性樹脂層４をマスクとして、絶縁膜３のエッチングを行うことにより、パッド電極２を露出させる。
次に、図１（ｃ）に示すように、無電解メッキを用いることにより、パッド電極２に接続された導電層６を開口部５内の途中の高さまで形成し、感光性樹脂層４と導電層６との間に高さＤの段差を設ける。なお、段差の高さＤは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。また、導電層６としては、例えば、ニッケルＮｉ、金Ａｕ、銅Ｃｕなどを用いることができる。 Next, as shown in FIG. 1B, the opening 5 is formed on the pad electrode 2 by exposing and developing the photosensitive resin layer 4. Then, the pad electrode 2 is exposed by etching the insulating film 3 using the photosensitive resin layer 4 in which the opening 5 is formed as a mask.
Next, as shown in FIG. 1C, by using electroless plating, the conductive layer 6 connected to the pad electrode 2 is formed to a height in the middle of the opening 5, and the photosensitive resin layer 4 and A step having a height D is provided between the conductive layer 6 and the conductive layer 6. The step height D is preferably smaller than the average diameter of the ACF particles. As the conductive layer 6, for example, nickel Ni, gold Au, copper Cu, or the like can be used.

また、無電解メッキとしては、例えば、パッド電極２がアルミニウムＡｌで構成され、導電層６としてニッケルＮｉを用いる場合、アルカリ性亜鉛溶液を用いて、パッド電極２にジンケート処理を施し、パッド電極２の表面に亜鉛Ｚｎを置換・析出させる。
そして、表面が亜鉛Ｚｎに置換されたパッド電極２を無電解ニッケルメッキ液に浸すことで、亜鉛ＺｎとニッケルＮｉとを置換させ、ニッケルＮｉで構成される導電層６をパッド電極２上に形成することができる。 As the electroless plating, for example, when the pad electrode 2 is made of aluminum Al and nickel Ni is used as the conductive layer 6, a zincate treatment is performed on the pad electrode 2 using an alkaline zinc solution, Zinc Zn is substituted and deposited on the surface.
Then, by immersing the pad electrode 2 whose surface is replaced with zinc Zn in an electroless nickel plating solution, zinc Zn and nickel Ni are replaced, and a conductive layer 6 made of nickel Ni is formed on the pad electrode 2. can do.

また、ジンケート処理とは別の方法として、例えば、アルミニウムＡｌからなるパッド電極２をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルＮｉで構成される導電層６をパッド電極２上に析出させることもできる。
これにより、導電層６上に配置されるＡＣＦ粒子が樹脂層４上に突出することを可能としつつ、ＡＣＦ粒子を導電層６上に閉じ込めることが可能となり、ＡＣＦ粒子を導電層６上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して導電層６の接合を行う場合においても、ＡＣＦ粒子が導電層６上から流出することを防止することができ、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。 Further, as a method different from the zincate treatment, for example, by immersing the pad electrode 2 made of aluminum Al in a solution containing a reducing agent such as palladium, and then immersing it in an electroless nickel plating solution, A conductive layer 6 made of nickel Ni can be deposited on the pad electrode 2.
This makes it possible to confine the ACF particles on the conductive layer 6 while allowing the ACF particles arranged on the conductive layer 6 to protrude onto the resin layer 4, and to efficiently place the ACF particles on the conductive layer 6. It becomes possible to catch well.
Therefore, even when the conductive layer 6 is bonded via the anisotropic conductive layer, the ACF particles can be prevented from flowing out from the conductive layer 6, and the bump electrode using the anisotropic conductive layer can be prevented. It is possible to improve the connection reliability.

図２は、本発明の第２実施形態に係るモジュール構造の製造方法を示す断面図である。なお、この第２実施形態は、異方性導電性シート１２を介し、感光性樹脂層４との間に段差が設けられた導電層６をガラス基板１０上に実装するようにしたものである。
図２（ａ）において、ガラス基板１０には、例えば、ＩＴＯ電極などからなる端子１１が形成されている。そして、異方性導電性シート１２を介し、図１の半導体基板１をガラス基板１０上に実装する場合、異方性導電性シート１２を間に挟んで、感光性樹脂層４との間に段差が設けられた導電層６を端子１１に対向配置する。 FIG. 2 is a cross-sectional view showing a module structure manufacturing method according to the second embodiment of the present invention. In the second embodiment, the conductive layer 6 provided with a step between the photosensitive resin layer 4 and the anisotropic conductive sheet 12 is mounted on the glass substrate 10. .
In FIG. 2A, the glass substrate 10 is formed with terminals 11 made of, for example, ITO electrodes. When the semiconductor substrate 1 of FIG. 1 is mounted on the glass substrate 10 via the anisotropic conductive sheet 12, the anisotropic conductive sheet 12 is interposed between the photosensitive resin layer 4 and the anisotropic conductive sheet 12. The conductive layer 6 provided with a step is disposed opposite to the terminal 11.

次に、図２（ｂ）において、異方性導電性シート１２を間に挟んだ状態で、加熱・加圧下でガラス基板１０と半導体基板１とを接着することにより、導電層６とリード端子１１とを電気的に接続する。
ここで、異方性導電性シート１２を加熱すると、ＡＣＦ粒子１３は、異方性導電性シート１２内で流動できるようになるとともに、感光性樹脂層４と導電層６との間の段差が障壁となって、導電層６上に閉じ込められる。
このため、図２（ｃ）に示すように、ＡＣＦ粒子１３が導電層６上に集められ、感光性樹脂層４上のＡＣＦ粒子１３の密度に比べて、導電層６上のＡＣＦ粒子１３の密度が大きくなる。 Next, in FIG. 2B, the glass substrate 10 and the semiconductor substrate 1 are bonded under heating and pressure with the anisotropic conductive sheet 12 sandwiched therebetween, whereby the conductive layer 6 and the lead terminal are bonded. 11 is electrically connected.
Here, when the anisotropic conductive sheet 12 is heated, the ACF particles 13 can flow in the anisotropic conductive sheet 12 and a step between the photosensitive resin layer 4 and the conductive layer 6 is formed. It becomes a barrier and is confined on the conductive layer 6.
Therefore, as shown in FIG. 2C, the ACF particles 13 are collected on the conductive layer 6, and the density of the ACF particles 13 on the conductive layer 6 is compared with the density of the ACF particles 13 on the photosensitive resin layer 4. Density increases.

この結果、導電層６の表面の高さが感光性樹脂層４の表面の高さよりも低くなるようにして、導電層６の周囲を感光性樹脂層４で覆った場合においても、感光性樹脂層４上の異方性導電性シート１２の絶縁性を維持しつつ、導電層６とリード端子１１とを電気的に接続することが可能となる。
従って、導電層６を硬い金属で構成した場合においても、接合時のダメージを感光性樹脂層４で吸収することが可能となり、半導体基板１に及ぶダメージを軽減しつつ、バンプ電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となるとともに、ＡＣＦ粒子が導電層６上から流出することを防止して、異方性導電層によるバンプ電極の接続信頼性を向上させることが可能となる。 As a result, even when the surface of the conductive layer 6 is lower than the height of the surface of the photosensitive resin layer 4 and the periphery of the conductive layer 6 is covered with the photosensitive resin layer 4, the photosensitive resin The conductive layer 6 and the lead terminal 11 can be electrically connected while maintaining the insulating property of the anisotropic conductive sheet 12 on the layer 4.
Therefore, even when the conductive layer 6 is made of a hard metal, it is possible to absorb damage at the time of bonding by the photosensitive resin layer 4 and reduce the damage to the semiconductor substrate 1 while reducing the pitch between the bump electrodes. As a result, it is possible to increase the density of the bump electrode and to prevent the ACF particles from flowing out from the conductive layer 6 and to improve the connection reliability of the bump electrode by the anisotropic conductive layer. It becomes possible to make it.

図３は、本発明の第３実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第３実施形態は、導電層２６の周囲を感光性樹脂層２４で覆うとともに、インクジェット法により導電層２６を形成するようにしたものである。
図３（ａ）において、能動領域が形成された半導体基板２１にはパッド電極２２が設けられ、半導体基板２１上にはパッド電極２２が露出するようにして絶縁膜２３が形成されている。そして、絶縁膜２３が形成された半導体基板２１上に感光性樹脂層２４を形成する。
次に、図３（ｂ）に示すように、感光性樹脂層２４の露光・現像を行うことにより、パッド電極２２の周囲に感光性樹脂層２４が残るようにして、パッド電極２２上に開口部２５を形成する。 FIG. 3 is a sectional view showing a bump electrode manufacturing method according to the third embodiment of the present invention. In the third embodiment, the periphery of the conductive layer 26 is covered with the photosensitive resin layer 24, and the conductive layer 26 is formed by an ink jet method.
In FIG. 3A, a pad electrode 22 is provided on a semiconductor substrate 21 on which an active region is formed, and an insulating film 23 is formed on the semiconductor substrate 21 so that the pad electrode 22 is exposed. Then, a photosensitive resin layer 24 is formed on the semiconductor substrate 21 on which the insulating film 23 is formed.
Next, as shown in FIG. 3B, the photosensitive resin layer 24 is exposed and developed to leave the photosensitive resin layer 24 around the pad electrode 22, and an opening is formed on the pad electrode 22. A portion 25 is formed.

次に、図３（ｃ）に示すように、インクジェットヘッド２７を介して液滴２８を開口部２５内に吐出させ、パッド電極２２に接続された導電層２６を開口部２５内の途中の高さまで形成し、感光性樹脂層２４と導電層２６との間に段差を設ける。なお、液滴２８としては、例えば、ニッケルＮｉ、金Ａｕまたは銅Ｃｕなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
これにより、製造工程の簡略化を図りつつ、導電層２６の周囲に感光性樹脂層２４を設けることが可能となり、ＡＣＦ粒子を導電層２６上に閉じ込めることを可能として、ＡＣＦ粒子を導電層２６上に効率よく捕らえることが可能となる。 Next, as shown in FIG. 3C, the droplet 28 is ejected into the opening 25 via the ink jet head 27, and the conductive layer 26 connected to the pad electrode 22 is formed in the middle of the opening 25. And a step is provided between the photosensitive resin layer 24 and the conductive layer 26. As the droplet 28, for example, a metal slurry or a metal paste in which a metal powder such as nickel Ni, gold Au, or copper Cu is dispersed in a solvent can be used.
As a result, the photosensitive resin layer 24 can be provided around the conductive layer 26 while simplifying the manufacturing process, and the ACF particles can be confined on the conductive layer 26. It is possible to capture efficiently.

図４は、本発明の第４実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第４実施形態は、バンプ電極の周囲を感光性樹脂層４４で覆うとともに、バンプ電極を導電層４６、４７からなる２層構造としたものである。
図４（ａ）において、能動領域が形成された半導体基板４１にはパッド電極４２が設けられ、パッド電極４２を含む半導体基板４１上には絶縁膜４３が形成されている。そして、絶縁膜４３が形成された半導体基板４１上に感光性樹脂層４４を形成する。
次に、図４（ｂ）に示すように、感光性樹脂層４４の露光・現像を行うことにより、パッド電極４２上に開口部４５を形成する。そして、この開口部４５が形成された感光性樹脂層４４をマスクとして、絶縁膜４３のエッチングを行うことにより、パッド電極４２を露出させる。 FIG. 4 is a sectional view showing a bump electrode manufacturing method according to the fourth embodiment of the present invention. In the fourth embodiment, the bump electrode is covered with a photosensitive resin layer 44, and the bump electrode has a two-layer structure including conductive layers 46 and 47.
In FIG. 4A, a pad electrode 42 is provided on a semiconductor substrate 41 on which an active region is formed, and an insulating film 43 is formed on the semiconductor substrate 41 including the pad electrode 42. Then, a photosensitive resin layer 44 is formed on the semiconductor substrate 41 on which the insulating film 43 is formed.
Next, as shown in FIG. 4B, the opening 45 is formed on the pad electrode 42 by exposing and developing the photosensitive resin layer 44. The pad electrode 42 is exposed by etching the insulating film 43 using the photosensitive resin layer 44 in which the opening 45 is formed as a mask.

次に、図４（ｃ）に示すように、無電解メッキを用いることにより、パッド電極４２に接続された導電層４６を開口部４５内の途中の高さまで形成する。なお、導電層４６としては、例えば、ニッケルＮｉ、銅Ｃｕなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを用いることにより、導電層４６に接続された導電層４７を開口部４５内の途中の高さまで形成し、感光性樹脂層４４と導電層４７との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。また、導電層４７としては、例えば、金Ａｕなどの柔らかい金属を用いることができる。また、導電層４７としては、例えば、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材を用いるようにしてもよい。 Next, as shown in FIG. 4C, the electroconductive layer 46 connected to the pad electrode 42 is formed to a height in the middle of the opening 45 by using electroless plating. As the conductive layer 46, for example, a hard metal such as nickel Ni or copper Cu can be used.
Next, the plating solution is replaced, and electroless plating is used to form a conductive layer 47 connected to the conductive layer 46 up to a height in the middle of the opening 45. The photosensitive resin layer 44, the conductive layer 47, A step is provided between the two. Note that the height of the step is preferably smaller than the average diameter of the ACF particles. Further, as the conductive layer 47, for example, a soft metal such as gold Au can be used. Further, as the conductive layer 47, for example, a solder material such as Sn, Sn—Pb, Sn—Ag, Sn—Cu, or Sn—Zu may be used.

これにより、異なる材質の導電層４６、４７でバンプ電極を構成することを可能としつつ、ＡＣＦ粒子を導電層４７上に閉じ込めることが可能となり、接合時のダメージ吸収を導電層４７で行うことを可能としつつ、ＡＣＦ粒子を導電層４７上に効率よく捕らえることが可能となる。
このため、異方性導電層を介してパンプ電極の接合を行う場合においても、ＡＣＦ粒子がパンプ電極上から流出することを防止することが可能となるとともに、感光性樹脂層４４および導電層４７の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。 As a result, it is possible to confine the ACF particles on the conductive layer 47 while making it possible to form the bump electrodes with the conductive layers 46 and 47 made of different materials, and the conductive layer 47 can absorb damage at the time of bonding. It becomes possible to capture the ACF particles on the conductive layer 47 efficiently.
For this reason, even when the pump electrode is joined through the anisotropic conductive layer, it is possible to prevent the ACF particles from flowing out of the pump electrode, and the photosensitive resin layer 44 and the conductive layer 47. Both of them can be used to alleviate damage at the time of bonding, and the connection reliability of the bump electrode using the anisotropic conductive layer can be improved.

図５は、本発明の第５実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第５実施形態は、導電層５６が埋め込まれた感光性樹脂層５４を平坦化した後、導電層５６と感光性樹脂層５４との間に段差を設けるようにしたものである。
図５（ａ）において、能動領域が形成された半導体基板５１にはパッド電極５２が設けられ、パッド電極５２を含む半導体基板５１上には絶縁膜５３が形成されている。そして、絶縁膜５３が形成された半導体基板５１上に感光性樹脂層５４を形成する。 FIG. 5 is a sectional view showing a bump electrode manufacturing method according to the fifth embodiment of the present invention. In the fifth embodiment, a step is provided between the conductive layer 56 and the photosensitive resin layer 54 after the photosensitive resin layer 54 in which the conductive layer 56 is embedded is planarized.
In FIG. 5A, a pad electrode 52 is provided on a semiconductor substrate 51 on which an active region is formed, and an insulating film 53 is formed on the semiconductor substrate 51 including the pad electrode 52. Then, a photosensitive resin layer 54 is formed on the semiconductor substrate 51 on which the insulating film 53 is formed.

次に、図５（ｂ）に示すように、感光性樹脂層５４の露光・現像を行うことにより、パッド電極５２上に開口部５５を形成する。そして、この開口部５５が形成された感光性樹脂層５４をマスクとして、絶縁膜５３のエッチングを行うことにより、パッド電極５２を露出させる。
次に、図５（ｃ）に示すように、無電解メッキを用いることにより、導電層５６が感光性樹脂層５４上に盛り上がるようにして、パッド電極５２に接続された導電層５６を開口部５５内に形成する。
なお、導電層５６を開口部５５内に形成する場合、無電解メッキの他、インクジェット法を用いるようにしてもよい。 Next, as shown in FIG. 5B, an opening 55 is formed on the pad electrode 52 by exposing and developing the photosensitive resin layer 54. The pad electrode 52 is exposed by etching the insulating film 53 using the photosensitive resin layer 54 with the opening 55 formed as a mask.
Next, as shown in FIG. 5C, by using electroless plating, the conductive layer 56 is raised on the photosensitive resin layer 54, and the conductive layer 56 connected to the pad electrode 52 is opened. 55.
In addition, when forming the conductive layer 56 in the opening part 55, you may make it use the inkjet method other than electroless plating.

次に、図５（ｄ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）などの方法を用いて、導電層５６が埋め込まれた感光性樹脂層５４の表面を研磨することにより、感光性樹脂層５４の表面を平坦化する。
次に、図５（ｅ）に示すように、感光性樹脂層５４に埋め込まれた導電層５６をエッチングすることにより、導電層５６の一部を除去し、感光性樹脂層５４と導電層５６との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。 Next, as shown in FIG. 5D, by polishing the surface of the photosensitive resin layer 54 in which the conductive layer 56 is embedded, using a method such as CMP (Chemical Mechanical Polishing), for example, The surface of the photosensitive resin layer 54 is flattened.
Next, as shown in FIG. 5E, the conductive layer 56 embedded in the photosensitive resin layer 54 is etched to remove a part of the conductive layer 56, and the photosensitive resin layer 54 and the conductive layer 56 are removed. Provide a step between the two. Note that the height of the step is preferably smaller than the average diameter of the ACF particles.

これにより、導電層５６が埋め込まれた感光性樹脂層５４の表面を平坦化する際に、導電層５６の高さと感光性樹脂層５４の高さとを一致させることが可能となり、導電層５６の厚みのばらつきと樹脂層５４の厚みのばらつきとの双方を均一化することができる。
このため、導電層５６と樹脂層５４との間の段差のばらつきを、導電層５６をエッチングする際のばらつきで決定することが可能となり、導電層５６の表面が樹脂層５４の表面より低くなるように、開口部５５内に導電層５６を埋め込む方法に比べて、導電層５６と樹脂層５４との間の段差のばらつきを低減させることが可能となる。 Accordingly, when the surface of the photosensitive resin layer 54 in which the conductive layer 56 is embedded is flattened, the height of the conductive layer 56 and the height of the photosensitive resin layer 54 can be made to coincide with each other. Both the variation in thickness and the variation in thickness of the resin layer 54 can be made uniform.
For this reason, it becomes possible to determine the variation in the level difference between the conductive layer 56 and the resin layer 54 by the variation in etching the conductive layer 56, and the surface of the conductive layer 56 becomes lower than the surface of the resin layer 54. As described above, it is possible to reduce the variation in the level difference between the conductive layer 56 and the resin layer 54 as compared with the method of embedding the conductive layer 56 in the opening 55.

図６は、本発明の第６実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第６実施形態は、バンプ電極が埋め込まれた感光性樹脂層６４を平坦化した後、バンプ電極と感光性樹脂層６４との間に段差を設けるとともに、バンプ電極を導電層６６、６７からなる２層構造としたものである。
図６（ａ）において、能動領域が形成された半導体基板６１にはパッド電極６２が設けられ、パッド電極６２を含む半導体基板６１上には絶縁膜６３が形成されている。そして、絶縁膜６３が形成された半導体基板６１上に感光性樹脂層６４を形成する。 FIG. 6 is a sectional view showing a bump electrode manufacturing method according to the sixth embodiment of the present invention. In the sixth embodiment, after planarizing the photosensitive resin layer 64 in which the bump electrode is embedded, a step is provided between the bump electrode and the photosensitive resin layer 64, and the bump electrode is connected to the conductive layer 66, A two-layer structure consisting of 67 is used.
In FIG. 6A, a pad electrode 62 is provided on a semiconductor substrate 61 on which an active region is formed, and an insulating film 63 is formed on the semiconductor substrate 61 including the pad electrode 62. Then, a photosensitive resin layer 64 is formed on the semiconductor substrate 61 on which the insulating film 63 is formed.

次に、図６（ｂ）に示すように、感光性樹脂層６４の露光・現像を行うことにより、パッド電極６２上に開口部６５を形成する。そして、この開口部６５が形成された感光性樹脂層６４をマスクとして、絶縁膜６３のエッチングを行うことにより、パッド電極６２を露出させる。
次に、図６（ｃ）に示すように、無電解メッキを用いることにより、パッド電極６２に接続された導電層６６を開口部６５内の途中の高さまで形成する。なお、導電層６６としては、例えば、ニッケルＮｉ、銅Ｃｕなどの硬い金属を用いることができる。 Next, as shown in FIG. 6B, an opening 65 is formed on the pad electrode 62 by exposing and developing the photosensitive resin layer 64. The pad electrode 62 is exposed by etching the insulating film 63 using the photosensitive resin layer 64 in which the opening 65 is formed as a mask.
Next, as shown in FIG. 6C, the electroconductive layer 66 connected to the pad electrode 62 is formed to a height in the middle of the opening 65 by using electroless plating. As the conductive layer 66, for example, a hard metal such as nickel Ni or copper Cu can be used.

さらに、メッキ液を交換し、無電解メッキを行うことにより、導電層６７が感光性樹脂層６４上に盛り上がるようにして、導電層６６に接続された導電層６７を開口部６５内に形成する。なお、導電層６７としては、例えば、金Ａｕなどの柔らかい金属を用いることができる。また、導電層６７としては、例えば、Ｓｎ、Ｓｎ−Ｐｂ、Ｓｎ−Ａｇ、Ｓｎ−Ｃｕ、Ｓｎ−Ｚｕなどのハンダ材を用いるようにしてもよい。
なお、導電層６６、６７を開口部６５内に形成する場合、無電解メッキの他、インクジェット法を用いるようにしてもよい。 Further, by replacing the plating solution and performing electroless plating, the conductive layer 67 is formed on the photosensitive resin layer 64 so that the conductive layer 67 connected to the conductive layer 66 is formed in the opening 65. . As the conductive layer 67, for example, a soft metal such as gold Au can be used. Further, as the conductive layer 67, for example, a solder material such as Sn, Sn—Pb, Sn—Ag, Sn—Cu, or Sn—Zu may be used.
In addition, when forming the conductive layers 66 and 67 in the opening part 65, you may make it use the inkjet method other than electroless plating.

次に、図６（ｄ）に示すように、例えば、ＣＭＰ（化学的機械的研磨）などの方法を用いて、導電層６６、６７が埋め込まれた感光性樹脂層６４の表面を研磨することにより、感光性樹脂層６４の表面を平坦化する。
次に、図６（ｅ）に示すように、感光性樹脂層６４に埋め込まれた導電層６７をエッチングすることにより、導電層６７の一部を除去し、感光性樹脂層６４と導電層６７との間に段差を設ける。なお、段差の高さは、ＡＣＦ粒子の平均直径よりも小さいことが好ましい。 Next, as shown in FIG. 6D, the surface of the photosensitive resin layer 64 in which the conductive layers 66 and 67 are embedded is polished using a method such as CMP (Chemical Mechanical Polishing), for example. Thus, the surface of the photosensitive resin layer 64 is flattened.
Next, as shown in FIG. 6E, a part of the conductive layer 67 is removed by etching the conductive layer 67 embedded in the photosensitive resin layer 64, and the photosensitive resin layer 64 and the conductive layer 67 are removed. Provide a step between the two. Note that the height of the step is preferably smaller than the average diameter of the ACF particles.

これにより、導電層６６、６７が埋め込まれた感光性樹脂層６４の表面を平坦化する際に、導電層６７の高さと感光性樹脂層６４の高さとを一致させることが可能となり、導電層６６、６７の厚みのばらつきと樹脂層６４の厚みのばらつきとの双方を均一化することができる。
このため、異なる材質の導電層６６、６７でバンプ電極を構成することを可能としつつ、導電層６６と樹脂層６４との間の段差のばらつきを、導電層６７をエッチングする際のばらつきで決定することが可能となる。 Accordingly, when the surface of the photosensitive resin layer 64 in which the conductive layers 66 and 67 are embedded is flattened, the height of the conductive layer 67 and the height of the photosensitive resin layer 64 can be matched. Both the variation in the thicknesses 66 and 67 and the variation in the thickness of the resin layer 64 can be made uniform.
For this reason, it is possible to form the bump electrode with the conductive layers 66 and 67 made of different materials, and the variation in the level difference between the conductive layer 66 and the resin layer 64 is determined by the variation when the conductive layer 67 is etched. It becomes possible to do.

従って、導電層６６と樹脂層６４との間の段差のばらつきを低減させることを可能としつつ、感光性樹脂層６４および導電層６７の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
なお、上述した実施形態では、半導体基板上にバンプ電極を形成する方法について説明したが、本発明は、半導体基板に限定されることなく、例えば、ガラス基板、プリント基板、フィルム基板、テープ基板上などにバンプ電極を形成する方法に適用してもよい。 Accordingly, it is possible to reduce damage at the time of bonding using both the photosensitive resin layer 64 and the conductive layer 67 while making it possible to reduce the variation in the level difference between the conductive layer 66 and the resin layer 64. It is possible to easily improve the connection reliability of the bump electrode using the anisotropic conductive layer.
In the above-described embodiment, the method of forming the bump electrode on the semiconductor substrate has been described. However, the present invention is not limited to the semiconductor substrate, and for example, on a glass substrate, a printed substrate, a film substrate, or a tape substrate. For example, it may be applied to a method of forming bump electrodes.

また、上述したバンプ電極構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
また、上述した実施形態では、バンプ電極の周囲を感光性樹脂で覆う方法について説明したが、エポキシ樹脂などの熱硬化性樹脂などでバンプ電極の周囲を覆うようにしてもよく、この場合、フォトリソグラフィー技術を用いて、熱硬化性樹脂などの非感光性樹脂のパターニングを行うことができる。 The bump electrode structure described above can be applied to electronic devices such as a liquid crystal display device, a mobile phone, a portable information terminal, a video camera, a digital camera, and an MD (Mini Disc) player. It is possible to reduce the size and weight of the electronic device without deteriorating the thickness.
In the embodiment described above, the method of covering the periphery of the bump electrode with the photosensitive resin has been described. However, the periphery of the bump electrode may be covered with a thermosetting resin such as an epoxy resin. A lithography technique can be used to pattern a non-photosensitive resin such as a thermosetting resin.

本発明の第１実施形態に係るバンプ電極の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the bump electrode which concerns on 1st Embodiment of this invention. 本発明の第２実施形態に係るモジュール構造の製造方法を示す断面図である。面図である。It is sectional drawing which shows the manufacturing method of the module structure which concerns on 2nd Embodiment of this invention. FIG. 本発明の第３実施形態に係るバンプ電極の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the bump electrode which concerns on 3rd Embodiment of this invention. 本発明の第４実施形態に係るバンプ電極の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the bump electrode which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るバンプ電極の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the bump electrode which concerns on 5th Embodiment of this invention. 本発明の第６実施形態に係るモジュール構造の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the module structure which concerns on 6th Embodiment of this invention. 従来のバンプ電極の製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the conventional bump electrode.

符号の説明Explanation of symbols

１、２１、４１、５１、６１ 半導体基板、２、２２、４２、５２、６２ パッド電極、３、２３、４３、５３、６３ 絶縁膜、４、２４、４５、５４、６４ 感光性樹脂層、５、２５、４６、５５、６５ 開口部、６、２６、５６ 導電層、１０ ガラス基板、１１ 電極、１２ 異方性導電性シート、１３ ＡＣＦ粒子、２７ インクジェットヘッド、２８ 液滴、３４ シード電極、４６、６６ 第１導電層、４７、６７ 第２導電層   1, 2, 41, 51, 61 Semiconductor substrate, 2, 22, 42, 52, 62 Pad electrode, 3, 23, 43, 53, 63 Insulating film, 4, 24, 45, 54, 64 Photosensitive resin layer, 5, 25, 46, 55, 65 Opening, 6, 26, 56 Conductive layer, 10 Glass substrate, 11 electrode, 12 Anisotropic conductive sheet, 13 ACF particle, 27 Inkjet head, 28 droplet, 34 Seed electrode , 46, 66 First conductive layer, 47, 67 Second conductive layer

Claims (14)

パッド電極上に形成された突起電極と、
前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層とを備えることを特徴とする端子電極。 A protruding electrode formed on the pad electrode;
A terminal electrode comprising: a resin layer formed so as to surround the protruding electrode and to have a surface higher than the protruding electrode. 前記突起電極と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする請求項１記載の端子電極。 The terminal electrode according to claim 1, wherein the step between the protruding electrode and the resin layer is smaller than the diameter of the ACF particles. 前記突起電極は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項１または２記載の端子電極。 3. The terminal according to claim 1, wherein the protruding electrode has a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for an uppermost layer of the multilayer structure. electrode. 能動領域が形成された半導体基板と、
前記半導体基板に形成されたパッド電極と、
前記パッド電極上に形成された突起電極と、
前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層とを備えることを特徴とする半導体装置。 A semiconductor substrate on which an active region is formed;
A pad electrode formed on the semiconductor substrate;
A protruding electrode formed on the pad electrode;
A semiconductor device comprising: a resin layer formed so as to surround the protruding electrode and to have a surface higher than the protruding electrode. 能動領域が形成された半導体基板と、
前記半導体基板に形成されたパッド電極と、
前記パッド電極上に形成された突起電極と、
前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層と、
前記突起電極と対向配置されたリード電極が形成された回路基板と、
前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層とを備えることを特徴とする半導体モジュール。 A semiconductor substrate on which an active region is formed;
A pad electrode formed on the semiconductor substrate;
A protruding electrode formed on the pad electrode;
A resin layer formed so as to surround the protruding electrode so that the surface is higher than the protruding electrode;
A circuit board on which a lead electrode disposed opposite to the protruding electrode is formed;
A semiconductor module, comprising: an anisotropic conductive layer disposed between the semiconductor substrate and the circuit board and conducting the protruding electrode and the lead electrode. 能動領域が形成された半導体基板と、
前記半導体基板に形成されたパッド電極と、
前記パッド電極上に形成された突起電極と、
前記突起電極を取り囲むようにして、前記突起電極よりも表面が高くなるように形成された樹脂層と、
前記突起電極と対向配置されたリード電極が形成された回路基板と、
前記半導体基板と前記回路基板との間に配置され、前記突起電極と前記リード電極とを導通させる異方性導電層と、
前記回路基板に接続された電子部品とを備えることを特徴とする電子機器。 A semiconductor substrate on which an active region is formed;
A pad electrode formed on the semiconductor substrate;
A protruding electrode formed on the pad electrode;
A resin layer formed so as to surround the protruding electrode so that the surface is higher than the protruding electrode;
A circuit board on which a lead electrode disposed opposite to the protruding electrode is formed;
An anisotropic conductive layer disposed between the semiconductor substrate and the circuit board and conducting the protruding electrode and the lead electrode;
An electronic device comprising: an electronic component connected to the circuit board. パッド電極が設けられた基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする端子電極の製造方法。 Forming a resin layer on a substrate provided with a pad electrode;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
And a step of removing a part of the conductive layer embedded in the resin layer so that the surface of the conductive layer is lower than the surface of the resin layer. パッド電極が設けられた基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
インクジェット法により、前記開口部上に盛り上がるようにして前記開口部内に導電材料を吐出させる工程と、
前記導電材料が埋め込まれた樹脂層を平坦化する工程と、
前記導電材料の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電材料の一部を除去する工程とを備えることを特徴とする端子電極の製造方法。 Forming a resin layer on a substrate provided with a pad electrode;
Forming an opening in the resin layer on the pad electrode;
A step of ejecting a conductive material into the opening so as to rise above the opening by an inkjet method;
Planarizing the resin layer embedded with the conductive material;
And a step of removing a part of the conductive material embedded in the resin layer so that the surface of the conductive material is lower than the surface of the resin layer. 前記導電層または導電材料と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする請求項７または８記載の端子電極の製造方法。 The method for manufacturing a terminal electrode according to claim 7 or 8, wherein a step between the conductive layer or conductive material and the resin layer is smaller than the diameter of the ACF particles. 前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項７〜９のいずれか１項記載の端子電極の製造方法。 The conductive layer is composed of a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for the uppermost layer of the multilayer structure. The manufacturing method of the terminal electrode of 1 item | term. 半導体基板に能動領域を形成する工程と、
前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記突起電極の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする半導体装置の製造方法。 Forming an active region in a semiconductor substrate;
Forming a pad electrode on the semiconductor substrate in which the active region is formed;
Forming a resin layer on the semiconductor substrate on which the pad electrode is formed;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
And a step of removing a part of the conductive layer embedded in the resin layer so that the surface of the protruding electrode is lower than the surface of the resin layer. 半導体基板に能動領域を形成する工程と、
前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
前記パッド電極が形成された基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
インクジェット法により、前記開口部上に盛り上がるようにして前記開口部内に導電材料を吐出させる工程と、
前記導電材料が埋め込まれた樹脂層を平坦化する工程と、
前記導電材料の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電材料の一部を除去する工程とを備えることを特徴とする半導体装置の製造方法。 Forming an active region in a semiconductor substrate;
Forming a pad electrode on the semiconductor substrate in which the active region is formed;
Forming a resin layer on the substrate on which the pad electrode is formed;
Forming an opening in the resin layer on the pad electrode;
A step of ejecting a conductive material into the opening so as to rise above the opening by an inkjet method;
Planarizing the resin layer embedded with the conductive material;
And a step of removing a part of the conductive material embedded in the resin layer so that the surface of the conductive material is lower than the surface of the resin layer. 前記導電層または導電材料と前記樹脂層との段差はＡＣＦ粒子の径より小さいことを特徴とする請求項１１または１２記載の半導体装置の製造方法。 13. The method of manufacturing a semiconductor device according to claim 11, wherein a step between the conductive layer or conductive material and the resin layer is smaller than a diameter of ACF particles. 前記導電層は、硬さの異なる導電材料が積層された多層構造から構成され、前記多層構造の最上層には柔らかい導電材料が用いられていることを特徴とする請求項１１〜１３のいずれか１項記載の半導体装置の製造方法。 The conductive layer is composed of a multilayer structure in which conductive materials having different hardnesses are laminated, and a soft conductive material is used for the uppermost layer of the multilayer structure. A method for manufacturing a semiconductor device according to claim 1.
JP2007246980A 2007-09-25 2007-09-25 Terminal electrode, semiconductor device and module Withdrawn JP2008004968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007246980A JP2008004968A (en) 2007-09-25 2007-09-25 Terminal electrode, semiconductor device and module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246980A JP2008004968A (en) 2007-09-25 2007-09-25 Terminal electrode, semiconductor device and module

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003083066A Division JP4111029B2 (en) 2003-03-25 2003-03-25 Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method

Publications (1)

Publication Number Publication Date
JP2008004968A true JP2008004968A (en) 2008-01-10

Family

ID=39009046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246980A Withdrawn JP2008004968A (en) 2007-09-25 2007-09-25 Terminal electrode, semiconductor device and module

Country Status (1)

Country Link
JP (1) JP2008004968A (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278543A (en) * 1991-03-07 1992-10-05 Nec Corp Semiconductor device and manufacture thereof
JPH07283220A (en) * 1994-04-15 1995-10-27 Nippondenso Co Ltd Electrode device for semiconductor device
JPH1070127A (en) * 1997-06-13 1998-03-10 Casio Comput Co Ltd Method for forming electronic component having pump electrode and the bump electrode, and bonding method for the electronic component having bump electrode
JP2001135662A (en) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd Semiconductor element and method for manufacturing semiconductor device
JP2001358176A (en) * 2000-06-16 2001-12-26 Nec Corp Semiconductor device
JP2003338518A (en) * 2002-05-17 2003-11-28 Samsung Electronics Co Ltd Bump of semiconductor chip and method of manufacturing the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04278543A (en) * 1991-03-07 1992-10-05 Nec Corp Semiconductor device and manufacture thereof
JPH07283220A (en) * 1994-04-15 1995-10-27 Nippondenso Co Ltd Electrode device for semiconductor device
JPH1070127A (en) * 1997-06-13 1998-03-10 Casio Comput Co Ltd Method for forming electronic component having pump electrode and the bump electrode, and bonding method for the electronic component having bump electrode
JP2001135662A (en) * 1999-11-04 2001-05-18 Matsushita Electric Ind Co Ltd Semiconductor element and method for manufacturing semiconductor device
JP2001358176A (en) * 2000-06-16 2001-12-26 Nec Corp Semiconductor device
JP2003338518A (en) * 2002-05-17 2003-11-28 Samsung Electronics Co Ltd Bump of semiconductor chip and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP5886617B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
US20100044084A1 (en) Printed circuit board and method of manufacturing the same
US20100193946A1 (en) Semiconductor module and manufacturing method thereof
JP5590985B2 (en) Semiconductor device and manufacturing method thereof
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
JP4670851B2 (en) Modules and electronics
JP4069778B2 (en) Terminal electrode manufacturing method and semiconductor device manufacturing method
JP5069449B2 (en) Wiring board and manufacturing method thereof
JP2009224581A (en) Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device
US8129846B2 (en) Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device
WO2011052746A1 (en) Element mounting substrate, semiconductor module, and portable apparatus
JP2009158830A (en) Substrate for mounting element and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable equipment
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP5295211B2 (en) Manufacturing method of semiconductor module
JP5466096B2 (en) Semiconductor device and manufacturing method thereof
JP2008004967A (en) Terminal electrode, semiconductor device and module
JP7196936B2 (en) Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device
JP4812673B2 (en) Semiconductor device
JP4111029B2 (en) Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method
JP2008004968A (en) Terminal electrode, semiconductor device and module
JP4900156B2 (en) Terminal electrode, semiconductor device, module, and electronic device
JP4900155B2 (en) Terminal electrode, semiconductor device, module, and electronic device
JP5061010B2 (en) Semiconductor module
JP5140961B2 (en) Semiconductor device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2005079379A (en) Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071024

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100929

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20101202