JP4111029B2 - Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method - Google Patents
Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method Download PDFInfo
- Publication number
- JP4111029B2 JP4111029B2 JP2003083066A JP2003083066A JP4111029B2 JP 4111029 B2 JP4111029 B2 JP 4111029B2 JP 2003083066 A JP2003083066 A JP 2003083066A JP 2003083066 A JP2003083066 A JP 2003083066A JP 4111029 B2 JP4111029 B2 JP 4111029B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- resin layer
- conductive
- layer
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11464—Electroless plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
Landscapes
- Combinations Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、端子電極の製造方法、半導体装置の製造方法および半導体モジュールの製造方法に関し、特に、異方性導電シートを用いたバンプ電極の接合方法に適用して好適なものである。
【0002】
【従来の技術】
従来のTCP(Tape Carrier Package)、COF(Chip On Film)、COG(Chip On Glass)などでは、半導体チップとマザー基板とを接続するために、特許願2001−44824号の明細書および図面に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。
【0003】
図7は、従来のバンプ電極の製造方法を示す断面図である。
図7(a)において、能動領域が形成された半導体基板71にはパッド電極72が設けられ、パッド電極72を含む半導体基板71上には絶縁膜73が形成されている。なお、絶縁膜73は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
【0004】
そして、絶縁膜73が形成された半導体基板71上に感光性樹脂層74を形成する。なお、感光性樹脂層74は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図7(b)に示すように、感光性樹脂層74の露光・現像を行うことにより、パッド電極72上に開口部75を形成する。
【0005】
次に、図7(c)に示すように、無電解メッキを用いることにより、開口部75内に導電層76を形成する。なお、導電層76としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
次に、図7(d)に示すように、感光性樹脂層74を除去することにより、導電層76の周囲を露出させ、導電層76からなるバンプ電極を形成する。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のバンプ電極は突出構造となっているため、異方性導電シートを介して半導体チップと基板とを接続すると、バンプ電極上のACF(Anisotoropic Conductive Film)粒子が流出し、接続信頼性が劣化するという問題があった
そこで、本発明の目的は、異方性導電層を介して突起電極の接合を行う際に、ACF粒子を突起電極上に効率よく捕らえることが可能な端子電極の製造方法、半導体装置の製造方法および半導体モジュールの製造方法を提供することである。
【0015】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする。
【0016】
これにより、導電層が埋め込まれた樹脂層を平坦化する際に、導電層の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電層の一部を除去する際の厚みのばらつきで、導電層と樹脂層との間の段差のばらつきを決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ACF粒子を導電層上に安定して捕らえることが可能となる。
【0017】
また、請求項2記載の端子電極の製造方法によれば、請求項1において、前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とする。
【0018】
これにより、様々の導電材料を用いて開口部内に導電材料を埋め込むことが可能となるとともに、導電材料が埋め込まれた樹脂層を平坦化する際に、導電材料の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電材料の一部を除去する際の厚みのばらつきで、導電材料と樹脂層との間の段差のばらつきを決定することが可能となり、導電材料と樹脂層との間の段差のばらつきを低減させて、ACF粒子を導電材料上に安定して捕らえることが可能となる。
【0019】
また、請求項3記載の端子電極の製造方法によれば、請求項1又は2において、前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とする。
また、請求項4記載の端子電極の製造方法によれば、請求項3において、前記第1導電材料は、ニッケル又は銅であり、前記第2導電材料は、金又はハンダ材であることを特徴とする。
また、請求項5記載の端子電極の製造方法によれば、請求項1乃至4のいずれかにおいて、前記基板は、半導体基板、ガラス基板、プリント基板、フィルム基板又はテープ基板であることを特徴とする。
また、請求項6記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された前記半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された前記半導体基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする。
また、請求項7記載の半導体装置の製造方法によれば、請求項6において、前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とする。
また、請求項8記載の半導体装置の製造方法によれば、請求項6又は7において、前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とする。
また、請求項9記載の半導体装置の製造方法によれば、請求項8において、前記第1導電材料は、ニッケル又は銅であり、前記第2導電材料は、金又はハンダ材であることを特徴とする。
また、請求項10記載のモジュールの製造方法によれば、パッド電極が設けられた第1基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、異方性導電性シートを介して、前記第1基板と第2基板とを接合する工程とを備えることを特徴とする。
また、請求項11記載のモジュールの製造方法によれば、請求項10において、前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とする。
また、請求項12記載のモジュールの製造方法によれば、請求項10又は11において、前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、
前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とする。
また、請求項13記載のモジュールの製造方法によれば、請求項12において、前記第1導電材料は、ニッケル又は銅であり、前記第2導電材料は、金又はハンダ材であることを特徴とする。
また、請求項14記載のモジュールの製造方法によれば、請求項10乃至13のいずれかにおいて、前記第1基板は、半導体基板であることを特徴とする。
また、請求項15記載のモジュールの製造方法によれば、請求項11乃至14のいずれかにおいて、前記異方性導電性シートは、ACF粒子を含み、前記導電層の表面と前記樹脂層の表面との段差は前記ACF粒子の径より小さいことを特徴とする。
【0026】
【発明の実施の形態】
以下、本発明の実施形態に係る電極構造について図面を参照しながら説明する。
図1は、本発明の第1参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第1参考形態は、導電層6の周囲を感光性樹脂層4で覆うとともに、導電層6と感光性樹脂層4との間に段差を設けるようにしたものである。
【0027】
図1(a)において、能動領域が形成された半導体基板1にはパッド電極2が設けられ、パッド電極2を含む半導体基板1上には絶縁膜3が形成されている。なお、絶縁膜3は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜3が形成された半導体基板1上に感光性樹脂層4を形成する。なお、感光性樹脂層4は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
【0028】
次に、図1(b)に示すように、感光性樹脂層4の露光・現像を行うことにより、パッド電極2上に開口部5を形成する。そして、この開口部5が形成された感光性樹脂層4をマスクとして、絶縁膜3のエッチングを行うことにより、パッド電極2を露出させる。
次に、図1(c)に示すように、無電解メッキを用いることにより、パッド電極2に接続された導電層6を開口部5内の途中の高さまで形成し、感光性樹脂層4と導電層6との間に高さDの段差を設ける。なお、段差の高さDは、ACF粒子の平均直径よりも小さいことが好ましい。また、導電層6としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
【0029】
また、無電解メッキとしては、例えば、パッド電極2がアルミニウムAlで構成され、導電層6としてニッケルNiを用いる場合、アルカリ性亜鉛溶液を用いて、パッド電極2にジンケート処理を施し、パッド電極2の表面に亜鉛Znを置換・析出させる。
そして、表面が亜鉛Znに置換されたパッド電極2を無電解ニッケルメッキ液に浸すことで、亜鉛ZnとニッケルNiとを置換させ、ニッケルNiで構成される導電層6をパッド電極2上に形成することができる。
【0030】
また、ジンケート処理とは別の方法として、例えば、アルミニウムAlからなるパッド電極2をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルNiで構成される導電層6をパッド電極2上に析出させることもできる。
これにより、導電層6上に配置されるACF粒子が樹脂層4上に突出することを可能としつつ、ACF粒子を導電層6上に閉じ込めることが可能となり、ACF粒子を導電層6上に効率よく捕らえることが可能となる。
【0031】
このため、異方性導電層を介して導電層6の接合を行う場合においても、ACF粒子が導電層6上から流出することを防止することができ、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
図2は、本発明の第2参考形態に係るモジュール構造の製造方法を示す断面図である。なお、この第2参考形態は、異方性導電性シート12を介し、感光性樹脂層4との間に段差が設けられた導電層6をガラス基板10上に実装するようにしたものである。
【0032】
図2(a)において、ガラス基板10には、例えば、ITO電極などからなる端子11が形成されている。そして、異方性導電性シート12を介し、図1の半導体基板1をガラス基板10上に実装する場合、異方性導電性シート12を間に挟んで、感光性樹脂層4との間に段差が設けられた導電層6を端子11に対向配置する。
【0033】
次に、図2(b)において、異方性導電性シート12を間に挟んだ状態で、加熱・加圧下でガラス基板10と半導体基板1とを接着することにより、導電層6とリード端子11とを電気的に接続する。
ここで、異方性導電性シート12を加熱すると、ACF粒子13は、異方性導電性シート12内で流動できるようになるとともに、感光性樹脂層4と導電層6との間の段差が障壁となって、導電層6上に閉じ込められる。
【0034】
このため、図2(c)に示すように、ACF粒子13が導電層6上に集められ、感光性樹脂層4上のACF粒子13の密度に比べて、導電層6上のACF粒子13の密度が大きくなる。
この結果、導電層6の表面の高さが感光性樹脂層4の表面の高さよりも低くなるようにして、導電層6の周囲を感光性樹脂層4で覆った場合においても、感光性樹脂層4上の異方性導電性シート12の絶縁性を維持しつつ、導電層6とリード端子11とを電気的に接続することが可能となる。
【0035】
従って、導電層6を硬い金属で構成した場合においても、接合時のダメージを感光性樹脂層4で吸収することが可能となり、半導体基板1に及ぶダメージを軽減しつつ、バンプ電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となるとともに、ACF粒子が導電層6上から流出することを防止して、異方性導電層によるバンプ電極の接続信頼性を向上させることが可能となる。
【0036】
図3は、本発明の第3参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第3参考形態は、導電層26の周囲を感光性樹脂層24で覆うとともに、インクジェット法により導電層26を形成するようにしたものである。
図3(a)において、能動領域が形成された半導体基板21にはパッド電極22が設けられ、半導体基板21上にはパッド電極22が露出するようにして絶縁膜23が形成されている。そして、絶縁膜23が形成された半導体基板21上に感光性樹脂層24を形成する。
【0037】
次に、図3(b)に示すように、感光性樹脂層24の露光・現像を行うことにより、パッド電極22の周囲に感光性樹脂層24が残るようにして、パッド電極22上に開口部25を形成する。
次に、図3(c)に示すように、インクジェットヘッド27を介して液滴28を開口部25内に吐出させ、パッド電極22に接続された導電層26を開口部25内の途中の高さまで形成し、感光性樹脂層24と導電層26との間に段差を設ける。なお、液滴28としては、例えば、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【0038】
これにより、製造工程の簡略化を図りつつ、導電層26の周囲に感光性樹脂層24を設けることが可能となり、ACF粒子を導電層26上に閉じ込めることを可能として、ACF粒子を導電層26上に効率よく捕らえることが可能となる。
図4は、本発明の第4参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第4参考形態は、バンプ電極の周囲を感光性樹脂層44で覆うとともに、バンプ電極を導電層46、47からなる2層構造としたものである。
【0039】
図4(a)において、能動領域が形成された半導体基板41にはパッド電極42が設けられ、パッド電極42を含む半導体基板41上には絶縁膜43が形成されている。そして、絶縁膜43が形成された半導体基板41上に感光性樹脂層44を形成する。
次に、図4(b)に示すように、感光性樹脂層44の露光・現像を行うことにより、パッド電極42上に開口部45を形成する。そして、この開口部45が形成された感光性樹脂層44をマスクとして、絶縁膜43のエッチングを行うことにより、パッド電極42を露出させる。
【0040】
次に、図4(c)に示すように、無電解メッキを用いることにより、パッド電極42に接続された導電層46を開口部45内の途中の高さまで形成する。なお、導電層46としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを用いることにより、導電層46に接続された導電層47を開口部45内の途中の高さまで形成し、感光性樹脂層44と導電層47との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。また、導電層47としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層47としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
【0041】
これにより、異なる材質の導電層46、47でバンプ電極を構成することを可能としつつ、ACF粒子を導電層47上に閉じ込めることが可能となり、接合時のダメージ吸収を導電層47で行うことを可能としつつ、ACF粒子を導電層47上に効率よく捕らえることが可能となる。
このため、異方性導電層を介してパンプ電極の接合を行う場合においても、ACF粒子がパンプ電極上から流出することを防止することが可能となるとともに、感光性樹脂層44および導電層47の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
【0042】
図5は、本発明の第1実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第1実施形態は、導電層56が埋め込まれた感光性樹脂層54を平坦化した後、導電層56と感光性樹脂層54との間に段差を設けるようにしたものである。
図5(a)において、能動領域が形成された半導体基板51にはパッド電極52が設けられ、パッド電極52を含む半導体基板51上には絶縁膜53が形成されている。そして、絶縁膜53が形成された半導体基板51上に感光性樹脂層54を形成する。
【0043】
次に、図5(b)に示すように、感光性樹脂層54の露光・現像を行うことにより、パッド電極52上に開口部55を形成する。そして、この開口部55が形成された感光性樹脂層54をマスクとして、絶縁膜53のエッチングを行うことにより、パッド電極52を露出させる。
次に、図5(c)に示すように、無電解メッキを用いることにより、導電層56が感光性樹脂層54上に盛り上がるようにして、パッド電極52に接続された導電層56を開口部55内に形成する。
【0044】
なお、導電層56を開口部55内に形成する場合、無電解メッキの他、インクジェット法を用いるようにしてもよい。
次に、図5(d)に示すように、例えば、CMP(化学的機械的研磨)などの方法を用いて、導電層56が埋め込まれた感光性樹脂層54の表面を研磨することにより、感光性樹脂層54の表面を平坦化する。
【0045】
次に、図5(e)に示すように、感光性樹脂層54に埋め込まれた導電層56をエッチングすることにより、導電層56の一部を除去し、感光性樹脂層54と導電層56との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
これにより、導電層56が埋め込まれた感光性樹脂層54の表面を平坦化する際に、導電層56の高さと感光性樹脂層54の高さとを一致させることが可能となり、導電層56の厚みのばらつきと樹脂層54の厚みのばらつきとの双方を均一化することができる。
【0046】
このため、導電層56と樹脂層54との間の段差のばらつきを、導電層56をエッチングする際のばらつきで決定することが可能となり、導電層56の表面が樹脂層54の表面より低くなるように、開口部55内に導電層56を埋め込む方法に比べて、導電層56と樹脂層54との間の段差のばらつきを低減させることが可能となる。
【0047】
図6は、本発明の第2実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この第2実施形態は、バンプ電極が埋め込まれた感光性樹脂層64を平坦化した後、バンプ電極と感光性樹脂層64との間に段差を設けるとともに、バンプ電極を導電層66、67からなる2層構造としたものである。
図6(a)において、能動領域が形成された半導体基板61にはパッド電極62が設けられ、パッド電極62を含む半導体基板61上には絶縁膜63が形成されている。そして、絶縁膜63が形成された半導体基板61上に感光性樹脂層64を形成する。
【0048】
次に、図6(b)に示すように、感光性樹脂層64の露光・現像を行うことにより、パッド電極62上に開口部65を形成する。そして、この開口部65が形成された感光性樹脂層64をマスクとして、絶縁膜63のエッチングを行うことにより、パッド電極62を露出させる。
次に、図6(c)に示すように、無電解メッキを用いることにより、パッド電極62に接続された導電層66を開口部65内の途中の高さまで形成する。なお、導電層66としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
【0049】
さらに、メッキ液を交換し、無電解メッキを行うことにより、導電層67が感光性樹脂層64上に盛り上がるようにして、導電層66に接続された導電層67を開口部65内に形成する。なお、導電層67としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層67としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
【0050】
なお、導電層66、67を開口部65内に形成する場合、無電解メッキの他、インクジェット法を用いるようにしてもよい。
次に、図6(d)に示すように、例えば、CMP(化学的機械的研磨)などの方法を用いて、導電層66、67が埋め込まれた感光性樹脂層64の表面を研磨することにより、感光性樹脂層64の表面を平坦化する。
【0051】
次に、図6(e)に示すように、感光性樹脂層64に埋め込まれた導電層67をエッチングすることにより、導電層67の一部を除去し、感光性樹脂層64と導電層67との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
これにより、導電層66、67が埋め込まれた感光性樹脂層64の表面を平坦化する際に、導電層67の高さと感光性樹脂層64の高さとを一致させることが可能となり、導電層66、67の厚みのばらつきと樹脂層64の厚みのばらつきとの双方を均一化することができる。
【0052】
このため、異なる材質の導電層66、67でバンプ電極を構成することを可能としつつ、導電層66と樹脂層64との間の段差のばらつきを、導電層67をエッチングする際のばらつきで決定することが可能となる。
従って、導電層66と樹脂層64との間の段差のばらつきを低減させることを可能としつつ、感光性樹脂層64および導電層67の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
【0053】
なお、上述した実施形態では、半導体基板上にバンプ電極を形成する方法について説明したが、本発明は、半導体基板に限定されることなく、例えば、ガラス基板、プリント基板、フィルム基板、テープ基板上などにバンプ電極を形成する方法に適用してもよい。
また、上述したバンプ電極構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤなどの電子機器に適用することができ、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
【0054】
また、上述した実施形態では、バンプ電極の周囲を感光性樹脂で覆う方法について説明したが、エポキシ樹脂などの熱硬化性樹脂などでバンプ電極の周囲を覆うようにしてもよく、この場合、フォトリソグラフィー技術を用いて、熱硬化性樹脂などの非感光性樹脂のパターニングを行うことができる。
【0055】
【発明の効果】
以上説明したように、本発明によれば、突起電極の周囲を樹脂層で囲むことにより、突起電極を硬い金属で構成した場合においても、突起電極にかかるダメージを樹脂層で緩和することが可能となり、突起電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の第1参考形態に係るバンプ電極の製造方法を示す断面図である。
【図2】 本発明の第2参考形態に係るモジュール構造の製造方法を示す断面図である。
面図である。
【図3】 本発明の第3参考形態に係るバンプ電極の製造方法を示す断面図である。
【図4】 本発明の第4参考形態に係るバンプ電極の製造方法を示す断面図である。
【図5】 本発明の第1実施形態に係るバンプ電極の製造方法を示す断面図である。
【図6】 本発明の第2実施形態に係るモジュール構造の製造方法を示す断面図である。
【図7】 従来のバンプ電極の製造方法を示す断面図である。
【符号の説明】
1、21、41、51、61 半導体基板、2、22、42、52、62 パッド電極、3、23、43、53、63 絶縁膜、4、24、45、54、64 感光性樹脂層、5、25、46、55、65 開口部、6、26、56 導電層、10 ガラス基板、11 電極、12 異方性導電性シート、13 ACF粒子、27 インクジェットヘッド、28 液滴、34 シード電極、46、66 第1導電層、47、67 第2導電層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a terminal electrode, a method of manufacturing a semiconductor device, and a method of manufacturing a semiconductor module , and is particularly suitable for application to a bump electrode bonding method using an anisotropic conductive sheet.
[0002]
[Prior art]
Conventional TCP (Tape Carrier Package), COF (Chip On Film), COG (Chip On Glass), etc. are disclosed in the specification and drawings of Japanese Patent Application No. 2001-44824 for connecting a semiconductor chip and a mother substrate. As described, there is a method of forming bump electrodes on a semiconductor chip.
[0003]
FIG. 7 is a cross-sectional view showing a conventional bump electrode manufacturing method.
In FIG. 7A, a
[0004]
Then, a
Next, as shown in FIG. 7B, an
[0005]
Next, as shown in FIG. 7C, a
Next, as shown in FIG. 7D, by removing the
[0006]
[Problems to be solved by the invention]
However, since the conventional bump electrode has a protruding structure, when the semiconductor chip and the substrate are connected via the anisotropic conductive sheet, ACF (Anisotropic Conductive Film) particles on the bump electrode flow out, and the connection reliability Therefore, the object of the present invention is to provide a terminal electrode capable of efficiently capturing ACF particles on the protruding electrode when bonding the protruding electrode through the anisotropic conductive layer . A manufacturing method, a semiconductor device manufacturing method, and a semiconductor module manufacturing method are provided.
[0015]
[Means for Solving the Problems]
In order to solve the above-described problem, according to the method for manufacturing a terminal electrode according to
[0016]
Thereby, when flattening the resin layer in which the conductive layer is embedded, both the variation in the thickness of the conductive layer and the variation in the thickness of the resin layer can be made uniform.
For this reason, it is possible to determine the variation in the level difference between the conductive layer and the resin layer by the variation in the thickness when removing a part of the conductive layer, and the variation in the level difference between the conductive layer and the resin layer. It is possible to stably capture the ACF particles on the conductive layer.
[0017]
Further, according to the method of manufacturing the terminal electrodes according to
[0018]
Accordingly, it is possible to embed the conductive material in the opening portion using various conductive materials, and when flattening the resin layer in which the conductive material is embedded, the variation in the thickness of the conductive material and the thickness of the resin layer It is possible to equalize both of the fluctuations.
For this reason, it is possible to determine the variation in level difference between the conductive material and the resin layer by the variation in thickness when removing a part of the conductive material, and the variation in level difference between the conductive material and the resin layer. It is possible to stably capture the ACF particles on the conductive material.
[0019]
According to the method for manufacturing a terminal electrode according to
According to a method for manufacturing a terminal electrode according to
In addition, according to the method for manufacturing a terminal electrode according to
According to the manufacturing method of the semi-conductor device according to
According to a seventh aspect of the present invention, there is provided the method for manufacturing a semiconductor device according to the sixth aspect, wherein the step of embedding the conductive layer is performed by an ink jet method.
According to a method for manufacturing a semiconductor device according to claim 8, in
According to a method of manufacturing a semiconductor device according to claim 9, in claim 8, the first conductive material is nickel or copper, and the second conductive material is gold or solder material. And
According to the module manufacturing method of
A step of embedding a conductive layer in the opening so as to rise above the opening, a step of flattening the resin layer in which the conductive layer is embedded, and the surface of the conductive layer is lower than the surface of the resin layer And a step of removing a part of the conductive layer embedded in the resin layer, and a step of bonding the first substrate and the second substrate through an anisotropic conductive sheet. Features.
The module manufacturing method according to
According to a method for manufacturing a module according to
The second conductive material is softer than the first conductive material .
The module manufacturing method according to
Further, according to the method of manufacturing the module according to claim 14, in any one of
Further, according to the method for manufacturing a module according to claim 15, in any one of
[0026]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an electrode structure according to an embodiment of the present invention will be described with reference to the drawings.
Figure 1 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the first referential embodiment of the present invention. In the first reference embodiment, the periphery of the
[0027]
In FIG. 1A, a
Then, a
[0028]
Next, as shown in FIG. 1B, the
Next, as shown in FIG. 1C, by using electroless plating, the
[0029]
As the electroless plating, for example, when the
Then, by immersing the
[0030]
Further, as a method different from the zincate treatment, for example, by immersing the
This makes it possible to confine the ACF particles on the
[0031]
Therefore, even when the
Figure 2 is a cross-sectional view showing a manufacturing method of a module structure according to a second referential embodiment of the present invention. In the second reference embodiment, the
[0032]
In FIG. 2A, the
[0033]
Next, in FIG. 2B, the
Here, when the anisotropic
[0034]
Therefore, as shown in FIG. 2C, the
As a result, even when the surface of the
[0035]
Therefore, even when the
[0036]
Figure 3 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a third referential embodiment of the present invention. In the third reference embodiment, the periphery of the
In FIG. 3A, a
[0037]
Next, as shown in FIG. 3B, the
Next, as shown in FIG. 3C, the
[0038]
As a result, the
Figure 4 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fourth reference embodiment of the present invention. In the fourth reference embodiment, the periphery of the bump electrode is covered with a
[0039]
In FIG. 4A, a
Next, as shown in FIG. 4B, the
[0040]
Next, as shown in FIG. 4C, the
Next, the plating solution is replaced, and electroless plating is used to form a
[0041]
As a result, it is possible to confine the ACF particles on the
For this reason, even when the pump electrode is joined through the anisotropic conductive layer, it is possible to prevent the ACF particles from flowing out of the pump electrode, and the
[0042]
FIG. 5 is a cross-sectional view showing the bump electrode manufacturing method according to the first embodiment of the present invention. In the first embodiment, a level difference is provided between the
In FIG. 5A, a
[0043]
Next, as shown in FIG. 5B, an
Next, as shown in FIG. 5C, by using electroless plating, the
[0044]
In addition, when forming the
Next, as shown in FIG. 5D, by polishing the surface of the
[0045]
Next, as shown in FIG. 5E, the
Accordingly, when the surface of the
[0046]
For this reason, it becomes possible to determine the variation in the level difference between the
[0047]
FIG. 6 is a sectional view showing a bump electrode manufacturing method according to the second embodiment of the present invention. In the second embodiment, after planarizing the
In FIG. 6A, a
[0048]
Next, as shown in FIG. 6B, an
Next, as shown in FIG. 6C, the
[0049]
Further, by replacing the plating solution and performing electroless plating, the
[0050]
In addition, when forming the
Next, as shown in FIG. 6D, the surface of the
[0051]
Next, as shown in FIG. 6E, a part of the
Accordingly, when the surface of the
[0052]
For this reason, it is possible to form the bump electrode with the
Accordingly, it is possible to reduce damage at the time of bonding using both the
[0053]
In the above-described embodiment, the method of forming the bump electrode on the semiconductor substrate has been described. However, the present invention is not limited to the semiconductor substrate, and for example, on a glass substrate, a printed substrate, a film substrate, or a tape substrate. For example, it may be applied to a method of forming bump electrodes.
The bump electrode structure described above can be applied to electronic devices such as a liquid crystal display device, a mobile phone, a portable information terminal, a video camera, a digital camera, and an MD (Mini Disc) player. It is possible to reduce the size and weight of the electronic device without deteriorating the thickness.
[0054]
In the embodiment described above, the method of covering the periphery of the bump electrode with the photosensitive resin has been described. However, the periphery of the bump electrode may be covered with a thermosetting resin such as an epoxy resin. A lithography technique can be used to pattern a non-photosensitive resin such as a thermosetting resin.
[0055]
【The invention's effect】
As described above, according to the present invention, by surrounding the protruding electrode with the resin layer, even when the protruding electrode is made of a hard metal, damage to the protruding electrode can be mitigated by the resin layer. Accordingly, it is possible to increase the density of the bump electrodes by narrowing the pitch between the protruding electrodes.
[Brief description of the drawings]
1 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the first referential embodiment of the present invention.
2 is a cross-sectional view showing a manufacturing method of a module structure according to a second referential embodiment of the present invention.
FIG.
3 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a third referential embodiment of the present invention.
It is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fourth reference embodiment of the present invention; FIG.
FIG. 5 is a cross-sectional view showing the bump electrode manufacturing method according to the first embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a module structure manufacturing method according to a second embodiment of the present invention.
FIG. 7 is a cross-sectional view showing a conventional bump electrode manufacturing method.
[Explanation of symbols]
1, 2, 41, 51, 61 Semiconductor substrate, 2, 22, 42, 52, 62 Pad electrode, 3, 23, 43, 53, 63 Insulating film, 4, 24, 45, 54, 64 Photosensitive resin layer, 5, 25, 46, 55, 65 Opening, 6, 26, 56 Conductive layer, 10 Glass substrate, 11 electrode, 12 Anisotropic conductive sheet, 13 ACF particle, 27 Inkjet head, 28 droplet, 34 Seed electrode , 46, 66 First conductive layer, 47, 67 Second conductive layer
Claims (15)
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする端子電極の製造方法。Forming a resin layer on a substrate provided with a pad electrode;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
And a step of removing a part of the conductive layer embedded in the resin layer so that the surface of the conductive layer is lower than the surface of the resin layer.
前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とする端子電極の製造方法。In claim 1,
The step of embedding the conductive layer is performed by an ink jet method.
前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、
前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とする端子電極の製造方法。In claim 1 or 2,
The conductive layer has a first conductive material and a second conductive material formed on the first conductive material,
The method of manufacturing a terminal electrode, wherein the second conductive material is softer than the first conductive material.
前記第1導電材料は、ニッケル又は銅であり、
前記第2導電材料は、金又はハンダ材であることを特徴とする端子電極の製造方法。In claim 3,
The first conductive material is nickel or copper,
The method of manufacturing a terminal electrode, wherein the second conductive material is gold or a solder material.
前記基板は、半導体基板、ガラス基板、プリント基板、フィルム基板又はテープ基板であることを特徴とする端子電極の製造方法。In any one of Claims 1 thru | or 4,
The method of manufacturing a terminal electrode, wherein the substrate is a semiconductor substrate, a glass substrate, a printed substrate, a film substrate, or a tape substrate.
前記能動領域が形成された前記半導体基板にパッド電極を形成する工程と、
前記パッド電極が形成された前記半導体基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程とを備えることを特徴とする半導体装置の製造方法。Forming an active region in a semiconductor substrate;
Forming a pad electrode on the semiconductor substrate in which the active region is formed;
Forming a resin layer on the semiconductor substrate on which the pad electrode is formed;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
And a step of removing a part of the conductive layer embedded in the resin layer so that the surface of the conductive layer is lower than the surface of the resin layer.
前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とする半導体装置の製造方法。In claim 6,
The method of manufacturing a semiconductor device, wherein the step of embedding the conductive layer is performed by an inkjet method.
前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、
前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とする半導体装置の製造方法。In claim 6 or 7,
The conductive layer has a first conductive material and a second conductive material formed on the first conductive material,
The method of manufacturing a semiconductor device, wherein the second conductive material is softer than the first conductive material.
前記第1導電材料は、ニッケル又は銅であり、
前記第2導電材料は、金又はハンダ材であることを特徴とする半導体装置の製造方法。In claim 8,
The first conductive material is nickel or copper,
The method of manufacturing a semiconductor device, wherein the second conductive material is gold or a solder material.
前記パッド電極上の樹脂層に開口部を形成する工程と、 Forming an opening in the resin layer on the pad electrode;
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、 Embedding a conductive layer in the opening so as to rise above the opening;
前記導電層が埋め込まれた樹脂層を平坦化する工程と、 Flattening the resin layer in which the conductive layer is embedded;
前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、 Removing a part of the conductive layer embedded in the resin layer such that the surface of the conductive layer is lower than the surface of the resin layer;
異方性導電性シートを介して、前記第1基板と第2基板とを接合する工程とを備えることを特徴とするモジュールの製造方法。 A method for manufacturing a module, comprising: bonding the first substrate and the second substrate through an anisotropic conductive sheet.
前記導電層を埋め込む工程は、インクジェット法により行われることを特徴とするモジュールの製造方法。 In claim 10,
Burying the conductive layer, module manufacturing method which is characterized in that an ink jet method.
前記導電層は、第1導電材料及び該第1導電材料上に形成された第2導電材料を有し、
前記第2導電材料は、前記第1導電材料よりも柔らかいことを特徴とするモジュールの製造方法。In claim 10 or 11,
The conductive layer has a first conductive material and a second conductive material formed on the first conductive material,
The second conductive material, the module manufacturing method according to claim softer than the first conductive material.
前記第1導電材料は、ニッケル又は銅であり、
前記第2導電材料は、金又はハンダ材であることを特徴とするモジュールの製造方法。In claim 12 ,
The first conductive material is nickel or copper,
The second conductive material, the module manufacturing method of which is a gold or solder material.
前記第1基板は、半導体基板であることを特徴とするモジュールの製造方法。In any one of claims 10 to 13,
The first substrate, the module manufacturing method of which is a semiconductor substrate.
前記異方性導電性シートは、ACF粒子を含み、
前記導電層の表面と前記樹脂層の表面との段差は前記ACF粒子の径より小さいことを特徴とするモジュールの製造方法。In any one of Claims 11 thru | or 14.
The anisotropic conductive sheet includes ACF particles,
Method of manufacturing a module step between the surface of the surface and the resin layer of the conductive layer, wherein the smaller diameter of the ACF particles.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083066A JP4111029B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083066A JP4111029B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246979A Division JP2008004967A (en) | 2007-09-25 | 2007-09-25 | Terminal electrode, semiconductor device and module |
JP2007246980A Division JP2008004968A (en) | 2007-09-25 | 2007-09-25 | Terminal electrode, semiconductor device and module |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2004296498A JP2004296498A (en) | 2004-10-21 |
JP2004296498A5 JP2004296498A5 (en) | 2006-05-18 |
JP4111029B2 true JP4111029B2 (en) | 2008-07-02 |
Family
ID=33398646
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083066A Expired - Fee Related JP4111029B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4111029B2 (en) |
-
2003
- 2003-03-25 JP JP2003083066A patent/JP4111029B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004296498A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7355280B2 (en) | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument | |
US8288865B2 (en) | Semiconductor module having semiconductor device mounted on device mounting substrate | |
US20100078813A1 (en) | Semiconductor module and method for manufacturing the semiconductor module | |
WO2008095405A1 (en) | Microelectronic element and method of manufacturing the same | |
US7492045B2 (en) | Semiconductor module, method for manufacturing semiconductor modules and mobile device | |
JP3654116B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
US11329018B2 (en) | Forming of bump structure | |
JP4069778B2 (en) | Terminal electrode manufacturing method and semiconductor device manufacturing method | |
JP2009224581A (en) | Element mounting substrate and method of manufacturing the same, semiconductor module and method of manufacturing the same, electrode structure, and portable device | |
JP4670851B2 (en) | Modules and electronics | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
US8129846B2 (en) | Board adapted to mount an electronic device, semiconductor module and manufacturing method therefor, and portable device | |
JP2009158830A (en) | Substrate for mounting element and manufacturing method thereof, semiconductor module and manufacturing method thereof, and portable equipment | |
JP4454814B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP4111029B2 (en) | Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method | |
JP5295211B2 (en) | Manufacturing method of semiconductor module | |
JP5466096B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2008004967A (en) | Terminal electrode, semiconductor device and module | |
JP5061010B2 (en) | Semiconductor module | |
JP4900156B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JPWO2020122014A1 (en) | Wiring boards for semiconductor devices, their manufacturing methods, and semiconductor devices | |
JP4900155B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JP5140961B2 (en) | Semiconductor device and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP2008004968A (en) | Terminal electrode, semiconductor device and module | |
JP2005079379A (en) | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060302 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080331 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |