JP2005079379A - Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module - Google Patents
Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module Download PDFInfo
- Publication number
- JP2005079379A JP2005079379A JP2003308696A JP2003308696A JP2005079379A JP 2005079379 A JP2005079379 A JP 2005079379A JP 2003308696 A JP2003308696 A JP 2003308696A JP 2003308696 A JP2003308696 A JP 2003308696A JP 2005079379 A JP2005079379 A JP 2005079379A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- electrode pad
- protective film
- protruding
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13017—Shape in side view being non uniform along the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1301—Shape
- H01L2224/13016—Shape in side view
- H01L2224/13018—Shape in side view comprising protrusions or indentations
- H01L2224/13019—Shape in side view comprising protrusions or indentations at the bonding interface of the bump connector, i.e. on the surface of the bump connector
Abstract
Description
本発明は端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法の製造方法に関し、特に、端子電極の接合方法に適用して好適なものである。 The present invention relates to a terminal electrode, a semiconductor device, a semiconductor module, an electronic device, a method for manufacturing a terminal electrode, and a method for manufacturing a semiconductor module, and is particularly suitable for application to a method for bonding terminal electrodes.
従来の半導体装置では、無電解Niメッキを用いて電極パッド上に突出電極を形成する方法がある。そして、半田印刷または半田ディップを用いて半田層を突出電極上に形成し、半田層を介して突出電極をリード端子上に接合することが行われている。
また、例えば、特許文献1には、リードとバンプ電極とを接合させる際の位置ずれを防止するために、リードを嵌入させる凹陥部をバンプ電極の上面に形成する方法が開示されている。
Further, for example,
しかしながら、無電解Niメッキを用いて突出電極を形成すると、突出電極が硬くなる。このため、接合時の荷重を突出電極で吸収し難くなり、電極パッド下にクラックが入り易くなるという問題があった。
また、特許文献1に開示された方法では、バンプ電極の周囲を盛り上げるためのレジストパターンを形成する必要があり、工程増を招くという問題があった。
However, when the protruding electrode is formed using electroless Ni plating, the protruding electrode becomes hard. For this reason, the load at the time of joining becomes difficult to absorb with the protruding electrode, and there is a problem that cracks are easily formed under the electrode pad.
Further, the method disclosed in
そこで、本発明の目的は、製造工程の煩雑化を抑制しつつ、突出電極の接合面積を増加させることが可能な端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体モジュールの製造方法を提供することである。 SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a terminal electrode, a semiconductor device, a semiconductor module, an electronic device, a method of manufacturing a terminal electrode, and a semiconductor module that can increase the bonding area of protruding electrodes while suppressing the complexity of the manufacturing process It is to provide a manufacturing method.
上述した課題を解決するために、本発明の一態様に係る端子電極によれば、電極パッドと、前記電極パッドを横切るように配置された保護膜と、前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする。
これにより、無電解メッキを用いて突出電極を形成することで、保護膜上の成長を抑制することができ、突出電極の表面を横切るように配置された凹部を設けることが可能となる。このため、突出電極をリード端子に接合する際に、リード端子を突出電極の凹部に嵌め込むことが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の接合面積を増加させることが可能となる。この結果、突出電極が硬い材料で構成されている場合においても、接合時の荷重を突出電極で吸収し易くすることが可能となり、電極パッド下にクラックが入り難くすることが可能となる。
In order to solve the above-described problem, according to a terminal electrode according to an aspect of the present invention, an electrode pad, a protective film disposed so as to cross the electrode pad, and the protection formed on the electrode pad are provided. A concave electrode corresponding to the arrangement position of the film is provided with a protruding electrode provided on the surface.
Thus, by forming the protruding electrode using electroless plating, growth on the protective film can be suppressed, and a recess disposed so as to cross the surface of the protruding electrode can be provided. For this reason, when joining the projecting electrode to the lead terminal, the lead terminal can be fitted into the recess of the projecting electrode, and the joining area of the projecting electrode can be increased while suppressing the complexity of the manufacturing process. It becomes. As a result, even when the protruding electrode is made of a hard material, it is possible to easily absorb the load at the time of bonding by the protruding electrode, and it is possible to prevent cracks from entering the electrode pad.
また、本発明の一態様に係る端子電極によれば、絶縁層上に形成された電極パッドと、前記電極パッドを分断する開口部と、前記電極パッド上に形成され、前記開口部に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする。
これにより、無電解メッキを用いて突出電極を形成することで、開口部上の成長を抑制することができ、突出電極の表面を横切るように配置された凹部を設けることが可能となる。このため、突出電極をリード端子に接合する際に、リード端子を突出電極の凹部に嵌め込むことが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の接合面積を増加させることが可能となる。この結果、突出電極が硬い材料で構成されている場合においても、接合時の荷重を突出電極で吸収し易くすることが可能となり、電極パッド下にクラックが入り難くすることが可能となる。
Moreover, according to the terminal electrode which concerns on 1 aspect of this invention, it formed on the electrode pad formed on the insulating layer, the opening part which divides the said electrode pad, and the said electrode pad, and respond | corresponded to the said opening part And a concave electrode provided on the surface of the concave electrode.
Thus, by forming the protruding electrode using electroless plating, growth on the opening can be suppressed, and a recess disposed so as to cross the surface of the protruding electrode can be provided. For this reason, when joining the projecting electrode to the lead terminal, the lead terminal can be fitted into the recess of the projecting electrode, and the joining area of the projecting electrode can be increased while suppressing the complexity of the manufacturing process. It becomes. As a result, even when the protruding electrode is made of a hard material, it is possible to easily absorb the load at the time of bonding by the protruding electrode, and it is possible to prevent cracks from entering the electrode pad.
また、本発明の一態様に係る半導体装置によれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドを横切るように配置された保護膜と、前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする。
これにより、突出電極の形成時に、突出電極の表面を横切るように配置された凹部を設けることが可能となり、製造工程の煩雑化を抑制しつつ、突出電極の接合面積を増加させることが可能となる。このため、突出電極が硬い材料で構成されている場合においても、接合時の荷重を突出電極で吸収し易くすることが可能となり、電極パッド下にクラックが入り難くすることが可能となる。
In addition, according to the semiconductor device of one embodiment of the present invention, the semiconductor chip, the electrode pad formed over the semiconductor chip, the protective film disposed across the electrode pad, and the electrode pad And a protruding electrode formed on the surface with a recess corresponding to the position of the protective film.
As a result, when forming the protruding electrode, it is possible to provide a recess disposed across the surface of the protruding electrode, and it is possible to increase the bonding area of the protruding electrode while suppressing the complexity of the manufacturing process. Become. For this reason, even when the protruding electrode is made of a hard material, it is possible to easily absorb the load at the time of bonding with the protruding electrode, and it is possible to prevent cracks from entering the electrode pad.
また、本発明の一態様に係る半導体モジュールによれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドを横切るように配置された保護膜と、前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極と、前記凹部に嵌め込まれた状態で、前記突出電極と接合された端子電極と、前記端子電極が設けられた配線基板とを備えることを特徴とする。 Moreover, according to the semiconductor module which concerns on 1 aspect of this invention, a semiconductor chip, the electrode pad formed on the said semiconductor chip, the protective film arrange | positioned across the said electrode pad, and on the said electrode pad A protruding electrode formed and provided with a concave portion corresponding to the position of the protective film on the surface, a terminal electrode joined to the protruding electrode in a state fitted in the concave portion, and the terminal electrode were provided And a wiring board.
これにより、突出電極を端子電極に接合する際に、端子電極を突出電極の凹部に嵌め込むことが可能となり、突出電極の接合面積を増加させることが可能となる。このため、突出電極が硬い材料で構成されている場合においても、接合時の荷重を突出電極で吸収し易くして、電極パッド下にクラックが入り難くすることが可能となる。
また、本発明の一態様に係る半導体モジュールによれば、前記配線基板に設けられた端子電極の先端は先鋭化されていることを特徴とする。
Accordingly, when the protruding electrode is bonded to the terminal electrode, the terminal electrode can be fitted into the concave portion of the protruding electrode, and the bonding area of the protruding electrode can be increased. For this reason, even when the protruding electrode is made of a hard material, it is possible to easily absorb the load at the time of bonding by the protruding electrode, and to prevent cracks from entering the electrode pad.
The semiconductor module according to one aspect of the present invention is characterized in that the tip of the terminal electrode provided on the wiring board is sharpened.
これにより、端子電極の先端の形状を突出電極の表面に設けられた凹部の形状に対応させることが可能となる。このため、端子電極の先端と突出電極の凹部との接触面積を増加させることが可能となり、接合時の荷重を突出電極で吸収し易くすることを可能として、電極パッド下にクラックが入り難くすることが可能となる。
また、本発明の一態様に係る電子機器によれば、半導体チップと、前記半導体チップ上に形成された電極パッドと、前記電極パッドを横切るように配置された保護膜と、前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極と、前記凹部に嵌め込まれた状態で、前記突出電極と接合された端子電極と、前記端子電極が設けられた配線基板と、前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする。
Thereby, the shape of the tip of the terminal electrode can be made to correspond to the shape of the recess provided on the surface of the protruding electrode. For this reason, it becomes possible to increase the contact area between the tip of the terminal electrode and the recess of the protruding electrode, making it possible to easily absorb the load at the time of bonding with the protruding electrode, and making it difficult to crack under the electrode pad. It becomes possible.
According to the electronic device of one aspect of the present invention, a semiconductor chip, an electrode pad formed over the semiconductor chip, a protective film disposed across the electrode pad, and the electrode pad A protruding electrode formed and provided with a concave portion corresponding to the position of the protective film on the surface, a terminal electrode joined to the protruding electrode in a state fitted in the concave portion, and the terminal electrode were provided A wiring board and an electronic component connected to the semiconductor chip through the wiring board are provided.
これにより、端子電極を突出電極の凹部に嵌め込みながら、突出電極を端子電極に接合させることが可能となる。このため、実装面積の増大を抑制しつつ、接合時の過重を突出電極に吸収させることが可能となり、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、本発明の一態様に係る端子電極の製造方法によれば、絶縁層上に電極パッドを形成する工程と、前記電極パッド上に保護膜を形成する工程と、前記保護膜をエッチング加工することにより、前記保護膜が前記電極パッドを横切るようにして、前記電極パッドの表面を露出させる工程と、無電解メッキにより、前記電極パッド上に突出電極を形成する工程とを備えることを特徴とする。
Thereby, it becomes possible to join the protruding electrode to the terminal electrode while fitting the terminal electrode into the concave portion of the protruding electrode. For this reason, it is possible to absorb the excessive weight at the time of joining to the protruding electrode while suppressing an increase in the mounting area, and it is possible to improve the reliability of the electronic device while making the electronic device smaller and lighter. .
According to the method for manufacturing the terminal electrode according to one aspect of the present invention, the step of forming the electrode pad on the insulating layer, the step of forming the protective film on the electrode pad, and etching the protective film A step of exposing the surface of the electrode pad so that the protective film crosses the electrode pad; and a step of forming a protruding electrode on the electrode pad by electroless plating. To do.
これにより、電極パッド上に形成される保護膜のパターンを変更することで、突出電極の表面を横切るように配置された凹部を形成することが可能となる。このため、工程増を伴うことなく、突出電極の接合面積を増加させることが可能となり、スループットの低下を抑制しつつ、接合時の荷重を突出電極で吸収し易くすることができる。
また、本発明の一態様に係る半導体モジュールの製造方法によれば、保護膜の配置位置に対応した凹部が突出電極の表面に形成された半導体チップと配線基板との位置合わせを行う工程と、前記突出電極の表面の凹部に前記配線基板の端子電極を嵌め合わせた状態で、前記配線基板の端子電極に前記突出電極を接合させる工程とを備えることを特徴とする。
Thus, by changing the pattern of the protective film formed on the electrode pad, it is possible to form a recess that is disposed across the surface of the protruding electrode. For this reason, it is possible to increase the bonding area of the protruding electrode without increasing the number of steps, and it is possible to easily absorb the load during bonding with the protruding electrode while suppressing a decrease in throughput.
In addition, according to the method for manufacturing a semiconductor module according to one aspect of the present invention, the step of aligning the semiconductor chip and the wiring substrate, in which the recess corresponding to the position of the protective film is formed on the surface of the protruding electrode, A step of bonding the protruding electrode to the terminal electrode of the wiring board in a state in which the terminal electrode of the wiring board is fitted in the concave portion on the surface of the protruding electrode.
これにより、工程増を伴うことなく、突出電極の接合面積を増加させることが可能となり、スループットの低下を抑制しつつ、接合時の荷重を突出電極で吸収し易くすることができる。 Accordingly, it is possible to increase the bonding area of the protruding electrode without increasing the number of processes, and it is possible to easily absorb the load during bonding with the protruding electrode while suppressing a decrease in throughput.
以下、本発明の実施形態に係る端子電極および半導体モジュールの製造方法について図面を参照しながら説明する。
図1(a)、(c)、(d)および図2は、本発明の第1実施形態に係る半導体モジュールの製造方法を示す断面図、図1(b)は、電極パッド2上の保護膜3の構成を示す平面図である。
Hereinafter, a method for manufacturing a terminal electrode and a semiconductor module according to an embodiment of the present invention will be described with reference to the drawings.
1A, 1C, 1D, and 2 are cross-sectional views illustrating a method of manufacturing a semiconductor module according to the first embodiment of the present invention, and FIG. 3 is a plan view showing a configuration of a
図1(a)において、半導体チップ1には電極パッド2が設けられ、電極パッド2が設けられた半導体チップ1の表面は保護膜3で被覆されている。なお、半導体チップ1には、トランジスタなどの能動素子またはキャパシタなどの受動素子を形成することができる。また、保護膜3としては、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。ここで、保護膜3には、例えば、図1(b)に示すように、電極パッド2の表面を露出させる開口部3aが形成されるとともに、電極パッド2上に、電極パッド2を横切るように配置された保護膜4が設けられている。
In FIG. 1A, an
なお、電極パッド2を横切るように配置された保護膜4を形成する場合、保護膜3のエッチング加工時に、電極パッド2の表面を露出させる開口部3aの形成と一括して行うことができる。
次に、図1(c)に示すように、保護膜3、4が形成された半導体チップ1上に感光性樹脂層5を塗布する。なお、感光性樹脂層5は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。そして、感光性樹脂層5の露光・現像を行うことにより、電極パッド2の表面を露出させる開口部5aを感光性樹脂層5に形成する。
In addition, when forming the
Next, as shown in FIG. 1C, a
次に、図1(d)に示すように、無電解メッキを用いることにより、電極パッド2上に配置された突出電極6を開口部5a内に形成する。なお、突出電極6の材料としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。また、ニッケルNiで形成された突出電極6上には、銅Cu、錫Snまたは金Auなどのキャップ層を形成してもよく、突出電極6上に形成されたキャップ層を介して半田層を形成するようにしてもよい。
Next, as shown in FIG.1 (d), the
ここで、無電解メッキでは、電極パッド2上で金属の成膜が進行し、保護膜4上では金属の成膜が抑制されるため、保護膜4上で突出電極6が窪むようになる。このため、無電解メッキを用いて電極パッド2上に突出電極6を形成することにより、電極パッド2上の保護膜4の形状に対応した凹部7を突出電極6の表面に形成することができる。なお、凹部7の深さは、図2(a)の端子電極12の高さよりも小さくなるように設定することができる。
Here, in electroless plating, metal film formation proceeds on the
次に、図2(a)に示すように、感光性樹脂層5を半導体チップ1から除去することにより、電極パッド2上に形成された突出電極6の周囲を露出させる。そして、突出電極6と端子電極12とが対向して配置されるように、半導体チップ1と配線基板11とを位置合わせする。なお、配線基板11としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、配線基板11の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、BTレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、端子電極12としては、例えば、金Auや錫Snなどで被覆された銅Cuなどを用いることができる。また、突出電極6の凹部7の形状に対応して端子電極12の先端を先鋭化させるようにしてもよく、例えば、端子電極12の断面形状を三角形状にすることができる。
Next, as shown in FIG. 2A, the periphery of the
次に、図2(b)に示すように、端子電極12が突出電極6の凹部7に嵌め込まれた状態で、突出電極6を端子電極12に接合させることにより、半導体チップ1を配線基板11上にフリップチップ実装する。そして、配線基板11上に実装された半導体チップ1の表面に封止樹脂13を注入することにより、半導体チップ1を樹脂封止する。
これにより、端子電極12を突出電極6の凹部7に嵌め込むことで突出電極6の接合面積を増加させることが可能となる。このため、突出電極6がニッケルNiなどの硬い材料で構成されている場合においても、接合時の荷重を突出電極6で吸収し易くして、電極パッド2下の半導体チップ1にクラックが入り難くすることが可能となる。
Next, as shown in FIG. 2B, the
Thereby, it becomes possible to increase the bonding area of the protruding
なお、突出電極6を端子電極12に接合させる場合、ACF(Anisotropic Conductive Film)接合、NCF(Nonconductive Film)接合、ACP(Anisotropic Conductive Paste)接合、NCP(Nonconductive Paste)接合などの圧接接合を用いるようにしてもよいし、半田接合や合金接合などの金属接合を用いるようにしてもよい。
When the protruding
図3(a)、(c)、(d)および図4は、本発明の第2実施形態に係る半導体モジュールの製造方法を示す断面図、図3(b)は、電極パッド22の構成を示す平面図である。
図3(a)において、半導体チップ21には電極パッド22が設けられ、電極パッド22が設けられた半導体チップ21の表面は保護膜23で被覆されている。そして、保護膜23には、電極パッド22の表面を露出させる開口部23aが設けられている。ここで、電極パッド22の中央には、例えば、図3(b)に示すように、電極パッド22を分断する開口部24が設けられている。
3 (a), 3 (c), 3 (d) and 4 are sectional views showing a method of manufacturing a semiconductor module according to the second embodiment of the present invention, and FIG. FIG.
In FIG. 3A, an
なお、電極パッド22を分断する開口部24を形成する場合、電極パッド22を形成するためのエッチング加工時に一括して行うことができる。
次に、図3(c)に示すように、保護膜23が形成された半導体チップ21上に感光性樹脂層25を塗布する。そして、感光性樹脂層25の露光・現像を行うことにより、電極パッド22の表面を露出させる開口部25aを感光性樹脂層25に形成する。
In addition, when forming the
Next, as shown in FIG. 3C, a
次に、図3(d)に示すように、無電解メッキを用いることにより、電極パッド22上に配置された突出電極26を開口部25a内に形成する。なお、突出電極26の材料としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。ここで、無電解メッキでは、電極パッド22上で金属の成膜が進行し、電極パッド22下の絶縁層上では金属の成膜が抑制されるため、電極パッド22に設けられた開口部24上で突出電極26が窪むようになる。このため、無電解メッキを用いて電極パッド22上に突出電極26を形成することにより、開口部24の形状に対応した凹部27を突出電極26の表面に形成することができる。なお、凹部27の深さは、図4(a)の端子電極32の高さよりも小さくなるように設定することができる。
Next, as shown in FIG. 3D, the protruding
次に、図4(a)に示すように、感光性樹脂層25を半導体チップ21から除去することにより、電極パッド22上に形成された突出電極26の周囲を露出させる。そして、突出電極26と端子電極32とが対向して配置されるように、半導体チップ21と配線基板31とを位置合わせする。
次に、図4(b)に示すように、端子電極32が突出電極26の凹部27に嵌め込まれた状態で、突出電極26を端子電極32に接合させることにより、半導体チップ21を配線基板31上にフリップチップ実装する。そして、配線基板31上に実装された半導体チップ21の表面に封止樹脂33を注入することにより、半導体チップ21を樹脂封止する。
Next, as shown in FIG. 4A, the
Next, as shown in FIG. 4B, the
これにより、端子電極32を突出電極26の凹部27に嵌め込むことで突出電極26の接合面積を増加させることが可能となる。このため、突出電極26がニッケルNiなどの硬い材料で構成されている場合においても、接合時の荷重を突出電極26で吸収し易くして、電極パッド22下の半導体チップ21にクラックが入り難くすることが可能となる。
図5は、本発明の第3実施形態に係る回路基板の製造方法を示す断面図である。
Thus, the joint area of the protruding
FIG. 5 is a sectional view showing a circuit board manufacturing method according to the third embodiment of the present invention.
図5(a)において、銅Cuなどからなる金属箔を配線基板41上に貼り付けることにより、配線基板41上に導電層42を形成する。
次に、図5(b)に示すように、導電層42上にレジストを塗布する。そして導電層42上に塗布されたレジストの露光・現像を行うことにより、所定間隔だけ隔てて配置されたレジスト層43を導電層42上に形成する。
In FIG. 5A, a
Next, as shown in FIG. 5B, a resist is applied on the
次に、図5(c)に示すように、レジスト層43をマスクとして、導電層42の等方性エッチングを行うことにより、配線基板41の表面を露出させ、接合面が先鋭化された端子電極44を配線基板41上に形成する。なお、導電層42の等方性エッチングとしては、ウエットエッチングまたはプラズマエッチングなどを用いることができる。そして、図5(d)に示すように、端子電極44上のレジスト層43を除去する。
Next, as shown in FIG. 5C, isotropic etching of the
ここで、導電層42の等方性エッチングを用いて配線基板41の表面を露出させることにより、導電層42の厚み方向におけるエッチング量を変化させることが可能となり、導電層42の上面に近づくに従って横方向のエッチング量を増やすことが可能となる。このため、端子電極44の先端を先鋭化させながら、端子電極44を配線基板41上に形成することが可能となり、製造工程の煩雑化を抑制しつつ、端子電極44の接合面積を増加させて、接合時の荷重を吸収させ易くすることが可能となる。
Here, by exposing the surface of the
図6は、本発明の第4実施形態に係る回路基板の製造方法を示す断面図である。
図6(a)において、端子電極55の配置位置に対応してシード電極52を配線基板51上に形成する。
そして、図6(b)に示すように、型枠53には、先端が先鋭化された凹部54が設けられている。そして、シード電極52上に凹部54が配置されるようにして、配線基板51上に型枠53を押し付ける。なお、型枠53の材質としては、例えば、ガラスまたは樹脂を用いることができる。あるいは、凹部54の表面に剥離剤が塗布された金型を用いるようにしてもよい。
FIG. 6 is a sectional view showing a circuit board manufacturing method according to the fourth embodiment of the present invention.
In FIG. 6A, the
As shown in FIG. 6B, the
次に、図6(c)に示すように、配線基板51上に型枠53を押し付けながら、シード電極52上に電解メッキを行うことにより、凹部54の形状に対応した端子電極55を配線基板51上に形成する。そして、図6(d)に示すように、配線基板51上に端子電極55が形成されると、配線基板51上の型枠53を除去する。
これにより、型枠53に設けられた凹部54の形状を変更することで、端子電極54の先端を先鋭化させながら、端子電極54を配線基板51上に形成することが可能となる。このため、製造工程の煩雑化を抑制しつつ、端子電極54の接合面積を増加させることが可能となり、接合時の荷重を吸収させ易くすることができる。
Next, as shown in FIG. 6C, the
Accordingly, by changing the shape of the
図7は、本発明の第5実施形態に係る回路基板の製造方法を示す断面図である。
図7(a)において、配線基板61上にインクジェットヘッド63を配置する。そして、図7(b)に示すように、インクジェットヘッド63の位置を制御しながら、インクジェットヘッド63を介し、導電性材料からなる液滴64を配線基板61上に吐出させることで、接合面が先鋭化された端子電極62を配線基板61上に形成する。なお、液滴63としては、例えば、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
FIG. 7 is a sectional view showing a circuit board manufacturing method according to the fifth embodiment of the present invention.
In FIG. 7A, the
これにより、液滴64の吐出位置を制御することで、端子電極62の形状を変化させることが可能となり、接合面が先鋭化された端子電極62を配線基板61上に容易に形成することが可能となる。
なお、上述した半導体モジュールは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤ、ICカード、ICタグなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
Thus, by controlling the discharge position of the
Note that the semiconductor module described above can be applied to electronic devices such as a liquid crystal display device, a mobile phone, a portable information terminal, a video camera, a digital camera, an MD (Mini Disc) player, an IC card, and an IC tag. The electronic device can be reduced in size and weight, and the reliability of the electronic device can be improved.
また、上述した実施形態では、半導体チップの実装方法を例にとって説明したが、本発明は、必ずしも半導体チップの実装方法に限定されることなく、例えば、弾性表面波(SAW)素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などの実装方法に適用してもよい。 In the above-described embodiment, the semiconductor chip mounting method has been described as an example. However, the present invention is not necessarily limited to the semiconductor chip mounting method, and for example, a ceramic element such as a surface acoustic wave (SAW) element. The present invention may also be applied to mounting methods for optical elements such as optical modulators and optical switches, and various sensors such as magnetic sensors and biosensors.
1、21 半導体チップ、2、22 電極パッド、3、4、23、 保護膜、3a、23a、24 開口部、5、25 感光性樹脂層、6、26 突出電極、7、27、54 凹部、11、31、41、51、61 配線基板、12、32、44、55、62 端子電極、13、33 封止樹脂、42 導電層、43 レジスト、52 シード電極、53 型枠、63 インクジェットヘッド、64 液滴
1, 21 Semiconductor chip, 2, 22
Claims (8)
前記電極パッドを横切るように配置された保護膜と、
前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする端子電極。 An electrode pad;
A protective film disposed across the electrode pad;
A terminal electrode comprising: a protruding electrode formed on the electrode pad and provided with a concave portion on a surface thereof corresponding to an arrangement position of the protective film.
前記電極パッドを分断する開口部と、
前記電極パッド上に形成され、前記開口部に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする端子電極。 An electrode pad formed on the insulating layer;
An opening for dividing the electrode pad;
A terminal electrode comprising: a protruding electrode formed on the electrode pad and provided with a concave portion corresponding to the opening on a surface thereof.
前記半導体チップ上に形成された電極パッドと、
前記電極パッドを横切るように配置された保護膜と、
前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極とを備えることを特徴とする半導体装置。 A semiconductor chip;
An electrode pad formed on the semiconductor chip;
A protective film disposed across the electrode pad;
A semiconductor device comprising: a protruding electrode formed on the electrode pad and provided with a concave portion on a surface thereof corresponding to an arrangement position of the protective film.
前記半導体チップ上に形成された電極パッドと、
前記電極パッドを横切るように配置された保護膜と、
前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極と、
前記凹部に嵌め込まれた状態で、前記突出電極と接合された端子電極と、
前記端子電極が設けられた配線基板とを備えることを特徴とする半導体モジュール。 A semiconductor chip;
An electrode pad formed on the semiconductor chip;
A protective film disposed across the electrode pad;
A protruding electrode formed on the electrode pad and provided with a recess on the surface corresponding to the position of the protective film;
A terminal electrode joined to the protruding electrode in a state of being fitted in the recess;
A semiconductor module comprising: a wiring board provided with the terminal electrode.
前記半導体チップ上に形成された電極パッドと、
前記電極パッドを横切るように配置された保護膜と、
前記電極パッド上に形成され、前記保護膜の配置位置に対応した凹部が表面に設けられた突出電極と、
前記凹部に嵌め込まれた状態で、前記突出電極と接合された端子電極と、
前記端子電極が設けられた配線基板と、
前記配線基板を介して前記半導体チップに接続された電子部品とを備えることを特徴とする電子機器。 A semiconductor chip;
An electrode pad formed on the semiconductor chip;
A protective film disposed across the electrode pad;
A protruding electrode formed on the electrode pad and provided with a recess on the surface corresponding to the position of the protective film;
A terminal electrode joined to the protruding electrode in a state of being fitted in the recess;
A wiring board provided with the terminal electrodes;
An electronic device comprising: an electronic component connected to the semiconductor chip through the wiring board.
前記電極パッド上に保護膜を形成する工程と、
前記保護膜をエッチング加工することにより、前記保護膜が前記電極パッドを横切るようにして、前記電極パッドの表面を露出させる工程と、
無電解メッキにより、前記電極パッド上に突出電極を形成する工程とを備えることを特徴とする端子電極の製造方法。 Forming an electrode pad on the insulating layer;
Forming a protective film on the electrode pad;
Etching the protective film to expose the surface of the electrode pad so that the protective film crosses the electrode pad;
And a step of forming a protruding electrode on the electrode pad by electroless plating.
前記突出電極の表面の凹部に前記配線基板の端子電極を嵌め合わせた状態で、前記配線基板の端子電極に前記突出電極を接合させる工程とを備えることを特徴とする半導体モジュールの製造方法。 A step of aligning the wiring substrate with the semiconductor chip in which the recess corresponding to the position of the protective film is formed on the surface of the protruding electrode;
And a step of bonding the protruding electrode to the terminal electrode of the wiring board in a state in which the terminal electrode of the wiring board is fitted in the concave portion on the surface of the protruding electrode.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308696A JP2005079379A (en) | 2003-09-01 | 2003-09-01 | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003308696A JP2005079379A (en) | 2003-09-01 | 2003-09-01 | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005079379A true JP2005079379A (en) | 2005-03-24 |
Family
ID=34411102
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003308696A Withdrawn JP2005079379A (en) | 2003-09-01 | 2003-09-01 | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005079379A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012111722A1 (en) * | 2011-02-18 | 2012-08-23 | シャープ株式会社 | Semiconductor chip and semiconductor device |
JP2012227546A (en) * | 2012-07-17 | 2012-11-15 | Sharp Corp | Semiconductor chip and semiconductor device |
WO2014033977A1 (en) * | 2012-08-29 | 2014-03-06 | パナソニック株式会社 | Semiconductor device |
EP2738796A3 (en) * | 2012-11-29 | 2014-11-05 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Method for producing a flip-chip structure for assembling microelectronic devices comprising an insulating block for guiding a connecting element and corresponding device |
-
2003
- 2003-09-01 JP JP2003308696A patent/JP2005079379A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012111722A1 (en) * | 2011-02-18 | 2012-08-23 | シャープ株式会社 | Semiconductor chip and semiconductor device |
JP2012174803A (en) * | 2011-02-18 | 2012-09-10 | Sharp Corp | Semiconductor chip and semiconductor device |
JP2012227546A (en) * | 2012-07-17 | 2012-11-15 | Sharp Corp | Semiconductor chip and semiconductor device |
WO2014033977A1 (en) * | 2012-08-29 | 2014-03-06 | パナソニック株式会社 | Semiconductor device |
US9520381B2 (en) | 2012-08-29 | 2016-12-13 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device for use in flip-chip bonding, which reduces lateral displacement |
EP2738796A3 (en) * | 2012-11-29 | 2014-11-05 | Commissariat à l'Énergie Atomique et aux Énergies Alternatives | Method for producing a flip-chip structure for assembling microelectronic devices comprising an insulating block for guiding a connecting element and corresponding device |
US9241403B2 (en) | 2012-11-29 | 2016-01-19 | Commissariat à l'énergie atomique et aux énergies alternatives | Method for producing a structure for microelectronic device assembly |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4618260B2 (en) | Conductor pattern forming method, semiconductor device manufacturing method, and semiconductor device | |
US7102230B2 (en) | Circuit carrier and fabrication method thereof | |
JP5636265B2 (en) | Semiconductor package and manufacturing method thereof | |
WO2007083351A1 (en) | Semiconductor device and method for manufacturing same | |
JP2010087229A (en) | Semiconductor module, method of manufacturing semiconductor module, and portable device | |
JP2005012098A (en) | Semiconductor device and its manufacturing method | |
US20060049519A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
US10276465B2 (en) | Semiconductor package assembly | |
JP2005340448A (en) | Semiconductor device, its manufacturing method, circuit board, and electronic apparatus | |
JP4069778B2 (en) | Terminal electrode manufacturing method and semiconductor device manufacturing method | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP4670851B2 (en) | Modules and electronics | |
JP2005079379A (en) | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module | |
JP2007103953A (en) | Semiconductor chip having bump containing conductive particle and method for manufacturing it | |
JP3768880B2 (en) | Flip chip mounting substrate, manufacturing method, and wireless device | |
JP2005072202A (en) | Terminal electrode, wiring board, semiconductor device, semiconductor module, electronic equipment, method of manufacturing the terminal electrode, and method of manufacturing the semiconductor module | |
JP2006073954A (en) | Semiconductor device and its manufacturing method | |
JP2005072203A (en) | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, and method of manufacturing the semiconductor device | |
JP2003297977A (en) | Method for producing electronic component | |
JP2009246175A (en) | Substrate for mounting element, semiconductor module, an portable apparatus | |
JP2005079499A (en) | Semiconductor device, method of manufacturing the same semiconductor module, and electronic equipment | |
JP3675435B2 (en) | Semiconductor module manufacturing method and semiconductor module manufacturing tray | |
JP4900155B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JP4900156B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JP5050431B2 (en) | Semiconductor device and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20061107 |