JP4069778B2 - Terminal electrode manufacturing method and semiconductor device manufacturing method - Google Patents
Terminal electrode manufacturing method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP4069778B2 JP4069778B2 JP2003083065A JP2003083065A JP4069778B2 JP 4069778 B2 JP4069778 B2 JP 4069778B2 JP 2003083065 A JP2003083065 A JP 2003083065A JP 2003083065 A JP2003083065 A JP 2003083065A JP 4069778 B2 JP4069778 B2 JP 4069778B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- resin layer
- photosensitive resin
- layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1131—Manufacturing methods by local deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
- H01L2224/1148—Permanent masks, i.e. masks left in the finished device, e.g. passivation layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
- H01L2224/11901—Methods of manufacturing bump connectors involving a specific sequence of method steps with repetition of the same manufacturing step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13565—Only outside the bonding interface of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、端子電極の製造方法および半導体装置の製造方法に関し、特に、フリップチップ方式やTAB(Tape Automated Bonding)方式などに用いられるバンプ電極に適用して好適なものである。
【0002】
【従来の技術】
従来のTCP(Tape Carrier Package)、COF(Chip On Film)、COG(Chip On Glass)などでは、半導体チップとマザー基板とを接続するために、特許願2001−44824号の明細書および図面に開示されているように、半導体チップ上にバンプ電極を形成する方法がある。
【0003】
図14は、従来のバンプ電極の製造方法を示す断面図である。
図14(a)において、能動領域が形成された半導体基板201にはパッド電極202が設けられ、パッド電極202を含む半導体基板201上には絶縁膜203が形成されている。なお、絶縁膜203は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
【0004】
そして、絶縁膜203が形成された半導体基板201上に感光性樹脂層204を形成する。なお、感光性樹脂層204は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
次に、図14(b)に示すように、感光性樹脂層204の露光・現像を行うことにより、パッド電極202上に開口部205を形成する。
【0005】
次に、図14(c)に示すように、無電解メッキを用いることにより、開口部205内に導電層206を形成する。なお、導電層206としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
次に、図14(d)に示すように、感光性樹脂層204を除去することにより、導電層206の周囲を露出させ、導電層206からなるバンプ電極を形成する。
【0006】
【発明が解決しようとする課題】
しかしながら、従来のバンプ電極では、金Auのような柔らかい金属を導電層206として用いると、接合時の変形量が大きくなる。
このため、バンプ電極の高密度化を図るため、バンプ電極間の狭ピッチ化を進めると、互いに隣接するバンプ電極が接触し、バンプ電極間がショートするという問題があった。
【0007】
一方、ニッケルNiのような硬い金属を導電層206として用いると、接合時のダメージが導電層206で吸収されなくなり、半導体基板201にダメージが及ぶという問題があった。
また、バンプ電極は突出構造となっているため、異方性導電シートを介して半導体チップと基板とを接続すると、バンプ電極上のACF(Anisotoropic Conductive Film)粒子が流出し、接続信頼性が劣化するという問題があった
そこで、本発明の第1の目的は、突起電極の変形が大きい場合においても、突起電極同士が直接接触することを防止することが可能な端子電極の製造方法および半導体装置の製造方法を提供することである。
【0008】
また、本発明の第2の目的は、突起電極の変形を抑制しつつ、接合時のダメージを効率よく吸収することが可能な端子電極の製造方法および半導体装置の製造方法を提供することである。
また、本発明の第3の目的は、異方性導電層を介して突起電極の接合を行う際に、ACF粒子を突起電極上に効率よく捕らえることが可能な端子電極の製造方法および半導体装置の製造方法を提供することである。
【0026】
【課題を解決するための手段】
上述した課題を解決するために、請求項1記載の端子電極の製造方法によれば、パッド電極が設けられた基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
【0027】
これにより、導電層が埋め込まれた樹脂層を平坦化する際に、導電層の厚みのばらつきと樹脂層の厚みのばらつきとの双方を均一化することができる。
このため、導電層と樹脂層との間の段差のばらつきを、導電層の一部を除去する際の厚みのばらつきで決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ACF粒子を導電層上に安定して捕らえることが可能となる。
【0033】
また、請求項2記載の半導体装置の製造方法によれば、半導体基板に能動領域を形成する工程と、前記能動領域が形成された半導体基板にパッド電極を形成する工程と、前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、前記パッド電極上の樹脂層に開口部を形成する工程と、前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、前記導電層が埋め込まれた樹脂層を平坦化する工程と、前記導電の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする。
【0034】
これにより、導電層と樹脂層との間の段差のばらつきを、導電層の一部を除去する際の厚みのばらつきで決定することが可能となり、導電層と樹脂層との間の段差のばらつきを低減させて、ACF粒子を導電層上に安定して捕らえることが可能となる。
【0037】
【発明の実施の形態】
以下、本発明の実施形態に係る電極構造について図面を参照しながら説明する。
図1は、本発明の第1参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第1参考形態は、導電層6の周囲を感光性樹脂層4で覆うとともに、無電解メッキにより導電層6を形成するようにしたものである。
【0038】
図1(a)において、能動領域が形成された半導体基板1にはパッド電極2が設けられ、パッド電極2を含む半導体基板1上には絶縁膜3が形成されている。なお、絶縁膜3は、例えば、シリコン酸化膜、シリコン窒化膜またはポリイミド膜などを用いることができる。
そして、絶縁膜3が形成された半導体基板1上に感光性樹脂層4を形成する。なお、感光性樹脂層4は、例えば、スピンコート、カーテンコート、スクリーン印刷、インクジェット法などを用いて形成することができる。
【0039】
次に、図1(b)に示すように、感光性樹脂層4の露光・現像を行うことにより、パッド電極2上に開口部5を形成する。そして、この開口部5が形成された感光性樹脂層4をマスクとして、絶縁膜3のエッチングを行うことにより、パッド電極2を露出させる。
次に、図1(c)に示すように、無電解メッキを用いることにより、導電層6が感光性樹脂層4上に盛り上がるようにして、パッド電極2に接続された導電層6を開口部5内に形成する。なお、導電層6としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
【0040】
また、無電解メッキとしては、例えば、パッド電極2がアルミニウムAlで構成され、導電層6としてニッケルNiを用いる場合、アルカリ性亜鉛溶液を用いて、パッド電極2にジンケート処理を施し、パッド電極2の表面に亜鉛Znを置換・析出させる。
そして、表面が亜鉛Znに置換されたパッド電極2を無電解ニッケルメッキ液に浸すことで、亜鉛ZnとニッケルNiとを置換させ、ニッケルNiで構成される導電層6をパッド電極2上に形成する。
【0041】
また、ジンケート処理とは別の方法として、例えば、アルミニウムAlからなるパッド電極2をパラジウムなどの還元剤を含む溶液に浸した後、無電解ニッケルメッキ液に浸すことで、パラジウムなどを核として、ニッケルNiで構成される導電層6をパッド電極2上に析出させることもできる。
次に、図1(d)に示すように、幅Wの感光性樹脂層4が導電層6の周囲に残るようにして、感光性樹脂層4を除去することにより、導電層6の周囲が感光性樹脂層4で覆われたバンプ電極を形成する。
【0042】
これにより、導電層6の周囲を感光性樹脂層4で囲むことが可能となり、接合時に導電層6が変形した場合においても、導電層6同士が直接接触することを防止することが可能となる。
このため、導電層6をAuなどの柔らかい金属で構成した場合においても、バンプ電極間のショートを防止しつつ、バンプ電極間の狭ピッチ化を進めることが可能となり、感光性樹脂層4によるダメージの吸収を可能としつつ、バンプ電極の高密度化を図ることが可能となる。
【0043】
また、導電層6の周囲を感光性樹脂層4で囲むことにより、導電層6をNiなどの硬い金属で構成した場合においても、導電層6の接合時のダメージを感光性樹脂層4で緩和することが可能となる。
このため、接合時のダメージを軽減しつつ、接合時の導電層6の変形を抑制することが可能となり、バンプ電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。
【0044】
また、導電層6が感光性樹脂層4上に盛り上がるようにして、導電層6を開口部5内に形成することにより、導電層6の周囲を感光性樹脂層4で囲んだ場合においても、導電層6を感光性樹脂層4上に突出させることが可能となり、導電層6の接合を容易に行うことが可能となる。
なお、導電層6の周囲を覆う感光性樹脂層4の形状は、必ずしも円形状に限定されることなく、例えば、矩形状や楕円状でもよく、また、導電層6同士の間隔が狭い領域では、感光性樹脂層4の幅Wを小さくし、導電層6同士の間隔が広い領域では、感光性樹脂層4の幅Wを大きくしてもよい。
【0045】
また、感光性樹脂層4の幅Wが広いと、接合時の感光性樹脂層4による緩衝力は強くなるが、導電層6の接合力は弱くなり、感光性樹脂層4の幅Wが狭いと、接合時の感光性樹脂層4による緩衝力は弱くなるが、導電層6の接合力は強くなる。
このため、感光性樹脂層4の幅Wは、接合時における感光性樹脂層4の緩衝力および導電層6の接合力を考慮して適宜調整することができる。
【0046】
図2は、本発明の第2参考形態に係るモジュール構造の製造方法を示す断面図である。なお、この第2参考形態は、感光性樹脂層4で周囲が覆われた導電層6をTCPに実装するようにしたものである。
図2(a)において、ポリイミドフィルムなどからなるテープ基板10にはリード端子11が設けられている。そして、図1の半導体基板1をテープ基板10上に実装する場合、感光性樹脂層4で囲まれた導電層6をリード端子11に対向配置する。
【0047】
次に、図2(b)において、例えば、加熱・加圧下で導電層6とリード端子11とを共晶接合させることにより、導電層6とリード端子11とを接続する。
ここで、導電層6とリード端子11とを接続するために、導電層6が加圧された場合においても、導電層6に加わる圧力を感光性樹脂層4で緩和することが可能となる。
【0048】
このため、導電層6とリード端子11とを接続する際に、半導体基板1にかかるダメージを軽減することができ、TCPを用いたバンプ電極の接合を安定して行うことが可能となる。
図3は、本発明の第3参考形態に係るモジュール構造の製造方法を示す断面図である。なお、この第3参考形態は、感光性樹脂層4で周囲が覆われた導電層6をCOFに実装するようにしたものである。
【0049】
図3において、ポリイミドフィルムなどからなるフィルム基板21にはリード端子22が設けられ、リード端子22の一部はソルダレジストなどの保護膜23で覆われている。そして、図1の半導体基板1をフィルム基板21上に実装する場合、感光性樹脂層4で囲まれた導電層6をリード端子22に対向配置する。
次に、図3(b)において、例えば、加熱・加圧下で導電層6とリード端子22とを共晶接合させることにより、導電層6とリード端子22とを接続する。
【0050】
ここで、導電層6とリード端子22とを接続するために、導電層6が加圧された場合においても、導電層6に加わる圧力を感光性樹脂層4で緩和することが可能となる。
このため、導電層6とリード端子22とを接続する際に、半導体基板1にかかるダメージを軽減することができ、COFを用いたバンプ電極の接合を安定して行うことが可能となる。
【0051】
図4は、本発明の第4参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第4参考形態は、導電層36の周囲を感光性樹脂層34で覆うとともに、インクジェット法により導電層36を形成するようにしたものである。
図4(a)において、能動領域が形成された半導体基板31にはパッド電極32が設けられ、半導体基板31上にはパッド電極32が露出するようにして絶縁膜33が形成されている。そして、絶縁膜33が形成された半導体基板31上に感光性樹脂層34を形成する。
【0052】
次に、図4(b)に示すように、感光性樹脂層34の露光・現像を行うことにより、パッド電極32の周囲に感光性樹脂層34が残るようにして、パッド電極32上に開口部35を形成する。
次に、図4(c)に示すように、インクジェットヘッド37を介して液滴38を開口部35内に吐出させ、導電層36が感光性樹脂層34上に盛り上がるようにして、パッド電極32に接続された導電層36を開口部35内に形成する。なお、液滴38としては、例えば、ニッケルNi、金Auまたは銅Cuなどの金属粉が溶媒に分散された金属スラリーあるいは金属ペーストなどを用いることができる。
【0053】
これにより、感光性樹脂層34の露光・現像を行うことで、感光性樹脂層34の開口部35の形成および光性樹脂層34の分離を一括して行うことが可能となり、製造工程の簡略化を図りつつ、導電層36の周囲に感光性樹脂層34を設けることが可能となる。
図5は、本発明の第5参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第5参考形態は、導電層47の周囲を感光性樹脂層44で覆うとともに、電解メッキにより導電層47を形成するようにしたものである。
【0054】
図5(a)において、能動領域が形成された半導体基板41にはパッド電極42が設けられ、半導体基板41上にはパッド電極42が露出するようにして絶縁膜43が形成されている。そして、例えば、無電解メッキ、スパッタまたは蒸着などにより、パッド電極42を含む絶縁膜43上にシード電極44を形成する。なお、シード電極44としては、例えば、ニッケルNi、クロムCr、チタンTi、タングステンWなどの導電材料を用いることができる。
【0055】
次に、図5(b)に示すように、シード電極44が形成された半導体基板41上に感光性樹脂層44を形成し、感光性樹脂層44の露光・現像を行うことにより、パッド電極42上に開口部46を形成する。
次に、図5(c)に示すように、シード電極44をメッキリードとした電解メッキを行うことにより、導電層47が感光性樹脂層44上に盛り上がるようにして、シード電極44に接続された導電層47を開口部46内に形成する。なお、導電層46としては、例えば、ニッケルNi、金Au、銅Cuなどを用いることができる。
【0056】
次に、図5(d)に示すように、感光性樹脂層45が導電層47の周囲に残るようにして、感光性樹脂層45を除去することにより、導電層47の周囲が感光性樹脂層45で覆われたバンプ電極を形成する。そして、半導体基板41上に残った感光性樹脂層45および導電層47をマスクとして、シード電極44のエッチングを行うことにより、絶縁膜43を露出させる。
【0057】
これにより、導電層47の周囲を感光性樹脂層45で覆うことを可能としつつ、導電層47の形成速度を向上させることが可能となり、製造工程を複雑化およびスループットの低下を抑制しつつ、導電層47の周囲に緩衝層を設けることが可能となる。
図6は、本発明の第6参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第6参考形態は、バンプ電極の周囲を感光性樹脂層54で覆うとともに、バンプ電極を導電層56、57からなる2層構造としたものである。
【0058】
図6(a)において、能動領域が形成された半導体基板51にはパッド電極52が設けられ、パッド電極52を含む半導体基板51上には絶縁膜53が形成されている。そして、絶縁膜53が形成された半導体基板51上に感光性樹脂層54を形成する。
次に、図6(b)に示すように、感光性樹脂層54の露光・現像を行うことにより、パッド電極52上に開口部55を形成する。そして、この開口部55が形成された感光性樹脂層54をマスクとして、絶縁膜53のエッチングを行うことにより、パッド電極52を露出させる。
【0059】
次に、図6(c)に示すように、無電解メッキを用いることにより、パッド電極52に接続された導電層56を開口部55内の途中の高さまで形成する。なお、導電層56としては、例えば、ニッケルNiまたは銅Cuなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを行うことにより、導電層57が感光性樹脂層54上に盛り上がるようにして、導電層56に接続された導電層57を開口部55内に形成する。なお、導電層57としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層57としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
【0060】
なお、導電層56、57を開口部55内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図6(d)に示すように、感光性樹脂層54が導電層56、57の周囲に残るようにして、感光性樹脂層54を除去することにより、導電層56、57の周囲が感光性樹脂層54で覆われたバンプ電極を形成する。
【0061】
これにより、バンプ電極形成時のメッキ液を交換することで、硬い金属と柔らかい金属とを用いてバンプ電極を構成することが可能となる。
このため、バンプ電極の変形量の調整を可能としつつ、接合時のダメージ吸収をバンプ電極にも分担させることが可能となり、接合時のダメージをより効果的に吸収することが可能となる。
【0062】
図7は、本発明の第7参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第7参考形態は、導電層66の周囲を感光性樹脂層64で覆うとともに、導電層66と感光性樹脂層64との間に段差を設けるようにしたものである。
図7(a)において、能動領域が形成された半導体基板61にはパッド電極62が設けられ、パッド電極62を含む半導体基板61上には絶縁膜63が形成されている。そして、絶縁膜63が形成された半導体基板61上に感光性樹脂層64を形成する。
【0063】
次に、図7(b)に示すように、感光性樹脂層64の露光・現像を行うことにより、パッド電極62上に開口部65を形成する。そして、この開口部65が形成された感光性樹脂層64をマスクとして、絶縁膜63のエッチングを行うことにより、パッド電極62を露出させる。
次に、図7(c)に示すように、無電解メッキを用いることにより、パッド電極62に接続された導電層66を開口部65内の途中の高さまで形成し、感光性樹脂層64と導電層66との間に高さDの段差を設ける。なお、段差の高さDは、ACF粒子の平均直径よりも小さいことが好ましい。
【0064】
なお、導電層66を開口部65内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図7(d)に示すように、感光性樹脂層64が導電層66の周囲に残るようにして、感光性樹脂層64を除去することにより、導電層66の周囲が感光性樹脂層64で覆われたバンプ電極を形成する。
【0065】
これにより、導電層66上に配置されるACF粒子が樹脂層64上に突出することを可能としつつ、ACF粒子を導電層66上に閉じ込めることが可能となり、ACF粒子を導電層66上に効率よく捕らえることが可能となる。
このため、異方性導電層を介して導電層66の接合を行う場合においても、ACF粒子が導電層66上から流出することを防止することができ、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
【0066】
図8は、本発明の第8参考形態に係るモジュール構造の製造方法を示す断面図である。なお、この第8参考形態は、異方性導電性シート72を介し、感光性樹脂層64との間に段差が設けられた導電層66をガラス基板70上に実装するようにしたものである。
図8(a)において、ガラス基板70には、例えば、ITO電極などのリード端子71が形成されている。そして、異方性導電性シート72を介し、図7の半導体基板61をガラス基板70上に実装する場合、異方性導電性シート72を間に挟んで、感光性樹脂層64との間に段差が設けられた導電層66をリード端子71に対向配置する。
【0067】
次に、図8(b)において、異方性導電性シート72を間に挟んだ状態で、加熱・加圧下でガラス基板70と半導体基板61とを接着することにより、導電層66とリード端子71とを電気的に接続する。
ここで、感光性樹脂層64との間に段差を設け、段差の高さDをACF粒子73の平均直径よりも小さくすることにより、図8(c)に示すように、導電層66上に配置されるACF粒子が樹脂層64上に突出することを可能としつつ、ACF粒子を導電層66上に閉じ込めることが可能となる。
【0068】
このため、半導体基板61に加わるダメージを感光性樹脂層54で吸収させることを可能としつつ、ACF粒子73を導電層66上に効率よく捕らえることが可能となり、異方性導電性シート72を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
図9は、本発明の第9参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第9参考形態は、バンプ電極と感光性樹脂層84との間に段差を設けるとともに、バンプ電極を導電層86、87からなる2層構造としたものである。
【0069】
図9(a)において、能動領域が形成された半導体基板81にはパッド電極82が設けられ、パッド電極82を含む半導体基板81上には絶縁膜83が形成されている。そして、絶縁膜83が形成された半導体基板81上に感光性樹脂層84を形成する。
次に、図9(b)に示すように、感光性樹脂層84の露光・現像を行うことにより、パッド電極82上に開口部85を形成する。そして、この開口部85が形成された感光性樹脂層84をマスクとして、絶縁膜83のエッチングを行うことにより、パッド電極82を露出させる。
【0070】
次に、図9(c)に示すように、無電解メッキを用いることにより、パッド電極82に接続された導電層86を開口部85内の途中の高さまで形成する。なお、導電層86としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
次に、メッキ液を交換し、無電解メッキを用いることにより、導電層86に接続された導電層87を開口部85内の途中の高さまで形成し、感光性樹脂層84と導電層87との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。また、導電層87としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層87としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
【0071】
次に、図9(d)に示すように、感光性樹脂層84が導電層86、87の周囲に残るようにして、感光性樹脂層84を除去することにより、導電層86、87の周囲が感光性樹脂層84で覆われたバンプ電極を形成する。
これにより、異なる材質の導電層86、87でバンプ電極を構成することを可能としつつ、ACF粒子を導電層87上に閉じ込めることが可能となり、接合時のダメージ吸収を導電層87で行うことを可能としつつ、ACF粒子を導電層87上に効率よく捕らえることが可能となる。
【0072】
このため、異方性導電層を介してパンプ電極の接合を行う場合においても、ACF粒子がパンプ電極上から流出することを防止することが可能となるとともに、感光性樹脂層84および導電層87の双方を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を向上させることが可能となる。
【0073】
図10、11は、本発明の実施形態に係るバンプ電極の製造方法を示す断面図である。なお、この実施形態は、導電層96が埋め込まれた感光性樹脂層94を平坦化した後、導電層96と感光性樹脂層94との間に段差を設けるようにしたものである。
図10(a)において、能動領域が形成された半導体基板91にはパッド電極92が設けられ、パッド電極92を含む半導体基板91上には絶縁膜93が形成されている。そして、絶縁膜93が形成された半導体基板91上に感光性樹脂層94を形成する。
【0074】
次に、図10(b)に示すように、感光性樹脂層94の露光・現像を行うことにより、パッド電極92上に開口部95を形成する。そして、この開口部95が形成された感光性樹脂層94をマスクとして、絶縁膜93のエッチングを行うことにより、パッド電極92を露出させる。
次に、図10(c)に示すように、無電解メッキを用いることにより、導電層96が感光性樹脂層94上に盛り上がるようにして、パッド電極92に接続された導電層96を開口部95内に形成する。
【0075】
なお、導電層96を開口部95内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図10(d)に示すように、例えば、CMP(化学的機械的研磨)などの方法を用いて、導電層96が埋め込まれた感光性樹脂層94の表面を研磨することにより、感光性樹脂層94の表面を平坦化する。
【0076】
次に、図11(a)に示すように、感光性樹脂層94に埋め込まれた導電層96をエッチングすることにより、感光性樹脂層94と導電層96との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
次に、図11(b)に示すように、感光性樹脂層94が導電層96の周囲に残るようにして、感光性樹脂層94を除去することにより、導電層96の周囲が感光性樹脂層94で覆われたバンプ電極を形成する。
【0077】
これにより、導電層96が埋め込まれた感光性樹脂層94の表面を平坦化する際に、導電層96の高さと感光性樹脂層94の高さとを一致させることが可能となり、導電層96の厚みのばらつきと樹脂層94の厚みのばらつきとの双方を均一化することができる。
このため、導電層96と樹脂層94との間の段差のばらつきを、導電層96をエッチングする際のばらつきで決定することが可能となり、導電層96の表面が樹脂層94の表面より低くなるように、開口部95内に導電層96を埋め込む方法に比べて、導電層96と樹脂層94との間の段差のばらつきを低減させることが可能となる。
【0078】
図12、13は、本発明の第10参考形態に係るバンプ電極の製造方法を示す断面図である。なお、この第10参考形態は、バンプ電極が埋め込まれた感光性樹脂層104を平坦化した後、バンプ電極と感光性樹脂層104との間に段差を設けるとともに、バンプ電極を導電層106、107からなる2層構造としたものである。
【0079】
図12(a)において、能動領域が形成された半導体基板101にはパッド電極102が設けられ、パッド電極102を含む半導体基板101上には絶縁膜103が形成されている。そして、絶縁膜103が形成された半導体基板101上に感光性樹脂層104を形成する。
次に、図12(b)に示すように、感光性樹脂層104の露光・現像を行うことにより、パッド電極102上に開口部105を形成する。そして、この開口部105が形成された感光性樹脂層104をマスクとして、絶縁膜103のエッチングを行うことにより、パッド電極102を露出させる。
【0080】
次に、図12(c)に示すように、無電解メッキを用いることにより、パッド電極102に接続された導電層106を開口部105内の途中の高さまで形成する。なお、導電層106としては、例えば、ニッケルNi、銅Cuなどの硬い金属を用いることができる。
さらに、メッキ液を交換し、無電解メッキを行うことにより、導電層107が感光性樹脂層104上に盛り上がるようにして、導電層106に接続された導電層107を開口部105内に形成する。なお、導電層107としては、例えば、金Auなどの柔らかい金属を用いることができる。また、導電層107としては、例えば、Sn、Sn−Pb、Sn−Ag、Sn−Cu、Sn−Zuなどのハンダ材を用いるようにしてもよい。
【0081】
なお、導電層106、107を開口部105内に形成する場合、無電解メッキの他、電解メッキやインクジェット法を用いるようにしてもよい。
次に、図12(d)に示すように、例えば、CMP(化学的機械的研磨)などの方法を用いて、導電層106、107が埋め込まれた感光性樹脂層104の表面を研磨することにより、感光性樹脂層104の表面を平坦化する。
【0082】
次に、図13(a)に示すように、感光性樹脂層104に埋め込まれた導電層107をエッチングすることにより、感光性樹脂層104と導電層107との間に段差を設ける。なお、段差の高さは、ACF粒子の平均直径よりも小さいことが好ましい。
次に、図13(b)に示すように、感光性樹脂層104が導電層106、107の周囲に残るようにして、感光性樹脂層104を除去することにより、導電層106の周囲が感光性樹脂層104で覆われたバンプ電極を形成する。
【0083】
これにより、導電層106、107が埋め込まれた感光性樹脂層104の表面を平坦化する際に、導電層107の高さと感光性樹脂層104の高さとを一致させることが可能となり、導電層106、107の厚みのばらつきと樹脂層104の厚みのばらつきとの双方を均一化することができる。
このため、異なる材質の導電層106、107でバンプ電極を構成することを可能としつつ、導電層106と樹脂層104との間の段差のばらつきを、導電層107をエッチングする際のばらつきで決定することが可能となる。
【0084】
従って、導電層106と樹脂層104との間の段差のばらつきを低減させることを可能としつつ、感光性樹脂層104および導電層107を用いて接合時のダメージを緩和することが可能となり、異方性導電層を用いたバンプ電極の接続信頼性を容易に向上させることが可能となる。
なお、上述した実施形態では、半導体基板上にバンプ電極を形成する方法について説明したが、本発明は、半導体基板に限定されることなく、例えば、ガラス基板、プリント基板、フィルム基板、テープ基板上などにバンプ電極を形成する方法に適用してもよい。
【0085】
また、上述したバンプ電極構造は、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、MD(Mini Disc)プレーヤなどの電子機器に適用することができ、電子機器の信頼性を劣化させることなく、電子機器の小型・軽量化を図ることが可能となる。
また、上述した実施形態では、バンプ電極の周囲を感光性樹脂で覆う方法について説明したが、エポキシ樹脂などの熱硬化性樹脂などでバンプ電極の周囲を覆うようにしてもよく、この場合、フォトリソグラフィー技術を用いて、熱硬化性樹脂などの非感光性樹脂のパターニングを行うことができる。
【0086】
【発明の効果】
以上説明したように、本発明によれば、突起電極の周囲を樹脂層で囲むことにより、突起電極を硬い金属で構成した場合においても、突起電極にかかるダメージを樹脂層で緩和することが可能となり、突起電極間の狭ピッチ化を進めて、バンプ電極の高密度化を図ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の第1参考形態に係るバンプ電極の製造方法を示す断面図である。
【図2】 本発明の第2参考形態に係るモジュール構造の製造方法を示す断面図である。
【図3】 本発明の第3参考形態に係るモジュール構造の製造方法を示す断面図である。
【図4】 本発明の第4参考形態に係るバンプ電極の製造方法を示す断面図である。
【図5】 本発明の第5参考形態に係るバンプ電極の製造方法を示す断面図である。
【図6】 本発明の第6参考形態に係るバンプ電極の製造方法を示す断面図である。
【図7】 本発明の第7参考形態に係るバンプ電極の製造方法を示す断面図である。
【図8】 本発明の第8参考形態に係るモジュール構造の製造方法を示す断面図である。
【図9】 本発明の第9参考形態に係るバンプ電極の製造方法を示す断面図である。
【図10】 本発明の実施形態に係るバンプ電極の製造方法を示す断面図である。
【図11】 本発明の実施形態に係るバンプ電極の製造方法を示す断面図である。
【図12】 本発明の第10参考形態に係るバンプ電極の製造方法を示す断面図である。
【図13】 本発明の第10参考形態に係るバンプ電極の製造方法を示す断面図である。
【図14】 従来のバンプ電極の製造方法を示す断面図である。
【符号の説明】
1、31、41、51、61、81、91、101 半導体基板、2、32、42、52、62、82、92、102 パッド電極、3、33、43、53、63、83、93、103 絶縁膜、4、34、45、54、64、84、94、104 感光性樹脂層、5、35、46、55、65、85、95、105 開口部、6、36、47、66、96 導電層、10 テープ基板、11、22 リード電極、21 フィルム基板、23 保護膜、37 インクジェットヘッド、38 液滴、44 シード電極、56、86、106 第1導電層、57、87、107 第2導電層、70 ガラス基板、71 電極、72 異方性導電性シート、73 ACF粒子[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a method of manufacturing a semiconductor device and the pin electrodes, in particular, a flip chip method or a TAB (Tape Automated Bonding) method and is preferably applied to the bump electrodes used for like.
[0002]
[Prior art]
Conventional TCP (Tape Carrier Package), COF (Chip On Film), COG (Chip On Glass), etc. are disclosed in the specification and drawings of Japanese Patent Application No. 2001-44824 for connecting a semiconductor chip and a mother substrate. As described, there is a method of forming bump electrodes on a semiconductor chip.
[0003]
FIG. 14 is a cross-sectional view showing a conventional bump electrode manufacturing method.
In FIG. 14A, a
[0004]
Then, a
Next, as shown in FIG. 14B, an opening 205 is formed on the
[0005]
Next, as shown in FIG. 14C, a
Next, as shown in FIG. 14D, the
[0006]
[Problems to be solved by the invention]
However, in the conventional bump electrode, when a soft metal such as gold Au is used as the
For this reason, in order to increase the density of the bump electrodes, if the pitch between the bump electrodes is reduced, there is a problem that adjacent bump electrodes come into contact with each other and the bump electrodes are short-circuited.
[0007]
On the other hand, when a hard metal such as nickel Ni is used as the
In addition, since the bump electrode has a protruding structure, when the semiconductor chip and the substrate are connected via the anisotropic conductive sheet, ACF (Anisotropic Conductive Film) particles on the bump electrode flow out and the connection reliability deteriorates. So there is a problem that, a first object of the present invention, when the deformation of the projection electrodes is greater, the manufacturing method of the pin electrode that can prevent the protruding electrodes come into contact with each other directly and semiconductor It is to provide a method for manufacturing a device.
[0008]
A second object of the present invention, while suppressing the deformation of the protruding electrodes, to provide a method of manufacturing a method of manufacturing a semiconductor device and the damage at the time of bonding efficiently absorbed can be a pin electrode is there.
A third object of the present invention, when performing bonding of the protruding electrodes through an anisotropic conductive layer, the manufacturing method and semiconductor capable pin electrode to capture efficiently ACF particles on the projection electrodes It is to provide a method for manufacturing a device.
[0026]
[Means for Solving the Problems]
In order to solve the above-described problem, according to the method for manufacturing a terminal electrode according to
[0027]
Thereby, when flattening the resin layer in which the conductive layer is embedded, both the variation in the thickness of the conductive layer and the variation in the thickness of the resin layer can be made uniform.
For this reason, it becomes possible to determine the variation in the level difference between the conductive layer and the resin layer by the variation in the thickness when removing a part of the conductive layer, and the variation in the level difference between the conductive layer and the resin layer. It is possible to stably capture the ACF particles on the conductive layer.
[0033]
According to a method of manufacturing a semiconductor device according to
[0034]
As a result, it is possible to determine the variation in level difference between the conductive layer and the resin layer by the thickness variation when removing a part of the conductive layer, and the variation in level difference between the conductive layer and the resin layer. It is possible to stably capture the ACF particles on the conductive layer.
[0037]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an electrode structure according to an embodiment of the present invention will be described with reference to the drawings.
Figure 1 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the first referential embodiment of the present invention. In the first reference embodiment, the
[0038]
In FIG. 1A, a
Then, a
[0039]
Next, as shown in FIG. 1B, the
Next, as shown in FIG. 1C, by using electroless plating, the
[0040]
As the electroless plating, for example, when the
Then, by immersing the
[0041]
Further, as a method different from the zincate treatment, for example, by immersing the
Next, as shown in FIG. 1 (d), the
[0042]
As a result, the periphery of the
For this reason, even when the
[0043]
In addition, by surrounding the
For this reason, it becomes possible to suppress the deformation | transformation of the
[0044]
In addition, even when the
Note that the shape of the
[0045]
Further, when the width W of the
For this reason, the width W of the
[0046]
Figure 2 is a cross-sectional view showing a manufacturing method of a module structure according to a second referential embodiment of the present invention. In the second reference embodiment, the
In FIG. 2A, a
[0047]
Next, in FIG. 2B, the
Here, even when the
[0048]
For this reason, when the
Figure 3 is a cross-sectional view showing a manufacturing method of a module structure according to a third referential embodiment of the present invention. In the third reference embodiment, the
[0049]
In FIG. 3, a lead terminal 22 is provided on a
Next, in FIG. 3B, the
[0050]
Here, even when the
For this reason, when the
[0051]
Figure 4 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fourth reference embodiment of the present invention. In the fourth reference embodiment, the periphery of the
4A, a
[0052]
Next, as shown in FIG. 4B, the
Next, as shown in FIG. 4C, the
[0053]
Thereby, by performing exposure and development of the
Figure 5 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fifth reference embodiment of the present invention. In the fifth reference embodiment, the periphery of the
[0054]
In FIG. 5A, a
[0055]
Next, as shown in FIG. 5B, a
Next, as shown in FIG. 5C, the electroplating is performed using the
[0056]
Next, as shown in FIG. 5D, the
[0057]
Thereby, it becomes possible to improve the formation speed of the
Figure 6 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a sixth reference embodiment of the present invention. In the sixth reference embodiment, the periphery of the bump electrode is covered with a
[0058]
In FIG. 6A, a
Next, as shown in FIG. 6B, an
[0059]
Next, as shown in FIG. 6C, the
Next, by replacing the plating solution and performing electroless plating, the
[0060]
When the
Next, as shown in FIG. 6D, the
[0061]
Thereby, it becomes possible to comprise a bump electrode using a hard metal and a soft metal by replacing | exchanging the plating solution at the time of bump electrode formation.
For this reason, it becomes possible to share the damage absorption at the time of joining to the bump electrode while making it possible to adjust the deformation amount of the bump electrode, and to absorb the damage at the time of joining more effectively.
[0062]
Figure 7 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a seventh reference embodiment of the present invention. In the seventh reference embodiment, the periphery of the
In FIG. 7A, a
[0063]
Next, as shown in FIG. 7B, an
Next, as shown in FIG. 7C, by using electroless plating, the
[0064]
When the
Next, as shown in FIG. 7D, the
[0065]
This makes it possible to confine the ACF particles on the
Therefore, even when the
[0066]
Figure 8 is a cross-sectional view showing a manufacturing method of the modular structure according to the eighth reference embodiment of the present invention. In the eighth reference embodiment, a
In FIG. 8A, a
[0067]
Next, in FIG. 8B, the
Here, by providing a step between the
[0068]
Therefore, it is possible to efficiently absorb the
Figure 9 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a ninth reference embodiment of the present invention. In the ninth reference embodiment, a step is provided between the bump electrode and the
[0069]
In FIG. 9A, a
Next, as shown in FIG. 9B, an
[0070]
Next, as shown in FIG. 9C, the
Next, the plating solution is replaced and electroless plating is used to form a
[0071]
Next, as shown in FIG. 9D, the
As a result, it is possible to confine the ACF particles on the
[0072]
For this reason, even when the pump electrode is joined through the anisotropic conductive layer, it is possible to prevent the ACF particles from flowing out of the pump electrode, and the
[0073]
10 and 11 are sectional views showing a manufacturing method of the bump electrodes according to the implementation embodiments of the present invention. Note that the implementation form of this, after the
In FIG. 10A, a
[0074]
Next, as shown in FIG. 10B, an
Next, as shown in FIG. 10C, by using electroless plating, the
[0075]
When the
Next, as shown in FIG. 10D, by polishing the surface of the
[0076]
Next, as shown in FIG. 11A, a step is provided between the
Next, as shown in FIG. 11B , the
[0077]
Accordingly, when the surface of the
For this reason, it is possible to determine the variation in the level difference between the
[0078]
12 and 13 are cross-sectional views showing a bump electrode manufacturing method according to the tenth reference embodiment of the present invention. In the tenth reference embodiment, after the
[0079]
In FIG. 12A, a
Next, as shown in FIG. 12B, an
[0080]
Next, as shown in FIG. 12C, the
Further, by replacing the plating solution and performing electroless plating, the
[0081]
Note that when the
Next, as shown in FIG. 12D, the surface of the
[0082]
Next, as illustrated in FIG. 13A, a step is provided between the
Next, as shown in FIG. 13B , the
[0083]
Accordingly, when the surface of the
Therefore, it is possible to form bump electrodes with
[0084]
Accordingly, it is possible to reduce the difference in level difference between the
In the above-described embodiment, the method of forming the bump electrode on the semiconductor substrate has been described. However, the present invention is not limited to the semiconductor substrate, and for example, on a glass substrate, a printed substrate, a film substrate, or a tape substrate. For example, it may be applied to a method of forming bump electrodes.
[0085]
The bump electrode structure described above can be applied to electronic devices such as a liquid crystal display device, a mobile phone, a portable information terminal, a video camera, a digital camera, and an MD (Mini Disc) player. It is possible to reduce the size and weight of the electronic device without deteriorating the thickness.
In the embodiment described above, the method of covering the periphery of the bump electrode with the photosensitive resin has been described. However, the periphery of the bump electrode may be covered with a thermosetting resin such as an epoxy resin. A lithography technique can be used to pattern a non-photosensitive resin such as a thermosetting resin.
[0086]
【The invention's effect】
As described above, according to the present invention, by surrounding the protruding electrode with the resin layer, even when the protruding electrode is made of a hard metal, damage to the protruding electrode can be mitigated by the resin layer. Accordingly, it is possible to increase the density of the bump electrodes by narrowing the pitch between the protruding electrodes.
[Brief description of the drawings]
1 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the first referential embodiment of the present invention.
2 is a cross-sectional view showing a manufacturing method of a module structure according to a second referential embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a method for manufacturing a module structure according to a third reference embodiment of the present invention.
It is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fourth reference embodiment of the present invention; FIG.
5 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a fifth reference embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a bump electrode manufacturing method according to a sixth reference embodiment of the present invention.
7 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a seventh reference embodiment of the present invention.
8 is a eighth sectional views showing a manufacturing method of a module structure according to the reference embodiment of the present invention.
9 is a cross-sectional view showing a manufacturing method of the bump electrodes according to a ninth reference embodiment of the present invention.
10 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the implementation embodiments of the present invention.
11 is a cross-sectional view showing a manufacturing method of the bump electrodes according to the implementation embodiments of the present invention.
FIG. 12 is a cross-sectional view showing a bump electrode manufacturing method according to a tenth reference embodiment of the present invention.
FIG. 13 is a cross-sectional view showing a bump electrode manufacturing method according to a tenth reference embodiment of the present invention.
FIG. 14 is a cross-sectional view showing a conventional bump electrode manufacturing method.
[Explanation of symbols]
1, 31, 41, 51, 61, 81, 91, 101
Claims (2)
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記導電層の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、
前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする端子電極の製造方法。Forming a resin layer on a substrate provided with a pad electrode;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
Removing a part of the conductive layer embedded in the resin layer such that the surface of the conductive layer is lower than the surface of the resin layer;
And a step of separating the resin layer such that the conductive layer is surrounded by the resin layer.
前記能動領域が形成された半導体基板にパッド電極を形成する工程と、
前記パッド電極が形成された半導体基板上に樹脂層を形成する工程と、
前記パッド電極上の樹脂層に開口部を形成する工程と、
前記開口部上に盛り上がるようにして前記開口部内に導電層を埋め込む工程と、
前記導電層が埋め込まれた樹脂層を平坦化する工程と、
前記突起電極の表面が前記樹脂層の表面よりも低くなるように、前記樹脂層に埋め込まれた導電層の一部を除去する工程と、
前記導電層が前記樹脂層で取り囲まれるようにして前記樹脂層を分離する工程とを備えることを特徴とする半導体装置の製造方法。Forming an active region in a semiconductor substrate;
Forming a pad electrode on the semiconductor substrate in which the active region is formed;
Forming a resin layer on the semiconductor substrate on which the pad electrode is formed;
Forming an opening in the resin layer on the pad electrode;
Embedding a conductive layer in the opening so as to rise above the opening;
Flattening the resin layer in which the conductive layer is embedded;
Removing a part of the conductive layer embedded in the resin layer such that the surface of the protruding electrode is lower than the surface of the resin layer;
And a step of separating the resin layer such that the conductive layer is surrounded by the resin layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083065A JP4069778B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003083065A JP4069778B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method and semiconductor device manufacturing method |
Related Child Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007246976A Division JP4900155B2 (en) | 2007-09-25 | 2007-09-25 | Terminal electrode, semiconductor device, module, and electronic device |
JP2007246978A Division JP4670851B2 (en) | 2007-09-25 | 2007-09-25 | Modules and electronics |
JP2007246977A Division JP4900156B2 (en) | 2007-09-25 | 2007-09-25 | Terminal electrode, semiconductor device, module, and electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004296497A JP2004296497A (en) | 2004-10-21 |
JP4069778B2 true JP4069778B2 (en) | 2008-04-02 |
Family
ID=33398645
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003083065A Expired - Fee Related JP4069778B2 (en) | 2003-03-25 | 2003-03-25 | Terminal electrode manufacturing method and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4069778B2 (en) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
MXPA03008714A (en) | 2002-09-26 | 2004-09-10 | Oreal | Sequenced polymers and cosmetic compositions comprising the same. |
JP4596946B2 (en) * | 2005-03-25 | 2010-12-15 | パナソニック株式会社 | Semiconductor mounting method |
JP4898396B2 (en) | 2006-11-17 | 2012-03-14 | 太陽誘電株式会社 | Elastic wave device |
JP2008207543A (en) | 2007-01-31 | 2008-09-11 | Canon Inc | Ink jet recording head and its manufacturing method |
US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
JP2010268010A (en) * | 2010-08-31 | 2010-11-25 | Sony Chemical & Information Device Corp | Electronic component, junction and method of manufacturing the same |
JP5663607B2 (en) * | 2011-02-10 | 2015-02-04 | パナソニックIpマネジメント株式会社 | Semiconductor device |
JP6368635B2 (en) * | 2014-12-10 | 2018-08-01 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
KR101942732B1 (en) | 2017-04-12 | 2019-01-28 | 삼성전기 주식회사 | Inductor and manufacturing method of the same |
-
2003
- 2003-03-25 JP JP2003083065A patent/JP4069778B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004296497A (en) | 2004-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4993893B2 (en) | Manufacturing method of wafer level chip scale package using rewiring board | |
US7355280B2 (en) | Method for forming a bump, semiconductor device and method of fabricating same, semiconductor chip, circuit board, and electronic instrument | |
JP3968554B2 (en) | Bump forming method and semiconductor device manufacturing method | |
KR100597993B1 (en) | Bump for semiconductor package, semiconductor package applying the bump and method for fabricating the semiconductor package | |
US20060214296A1 (en) | Semiconductor device and semiconductor-device manufacturing method | |
JP2005045268A (en) | Method for forming re-wiring bump, semiconductor chip and mounting structure using its method | |
US20100044084A1 (en) | Printed circuit board and method of manufacturing the same | |
JP5590985B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4069778B2 (en) | Terminal electrode manufacturing method and semiconductor device manufacturing method | |
JP3538029B2 (en) | Method for manufacturing semiconductor device | |
JP4670851B2 (en) | Modules and electronics | |
US6905915B2 (en) | Semiconductor device and method of manufacturing the same, and electronic instrument | |
US8237258B2 (en) | Semiconductor module including a semiconductor device, a device mounting board, and a protecting layer therebetween | |
JP3808365B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4454814B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
JP5295211B2 (en) | Manufacturing method of semiconductor module | |
JP4900156B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JP7196936B2 (en) | Method for manufacturing wiring board for semiconductor device, and wiring board for semiconductor device | |
JP4900155B2 (en) | Terminal electrode, semiconductor device, module, and electronic device | |
JP4111029B2 (en) | Terminal electrode manufacturing method, semiconductor device manufacturing method, and semiconductor module manufacturing method | |
JP2012004506A (en) | Semiconductor device and method for manufacturing the same | |
JP5140961B2 (en) | Semiconductor device and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
JP2008004967A (en) | Terminal electrode, semiconductor device and module | |
US7390733B2 (en) | Method of manufacturing a semiconductor device including a protruding electrode bonded to a lead electrode | |
JP2005079379A (en) | Terminal electrode, semiconductor device, semiconductor module, electronic equipment, method of manufacturing terminal electrode, and method of manufacturing semiconductor module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060607 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080107 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140125 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |