JP2007536728A - 基板の背面上にパターニングされた層を有する電子パッケージ及びその製造方法 - Google Patents

基板の背面上にパターニングされた層を有する電子パッケージ及びその製造方法 Download PDF

Info

Publication number
JP2007536728A
JP2007536728A JP2007511280A JP2007511280A JP2007536728A JP 2007536728 A JP2007536728 A JP 2007536728A JP 2007511280 A JP2007511280 A JP 2007511280A JP 2007511280 A JP2007511280 A JP 2007511280A JP 2007536728 A JP2007536728 A JP 2007536728A
Authority
JP
Japan
Prior art keywords
light
substrate
patterned layer
region
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007511280A
Other languages
English (en)
Inventor
キム、ドク・ホン
Original Assignee
オプトパック、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプトパック、インコーポレイテッド filed Critical オプトパック、インコーポレイテッド
Publication of JP2007536728A publication Critical patent/JP2007536728A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0203Containers; Encapsulations, e.g. encapsulation of photodiodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Wire Bonding (AREA)

Abstract

光感知素子パッケージが提供される。パッケージは基板、基板に結合された一つ以上の光感知半導体台、及び基板の光収容表面上に形成されたパターニングされた層を含む。基板は、所定波長範囲内の光に対して実質的に透明な物質から形成される。半導体台は基板背面の表面に衝突する光を収容するために基板の前面表面に対向する一つ以上の光感知領域を定義する。パターニングされた層は、背面の表面に衝突する光の少なくとも一部の通過を遮断するために基板のその背面の表面上に形成され、基板を通じる光学的疎通のために光感知領域の少なくとも一部と整列されたウィンドウ開口を有するように形成される。
【選択図】 図3A

Description

本発明は、広くは半導体集積回路の電子パッケージングに関するものである。具体的に、本発明は、性能を最適化するためにその基板の表面上に形成されたパターニングされた層を有する光感知(photo−sensing)半導体素子の電子パッケージングに関する。
光センサーを含むアプリケーションのための新規の電子パッケージング技術が共同繋留中である米国特許出願第10/692、816号(特許文献1)、米国特許出願第60/507、100号、米国特許出願第10/829、273号(特許文献2)、及び米国特許出願第60/536、536号に開示されていて、その開示内容は、ここに参照として含まれる。図1〜2Bはそのような技術によって実現された特定の例示的な電子パッケージの概略断面図であり、それに対するもっと詳しい説明は、共同繋留出願に含まれている。
図1に図示されたパッケージは、通常、一般的なアプリケーションに適合する一方、図2A及び2Bに図示されたのは、小さい大きさが相変らず主要関心事として残っている携帯電話カメラモジュールアプリケーションに特に適合する。
図示された類型のパッケージにおいて、光センサー素子は、図示された構成で上部表面の中央に定義された特定の光感知領域を定義する。関心のある特定の波長領域内の光に対して十分な透過率を有する基板に光センサー素子が提供される。基板は、例えば、光センサー素子が可視光線波長内の光を感知するためのものである場合、ガラス物質から形成されることができる。基板の前面の表面(図示された構成では基板の下部表面)上に接続ライン及び一つ以上のパッシベーション層が形成され、光センサー素子と基板の間では通常、フリップチップ接続が採用される。また、光センサー素子の側壁部とそれの周囲から延長する光感知領域を保護するために密封構造が提供される。最終のパッケージには、通常、はんだ付け及びデカップリングキャパシタンスのような他の構造も適切な公知手段を利用して提供されるが、それらの詳細な説明は本発明の明確な理解のために必須的ではないために省略する。
図1及び2A、2Bに図示された電子パッケージの構成において、光感知台の光感知領域は基板の前面の表面を対向し、基板の前面の表面は図面で基板の下部面を形成する。それによって光感知台の光感知領域に対応する基板の前面の表面は、基板のその部分を通じて光感知領域から入射する光を遮断するか、又は邪魔しないように如何なる接続金属トレース又はパッシベーション層がないように維持される。
しかし、光は、他の所望しない経路を通じて光感知領域に入射することができる。パターニングされた金属層のような構造が基板の前面の表面上の、光感知領域の外側部で形成される。それにもかかわらず、基板の透過率及びパターニングされた金属層又はその他の構造の反射率が与えられると、これら外側部から基板に通過する光は、反射経路によって光感知領域自体に入射する。パッシベーション層のような非金属構造を有するそれら外側部でも、それらの光透過性は光がそれらを通じて光感知台又は近くの表面に到逹し得るようにして、悪影響を誘発することができる。
そのような意図しなかった周辺の経路を通じた光の入射は、いくつかの留意するに値する方式で適切な動作を混乱させることができる。例えば、パターニングされた金属層の端は、衝突光(impinging light)を不均一な方式で反射する傾向がある。したがって、不均一で非常に複雑な光透過及び反射がそれによって招来される。結果的に、光感知領域に感知されている光に所望しない邪魔が流入される。したがって、多様な類型の光感知パッケージに対してそのような邪魔が最小化されるか、又は完全に除去され得る適切な保護手段の必要性が存在する。
米国特許第6,864,161号明細書 米国特許出願公開第2005/0073017号明細書
本発明の目的は、与えられたパッケージ内の光センサー素子の光感知領域に所望しない光が反射することを防止することである。
このような目的及び他の目的が本発明によって形成された光感知素子パッケージによって達成される。
パッケージは、基板、それに結合された一つ以上の光感知半導体台、及び基板の表面上に形成されたパターニングされた層を含む。基板は、所定の波長範囲内の光に対して実質的に透明な物質から形成され、その各対向側面に前面及び背面の表面を有するように形成される。光感知半導体台は、前記背面の表面に衝突する光を収容して前記基板を通じて通過させるために前記基板の前記前面の表面に対向する一つ以上の光感知領域を定義する。パターニングされた層は、前記背面の表面に衝突する光の少なくとも一部の通過を遮断するために前記基板背面の表面上に形成される。パターニングされた層は、前記基板を通じる光学的な疎通のために前記光感知領域の少なくとも一部と整列されたウィンドウ開口を定義するように形成される。
本発明の好ましい実施形態によれば、前記ウィンドウ開口は、長方形で前記光感知領域内で周辺の範囲に配置される。
また、本発明の好ましい実施形態によれば、光感知半導体台は、複数の接着パッドを有するように形成される。この実施形態において、基板は、光感知素子が検出するように適応された所定の波長範囲内の光に対して十分な透過性を有する物質から形成される。基板は、その上に、複数の接続金属ラインを形成するための一つ以上のパターニングされた金属層及び接続金属ラインを保護するための一つ以上のパターニングされたパッシベーション層を形成する。そして、パッシベーション層は、基板側に接着パッドを定義するための複数の開口を含み、意図したアプリケーションのために必要な場合に、接着パッドは、光感知台への接続を形成するための少なくても1つのセットのパッド、外部システムにおける接続を形成するための少なくても一セットのパッド及び他の素子への接続を形成するための追加的なセットのパッドを含むことが好ましい。
また、本発明の好ましい実施形態によれば、電子パッケージは、光センサー素子と基板の間のフリップチップ接続を含む。
本発明の好ましい実施形態による電子パッケージ構造は、光センサーと光センサーの光感知領域の周囲の基板の間の間隙を満たす密封構造をさらに含むことができる。
前述したように、パターニングされた層が、背面の表面で衝突する光の少なくとも一部の通過を遮断するために基板の背面の表面に形成され、基板を通じる光学的な疎通のために光感知領域の少なくとも一部と整列されたウィンドウ開口が定義されるように形成されるので、本発明のパッケージは、所望しない光が与えられたパッケージの光センサー素子の光感知領域に反射されることを防止することができる。
図3A〜4を参照すれば、それぞれ本発明の例示的な実施形態によってその上に形成されたパターニングされた層130を有する例示的なパッケージ10、20が概略的に図示されている。明瞭性と単純性のために、図示されたパッケージで類似の構成要素は、類似の参照符号により表示される。
図示されたそれぞれのパッケージ10、20を形成する時、通常、光感知半導体ウエハーに複数のダイス(dice)が提供され、それぞれの台(die)は、複数の接着パッドと共にそのウエハーの前面の表面に形成された集積回路を有する。ウエハーは、下側の集積回路を保護するためにその前面の表面上にパターニングされたパッシベーション層を形成する。従って、パターニングされたパッシベーション層には、接着パッドに開口が提供される。最終光感知ダイスのそれぞれは、その前面、すなわち光収容表面に少なくとも一つの光感知領域を定義する。
ウエハーバンピング(bumping)は、IBMに譲渡された米国特許第3、292、240号「小型機能素子の製造方法(Method of Fabricating Microminiature Functional Components)」に反映されたようにその最初の紹介以来に広く使われて来た公知された技術である。通常のウエハーバンピング工程は、ウエハー上に接着パッドに接続されるフリップチップバンプパッドを作るための一つ以上のパターニングされた金属層を形成する段階を含む。フリップチップバンプパッドのために使われる冶金は、普通、アンダーバンプ冶金(UBM;Under Bump Metallurgy)と呼ばれ、通常的に接着パッドへの良好な固定、バンプ物質に対する良好な拡散障壁のような多様な機能を提供するために多層構造を使う。
多くのバンプ物質が本技術分野に知られている。これは、金、ニッケル、銅、及び主にスズ基盤合金であるはんだ合金を含む。
UBMを蒸着するために多様な技術が本技術分野に知られている。これは、スパッタリング、電気メッキ、無電解メッキなどを含む。また、バンプを形成するために多様な技術が本技術分野に知られている。電気メッキ技術は、金又は銅バンプを形成するのによく使われる一方、無電解蒸着技術は、ニッケル又は銅バンプを形成するのによく使われる。はんだ合金バンプの場合に、通常、電気メッキ技術又は印刷技術のうち一つが利用される。
本発明によれば、光感知半導体ウエハーは、必須ではないが、好ましくは、実際に使われる具体的なフリップチップバンピング及び実装技術によって接着パッド上に形成されたUBMパッドを含む。又は、本発明の光感知半導体ウエハーが必要な場合、UBMパッド上に形成されたフリップチップバンプをさらに含むことができる。
基板は、普通、別途に製造される。該基板は、好ましくは、初期に半導体ウエハーがその上に製造された複数のダイスを有するように形成される方式とほとんど同一方式でバッチ(batch)工程で複数の単位基板を形成する大きい領域を有するウエハー又はパネル形態に配置される。一般に、基板物質は、好ましくは、意図したアプリケーションで要求される十分な程度の透明度、機械的な強度及び化学的な安全性を有する。
図示された光感知アプリケーションにおいて、基板物質は、その背面に衝突する光をその前面又は前面の近くに配置された光感知素子に伝達するように、特定の波長又は特定の波長範囲に対して実質的に透明である。適当な基板物質は、好ましくは、ガラス、水晶、サファイア、シリコンなどを含むが、これに制限されることなく、特定の基板物質の実際的な選択は、意図したアプリケーションにおける関心波長範囲に従う。例示的なアプリケーションは、例えば、Xレイ、紫外線、可視光線又は赤外線スペクトラム内の波長で動作する光感知素子を採用することができる。
基板物質は、必要な製造段階の間に加えられる温度及び処理極端に耐えるように十分な化学的な耐性及び機械的な安全性を有さなければならないだけではなく、結果的な素子に期待されるサービス寿命を支援するように期待される環境の要因に対する十分な耐性も有さなければならない。可視光線波長範囲で動作する光感知素子用の好ましい基板物質は、光学アプリケーションに採用されると技術分野に知られた如何なる適当なガラス物質である。そのようなガラス物質は、適当な程度の化学的な安全性及び温度安全性を有し、多いソースから合理的な費用で容易に入手可能な傾向がある。
意図したアプリケーションの要求事項によって、基板は、それを通じた光伝達を向上させるためにその一つ以上の表面上に一つ以上の薄いフィルム層からコーティングされることができる。そのようなコーティングは、関心スペクトラムの全体に対して光の反射損失を最小化する役目をする、光学技術分野の当業者によく知られたいわゆる無反射コーティング(ARC;anti−reflection coating)類型のものであることができる。類似に、基板は、特定範囲波長でそれを通じた光の伝達を向上させるか、又は減少させるためにその一つ以上の表面上に一つ以上の薄いフィルム層からコーティングされることができる。そのようなコーティングも光学技術分野で知られた「光学フィルタリング」類型のものである。一例は、チップオンボード(chip−on−board)携帯電話カメラモジュール用として赤外線(IR)阻止フィルター(cut filter)ガラスが使われるのとほとんど同一方式で使われる赤外線阻止フィルターコーティングである。
電気的接続ラインを作るため、一つ以上のパターニングされた金属層110が基板100の前面の表面105上に形成される。そして、それによって定義された接続ラインを保護するためにパターニングされた金属層110上に一つ以上のパターニングされたパッシベーション層120が形成される。該パターニングされたパッシベーション層120は基板側に接着パッドを作るための開口を有するように形成される。これら接着パッドは、基板100の接続ラインと光センサー200、外部システム、そして存在するその他の各素子の間に電気的な相互接続が行われるようにする。
本発明によれば、接着パッド自体がフリップチップバンプを作るのに充分に適合しない場合、基板は必須的ではないが、好ましくは、接着パッド上に形成されるUBMパッドをさらに含むことができる。それらが充分に適合するか否かは、主に具体的な接着パッド物質及び使われるフリップチップ技術に従う。また、本発明によれば、必須的ではないが、基板は、UBMパッド上に形成されるフリップチップバンプをさらに含むことができる。
図3A及び図4のそれぞれの実施形態に示したように、一つ以上の光センサー台が、好ましくは、公知された適当なフリップチップ組み立て工程を利用して単位基板100上に実装される。フリップチップの組み立て工程は、使われるバンプ物質によって適当に、多様な変化を有することができる。一番一般的に使われるフリップチップ実装工程のうち一つによれば、フリップチップ接合ははんだ付けバンプを利用して形成される。この工程によりはんだ付けバンプされた台が対応するはんだ付けバンプパッドを有する基板上に配置され、その後にフラックスを適用してはんだ物質の固有融点まで加熱される。
公知された他の工程は、如何なる適当な接着パッドに金バンプを接合するための熱音波(thermo−sonic)又は熱圧搾(thermo−compression)接着を含む。熱圧搾接着工程は、均一導電性接着剤(ICA;Isotropic Conductive Adhesive)、非均一導電性接着剤(ACA;Anisotropic Conductive Adhesive)、又は不均一導電性フィルム(ACF;Anisotropic Conductive Film)で、例えば、金、ニッケル又は銅バンプを如何なる適当なバンプ又はパッドに接合するのに使うことができる。
本発明による電子パッケージ10、20は如何なる具体的なフリップチップバンプ物質又はフリップチップ組み立て工程に制限されない。そのような物質及び工程の具体的な選択は、意図したアプリケーションの具体的な要求事項に従うであろう。
本発明の好ましい実施形態による電子パッケージ10、20は、光感知半導体台200と基板100の間の間隙を満たす密封構造140を含んで、光感知半導体台200の光感知領域150に閉鎖された共同(cavity)を定義する。
本発明によれば、前記パッケージ10、20は、基板の背面、すなわち光衝突表面上に形成されたパターニングされた層130をさらに含む。該パターニングされた層130は光感知領域150の少なくとも部分150’と整列されたウィンドウ開口132を形成し、これによってパターニングされた層130は、図3Bに一番よく示したように、効果的に部分150’をフレーミング(framing)して、例えば、散乱光(stray light)の入射による光学的干渉を最小化する。
前記背面ペトンニングドエン層130の一番重要な要求事項は、関心波長の光を吸収する能力である。例えば、可視光線範囲において、関心波長の光に対して充分に不透明な黒色又はその他の着色剤を有するポリマー又はエポキシ物質がパターニングされた層130として採用されることができる。
該パターニングされた背面層130は公知された如何なる適当な方法を利用して形成することができる。液体インカプシュラント(liquid encapsulant)又はポリマー物質を利用したステンシル(stencil)又はスクリーン印刷が層130を塗布して適切にパターニングする一番簡単な方法の一つである。他の適当な方法は、基板の表面上に液体インカプシュラントをニードルディスペンシング(needle dispensing)することを含む。このように塗布される 液体インカプシュラント物質の適当な粘度は、約3、000−80、000センチポアズ(cp)の範囲である。次いで、前記層130の厚さは、部分的に物質の粘度及び採用された塗布方法に依存するが、好ましくは、約4−100マイクロメーターの範囲である。何れかの塗布物質及び方法が採用されても、パターニングされた層の形成の間に前記光感知領域150上に配置された基板のその部分(開口132内の内側領域)を汚染させることを防止するための適切な措置が取られることが重要である。
パターニングされた背面層130を形成するまた他の方法は、スピンコーティング及びパターニングである。多様なスピン可能なポリマー物質が常用化されている。それらは、感光可能(photo−definable)類型又は非感光可能(non−photo−definable)類型のうち一つで利用可能である;しかし、本分野で感光可能類型がもっと広く利用される。そのような物質は、誘電体中問層又はバッファーコーティング技術で塗布される場合が多い。通常の物質粘度は、約1、000−4、000センチポアズ範囲である。
それらは、可視光線波長範囲で少なくとも部分的には透明な傾向があるから、可視光線範囲で十分な非透過性を得るためには、十分な不透明度を有する黒色又はその他の着色剤をポリマー物質に追加することが必要なことがある。スピンコーティング及びパターニング方式によって物質の粘度により通常的に約4−20マイクロメーター範囲の厚さを実現することができる。スクリーン又はステンシル印刷やニードルディスペンシングに比べてこのスピンコーティング及びパターニング方法の優秀な点は、前記光感知領域150上の基板の汚染可能性が低くて膜均一性が優秀であるという点である。
本発明の好ましい実施形態によれば、スピンコーティング及びパターニングのための現像技術を利用して感光可能ポリマー物質の基板100上に約4−20マイクロメーター内の範囲の厚さにパターニングされた背面層130が形成される。好ましくは、パターニングされた層130のための物質は、関心波長内の光に対して十分な吸収性を示す。
本発明がその具体的な形態及び実施形態と関連して説明されたが、本発明の思想及び範囲を脱することなくても前述した以外の多様な変形が行われ得ることを認識するであろう。例えば、具体的に図示されるか、又は説明された構成要素は、均等な構成要素に代替られることができて、どんな特性は、他の特性と独立的に使われることができて、どんな場合には、製造又は組み立て段階の具体的な組合が逆転されるか、又は挿入されることができるが、これらは添付された請求範囲で定義された本発明の思想又は範囲を脱しない。
本発明によって形成された特有のパッケージは、CCD又はCMOSのような多様な類型の公知された技術で製造されたすべての種類の光センサー又は光検出器に適用することができる。本発明は、カムコーダー、デジタルスチルカメラ、PCカメラ、携帯電話カメラ、PDA及びハンドヘルドカメラ、保安カメラ、おもちゃ、自動車の装備、バイオメトリックスなどのように領域イメージセンサーが使われるどこにも適用することができる。また、本発明は、ファクス機械、スキャナー、バーコードリーダー及びスキャナー、デジタルコピー機などに使われるような線形アレイイメージセンサーに適用することができる。同一に、行動探知機、光レベルセンサー、位置又は追跡システムなどに使われる単一ダイオード又は4−クワドラントダイオードのような非イメージング(non−imaging)光センサーのパッケージングにも適用することができる。また、本発明は、特定の所定領域でのみ密封を必要とする他の一般的な電子パッケージにも適用可能である。
共同繋留出願第10/692、816号(特許文献1)に開示された発明の一例示的な実施形態によって形成された例示的な光感知電子パッケージの概略断面図である。 共同繋留出願第10/892、273号(特許文献2)に開示された発明の一例示的な実施形態によって形成された例示的な光感知電子パッケージの概略断面図である。 図2Aに図示された光感知電子パッケージ実施形態の底面図である。 本発明の一実施形態によってパターニングされた背面層を有するように形成された、図1に図示された光感知電子パッケージ実施形態の概略断面図である。 図3Aに図示された電子パッケージ実施形態の概略上面図である。 本発明の一実施形態によってパターニングされた背面層を有するように形成された、図2A、2Bに図示された光感知電子パッケージ実施形態の概略断面図である。
符号の説明
10,20…電子パッケージ、100…基板、105…表面、110…金属層、120…パッシベーション層、130…背面ペトンニングドエン層、132…ウィンドウ開口、140…密封構造、150…光感知領域、200…光センサー、200…光感知半導体台。

Claims (20)

  1. (a)所定の波長範囲内の光に対して実質的に透明な物質から形成され、その対向側面に前面及び背面の表面を有する基板;
    (b)前記基板に結合されて、前記背面の表面に衝突する光を収容して前記基板を通じて通過させるために前記基板の前記前面の表面に対向する一つ以上の光感知領域を定義する一つ以上の光感知半導体台;及び
    (c)前記背面の表面に衝突する光の少なくとも一部の通過を遮断するために前記基板の前記背面の表面上に形成され、前記基板を通じる光学的疎通のために前記光感知領域の少なくとも一部と整列されたウィンドウ開口を定義するパターニングされた層を含むことを特徴とする光感知素子パッケージ。
  2. 前記ウィンドウ開口は長方形で、前記光感知領域内で周辺範囲に配置されることを特徴とする請求項1に記載の光感知素子パッケージ。
  3. 前記パターニングされた層は前記所定の波長範囲内の光に対して吸水性の物質から形成されることを特徴とする請求項1に記載の光感知素子パッケージ。
  4. 前記パターニングされた層は、液体インカプシュラント物質、エポキシ物質及びポリマー物質から成るグループから選択された何れか一つの物質から形成されることを特徴とする請求項3に記載の光感知素子パッケージ。
  5. 前記パターニングされた層は、前記所定の波長範囲内の光に対して実質的に不透明な着色剤を含む物質から形成されることを特徴とする請求項4に記載の光感知素子パッケージ。
  6. 前記パターニングされた層は、実質的に約4〜100マイクロメーターの範囲内の厚さを有する物質から形成されることを特徴とする請求項4に記載の光感知素子パッケージ。
  7. 前記基板の前記背面の表面上に形成された前記パターニングされた層は、ステンシル印刷された層、スクリーン印刷された層、ニードルディスペンシングされた層、スピンコーティング及びパターニングされた層、及びスピンコーティング及び光現像された(photo−developed)層から成るグループから選択された何れか一つの類型であることを特徴とする請求項4に記載の光感知素子パッケージ。
  8. 前記所定の波長範囲は可視波長範囲を含むことを特徴とする請求項7に記載の光感知素子パッケージ。
  9. 前記光感知半導体台は、前記基板の前記前面の表面から間隙によって離隔されることを特徴とする請求項3に記載の光感知素子パッケージ。
  10. 前記間隙の周囲から延長されて該間隙を捕獲して前記光感知領域と前記基板前面の表面の一部の間に密封された空洞を定義するように、前記光感知半導体台と前記基板の間に配置された密封構造をさらに含むことを特徴とする請求項9に記載の光感知素子パッケージ。
  11. (a)所定の波長範囲内の光に対して実質的に透明な物質から形成され、それらの対向側面に前面及び背面の表面を有する基板であり、前記前面の表面は内部領域及び該内部領域の周囲から延長される外部領域を有し、前記外部領域には前記基板の接続ライン及びパッシベ−ション層が形成された基板;
    (b)前記基板前面の表面の前記外部領域に結合され、前記背面の表面に衝突する光を収容してそれを通じて通過させるために前記基板前面の表面の前記内部領域に対向する一つ以上の光感知領域を定義する一つ以上の光感知半導体台;及び
    (c)前記背面の表面に衝突する光の少なくとも一部を吸収するために前記基板の前記背面の表面上に形成されるパターニングされた層であり、前記基板を通じる光学的疎通のために前記光感知領域の少なくとも一部と整列されたウィンドウ開口の周囲に形成され、前記光感知領域の少なくとも一部が光干渉を最小化するために実質的にフレーミングされるパターニングされた層を含むことを特徴とする光感知素子パッケージ。
  12. 前記ウィンドウ開口は長方形で、前記光感知領域内で周辺範囲に配置されることを特徴とする請求項11に記載の光感知素子パッケージ。
  13. 前記パターニングされた層は、液体インカプシュラント物質 、エポキシ物質及びポリマー物質から成るグループから選択された何れか一つの物質から形成されることを特徴とする請求項12に記載の光感知素子パッケージ。
  14. 前記パターニングされた層は実質的に約4〜100マイクロメーターの範囲内の厚さを有する物質から形成されることを特徴とする請求項13に記載の光感知素子パッケージ。
  15. 前記基板の前記背面の表面上に形成された前記パターニングされた層は、ステンシル印刷された層、スクリーン印刷された層、ニードルディスペンシングされた層、スピンコーティング及びパターニングされた層、及びスピンコーティング及び光現像された(photo−developed)層から成るグループから選択された何れか一つの類型であることを特徴とする請求項14に記載の光感知素子パッケージ。
  16. 前記パターニングされた層は、実質的に不透明な着色剤を含む物質から形成されることを特徴とする請求項15に記載の光感知素子パッケージ。
  17. 前記基板は可視波長範囲内の光に対して実質的に透明なガラス物質から形成されることを特徴とする請求項16に記載の光感知素子パッケージ。
  18. (a)可視波長範囲内の光に対して実質的に透明な物質から形成され、その各対向側面に前面及び背面の表面を有する基板であり、前記前面の表面は内部領域及び該内部領域の周囲から延長される外部領域を有し、前記外部領域に前記基板の接続ライン及びパッシベ−ション層が形成された、基板;
    (b)前記基板前面の表面の前記外部領域にプルリブチップ接続によって結合され、前記背面の表面に衝突する光を収容してそれを通じて通過させるために前記基板前面の表面の前記内部領域に対向する一つ以上の光感知領域を定義する一つ以上の光感知半導体台であり、前記光感知領域は前記内部領域から間隙によって離隔される光感知半導体台;
    (c)前記間隙の周囲から延長されて前記間隙を捕獲して前記光感知領域と前記基板前面の表面の前記内部領域の少なくとも一部の間に密封された空洞を定義するように、前記光感知半導体台と前記基板の間に配置された密封構造;及び
    (d)前記背面の表面に衝突する光の少なくとも一部を吸収するために前記基板の前記背面の表面上に形成され、前記前面の表面の前記内部領域の少なくとも一部を光学的にフレーミングするウィンドウ開口を定義するパターニングされた層であり、前記ウィンドウ開口は前記基板を通じる光学的疎通のために前記光感知領域の少なくとも一部と整列された、パターニングされた層を含むことを特徴とする統合光感知装置。
  19. 前記基板の前記背面の表面上に形成された前記パターニングされた層はスピンコーティング及び光現像された類型のもので、前記パターニングされた層は実質的に不透明な着色剤を含むスピン可能な感光性ポリマー物質から形成されることを特徴とする請求項18に記載の統合光感知装置。
  20. 前記パターニングされた層は実質的に約4〜20マイクロメーターの範囲内の厚さを有する物質から形成されることを特徴とする請求項19に記載の統合光感知装置。
JP2007511280A 2004-05-06 2005-05-03 基板の背面上にパターニングされた層を有する電子パッケージ及びその製造方法 Pending JP2007536728A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US56822804P 2004-05-06 2004-05-06
US10/885,654 US6943424B1 (en) 2004-05-06 2004-07-08 Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof
PCT/KR2005/001284 WO2005109513A1 (en) 2004-05-06 2005-05-03 Electronic package having a patterned layer on backside of its substrate, and the fabrication thereof

Publications (1)

Publication Number Publication Date
JP2007536728A true JP2007536728A (ja) 2007-12-13

Family

ID=34915739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007511280A Pending JP2007536728A (ja) 2004-05-06 2005-05-03 基板の背面上にパターニングされた層を有する電子パッケージ及びその製造方法

Country Status (4)

Country Link
US (1) US6943424B1 (ja)
JP (1) JP2007536728A (ja)
KR (1) KR100839975B1 (ja)
WO (1) WO2005109513A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7375757B1 (en) * 1999-09-03 2008-05-20 Sony Corporation Imaging element, imaging device, camera module and camera system
US7368695B2 (en) * 2004-05-03 2008-05-06 Tessera, Inc. Image sensor package and fabrication method
TWI250655B (en) * 2004-08-03 2006-03-01 Ind Tech Res Inst Wafer level package structure of image sensor and method for making the same
TW200611350A (en) * 2004-09-21 2006-04-01 Advanced Semiconductor Eng Sensitive flip-chip bonding structure
US20080007798A1 (en) * 2006-07-07 2008-01-10 Advmatch Technology, Inc. Image sensor without opto-mechanical system and manufacturing method thereof
US20080049266A1 (en) * 2006-07-07 2008-02-28 Advmatch Technology, Inc. Image sensor without opto-mechanical system and manufacturing method thereof
US7514684B2 (en) * 2006-08-28 2009-04-07 L-3 Communications Corporation Surface mounted infrared image detector systems and associated methods
KR100790996B1 (ko) 2006-08-30 2008-01-03 삼성전자주식회사 이미지 센서 패키지, 그 제조 방법 및 이를 포함하는이미지 센서 모듈
TW201138123A (en) * 2010-04-28 2011-11-01 Hon Hai Prec Ind Co Ltd Image sensor package structure and camera module using same
US9627573B2 (en) 2014-02-21 2017-04-18 Maxim Integreated Products, Inc. Optical sensor having a light emitter and a photodetector assembly directly mounted to a transparent substrate
DE102015216527B3 (de) * 2015-08-28 2016-10-27 Siemens Healthcare Gmbh Röntgendetektor mit kapazitätsoptimiertem, lichtdichtem Padaufbau und medizinisches Gerät mit diesem Röntgendetektor
WO2017088729A1 (zh) * 2015-11-27 2017-06-01 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298172A (ja) * 2000-04-14 2001-10-26 Canon Inc 固体撮像装置
JP2001309245A (ja) * 2000-04-24 2001-11-02 Canon Inc 固体撮像装置
JP2002141518A (ja) * 2000-10-30 2002-05-17 Seiko Instruments Inc 半導体モジュールの構造および製造方法
JP2002247288A (ja) * 2001-02-14 2002-08-30 Rohm Co Ltd イメージセンサモジュールおよびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3292240A (en) 1963-08-08 1966-12-20 Ibm Method of fabricating microminiature functional components
DE3782201T2 (de) 1986-07-16 1993-04-15 Canon Kk Halbleiterphotosensor und verfahren zu dessen herstellung.
US5302778A (en) 1992-08-28 1994-04-12 Eastman Kodak Company Semiconductor insulation for optical devices
IL106892A0 (en) 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US6117707A (en) 1994-07-13 2000-09-12 Shellcase Ltd. Methods of producing integrated circuit devices
US6057586A (en) * 1997-09-26 2000-05-02 Intel Corporation Method and apparatus for employing a light shield to modulate pixel color responsivity
US6005276A (en) * 1997-11-12 1999-12-21 Advanced Photonix, Inc. Solid state photodetector with light-responsive rear face
US6566745B1 (en) 1999-03-29 2003-05-20 Imec Vzw Image sensor ball grid array package and the fabrication thereof
JP2001203913A (ja) 2000-01-21 2001-07-27 Sony Corp 撮像装置、カメラモジュール及びカメラシステム
KR20010094004A (ko) * 2000-04-03 2001-10-31 박종섭 스텐실 마스크의 제조방법
KR100464563B1 (ko) 2000-07-12 2004-12-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
TW454309B (en) * 2000-07-17 2001-09-11 Orient Semiconductor Elect Ltd Package structure of CCD image-capturing chip
KR100343432B1 (ko) 2000-07-24 2002-07-11 한신혁 반도체 패키지 및 그 패키지 방법
US6537482B1 (en) * 2000-08-08 2003-03-25 Micron Technology, Inc. Underfill and encapsulation of carrier substrate-mounted flip-chip components using stereolithography
JP3738824B2 (ja) * 2000-12-26 2006-01-25 セイコーエプソン株式会社 光学装置及びその製造方法並びに電子機器
US6531767B2 (en) * 2001-04-09 2003-03-11 Analog Devices Inc. Critically aligned optical MEMS dies for large packaged substrate arrays and method of manufacture
JP2002373977A (ja) * 2001-06-14 2002-12-26 Canon Inc 固体撮像装置
US6747348B2 (en) 2001-10-16 2004-06-08 Micron Technology, Inc. Apparatus and method for leadless packaging of semiconductor devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298172A (ja) * 2000-04-14 2001-10-26 Canon Inc 固体撮像装置
JP2001309245A (ja) * 2000-04-24 2001-11-02 Canon Inc 固体撮像装置
JP2002141518A (ja) * 2000-10-30 2002-05-17 Seiko Instruments Inc 半導体モジュールの構造および製造方法
JP2002247288A (ja) * 2001-02-14 2002-08-30 Rohm Co Ltd イメージセンサモジュールおよびその製造方法

Also Published As

Publication number Publication date
KR100839975B1 (ko) 2008-06-19
KR20070007864A (ko) 2007-01-16
US6943424B1 (en) 2005-09-13
WO2005109513A1 (en) 2005-11-17

Similar Documents

Publication Publication Date Title
JP2007536728A (ja) 基板の背面上にパターニングされた層を有する電子パッケージ及びその製造方法
JP4575437B2 (ja) 光感知素子パッケージ及びその製造方法
KR100839976B1 (ko) 웨이퍼 수준에서 카메라 모듈을 제조하는 방법
US7038287B2 (en) Electronic package of photo-sensing semiconductor devices, and the fabrication and assembly thereof
US6943423B2 (en) Electronic package of photo-image sensors in cellular phone camera modules, and the fabrication and assembly thereof
US7141869B2 (en) Electronic package for image sensor, and the packaging method thereof
KR100730726B1 (ko) 카메라 모듈
EP0561964A1 (en) Optoelectronic device component package and method of making the same
US20040256687A1 (en) Optical module, method of manufacturing the same, and electronic instrument
WO2019076189A1 (zh) 图像传感器的封装方法、图像传感器封装结构和镜头模组
KR101050851B1 (ko) 이미지 센서 모듈 및 이를 구비한 카메라 모듈
JP4361300B2 (ja) 光モジュール及びその製造方法並びに電子機器
CN100474605C (zh) 在基底背面具有图案层的电子封装及其制造方法
JP2004343638A (ja) 光デバイス及びその製造方法、光モジュール並びに電子機器
KR100840153B1 (ko) 카메라 모듈
JP2004274165A (ja) 光モジュール及びその製造方法並びに電子機器
Shweky et al. CSP optoelectronic package for imaging and light detection applications
EP1523046A1 (en) Integrated optical filter
JP2010027886A (ja) 半導体装置とそれを用いたカメラモジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130