JP2007534044A - 複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 - Google Patents
複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 Download PDFInfo
- Publication number
- JP2007534044A JP2007534044A JP2006535430A JP2006535430A JP2007534044A JP 2007534044 A JP2007534044 A JP 2007534044A JP 2006535430 A JP2006535430 A JP 2006535430A JP 2006535430 A JP2006535430 A JP 2006535430A JP 2007534044 A JP2007534044 A JP 2007534044A
- Authority
- JP
- Japan
- Prior art keywords
- data
- source
- section
- data block
- source data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 67
- 238000004891 communication Methods 0.000 title claims description 65
- 230000005055 memory storage Effects 0.000 claims abstract description 47
- 238000012545 processing Methods 0.000 claims description 100
- 238000012546 transfer Methods 0.000 claims description 39
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 description 34
- 239000000872 buffer Substances 0.000 description 31
- 239000012634 fragment Substances 0.000 description 25
- 240000007320 Pinus strobus Species 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 101100354855 Homo sapiens PYDC1 gene Proteins 0.000 description 1
- 102100039892 Pyrin domain-containing protein 1 Human genes 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/161—Handling requests for interconnection or transfer for access to memory bus based on arbitration with latency improvement
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4013—Coupling between buses with data restructuring with data re-ordering, e.g. Endian conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/16—Memory access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
- Hardware Redundancy (AREA)
- Small-Scale Networks (AREA)
Abstract
【選択図】図2
Description
さらなる実施形態においては、本方法は、データブロック構造の第一セクション内部の第一ソースデータを配置するステップを含み、ここで、データブロック構造は、一定数の連続的且つ構成可能なビットを含む。この方法は、さらに、第二ソースデータの送信リクエストをコミュニケーションバスを介して受信するステップ、第一ソースデータ内のブレイクポイントの位置を識別するステップ、ならびに、ブレイクポイント後のデータブロック構造の第二セクション内部の第二ソースデータの少なくとも一部を配置するステップ、を含み、ここで、第二セクションは、第一セクションの末尾に連続している。この方法は、さらに、第一ソースデータ、および第二ソースデータの少なくとも一部を、コミュニケーションバスを介してデータブロック転送期間中に送信するステップを含む。
[結論]
データパケットをアセンブルして送信するための方法および装置の種々の実施形態について、電子システム内の実施形態と組み合わせて記載してきた。当業者にとって明らかであるような変形例は、同一の結果を導けるような種々の実施形態とすることができる。特に、限定をするものでは無いが、種々の示された機能ブロック間および方法のステップ間の配置および内部接続は変えることができ、また、他の異なる機能ブロックおよびステップを用いて同一の機能を実行して、実質的に同一のやりかたで、実質的に同一の結果を得ることもできる。さらに、実施形態が内部に組み込まれるようなシステムのタイプは、異なるものとすることができる(例えば、図示して記載したものに較べて、より多いコンポーネント、より少ないコンポーネント、もしくは異なるコンポーネントを含むこともでき、あるいは、異なるやりかたでコンポーネントを内部接続することもできる)。さらに、機能コンポーネントのいくつかもしくはすべてを、ソフトウェア上で実行することもできる。
Claims (46)
- ひとつもしくは複数のメモリアクセスリクエストを生成し送信する、プロセッサと、
コミュニケーションバスを介して協働的に接続されていて、前記ひとつもしくは複数のメモリアクセスリクエスト中でリクエストされたデータを返すような複数のメモリモジュールと
を含む電子システムであって、前記複数のメモリモジュールのそれぞれがデータソースであり、また、前記複数のメモリモジュールのうちのひとつのメモリモジュールが、
第一ソースデータおよび第二ソースデータが使用可能であることを判定し、また、
データブロックの第一セクション内部のひとつもしくは複数の第一連続レーンを、前記第一ソースデータの少なくともいくらかに対して分配し、ここで、前記データブロックが複数のレーンのセットを含み、また、それぞれのレーンが構成可能なビットのセットを含んでおり、また、
前記データブロックの第二セクション内部のひとつもしくは複数の第二連続レーンを、前記第二ソースデータの少なくともいくらかに対して分配し、ここで、前記第二セクションが、前記第一セクションに連続する次のレーンから始まり、また、
前記コミュニケーションバスを介して、データブロック転送期間中に、前記データブロックの前記第一セクション内部の前記第一ソースデータのうちの前記少なくとも一部と、前記データブロックの前記第二セクション内部の前記第二ソースデータのうちの前記少なくとも一部とを送信する
ことを特徴とする、電子システム。 - 前記プロセッサ間と、前記ひとつもしくは複数のメモリアクセスリクエストを受信する前記複数のメモリモジュールのうちの少なくともひとつとに、協働的に接続され、前記ひとつもしくは複数のメモリアクセスリクエストに基づいて、ひとつもしくは複数のメモリアクセスコマンドを生成し、前記コミュニケーションバスを介して前記複数のメモリモジュールへと送信する、リンクコントローラ
をさらに含むことを特徴とする、請求項1記載の電子システム。 - メモリモジュールが、前記コミュニケーションバスの第一部分上で、ダウンストリーム方向からひとつもしくは複数の他のメモリモジュールからデータを受信し、また、前記メモリモジュールが、前記第一ソースデータの前記少なくとも一部と前記第二ソースデータの前記少なくとも一部とを、前記コミュニケーションバスの第二部分上の前記リンクコントローラへと送信するような、前記コミュニケーションバス
をさらに含むことを特徴とする、請求項2記載の電子システム。 - メモリモジュールが、
前記コミュニケーションバスを介して、第二メモリモジュールからのダウンストリームデータを受信するための手段であって、ここで前記ダウンストリームデータは前記第一ソースデータであるような手段と、
前記メモリモジュールにアクセス可能なひとつもしくは複数のメモリストレージユニットからのローカルデータを受信するための手段であって、ここで前記ローカルデータは前記第二ソースデータであるような手段と、
前記ダウンストリームデータおよび前記ローカルデータを、前記データブロック内にアセンブルするための手段と
を含むことを特徴とする、請求項1記載の電子システム。 - メモリモジュールが、
前記コミュニケーションバスを介して、第二メモリモジュールからのダウンストリームデータを受信するための手段であって、ここで前記ダウンストリームデータは前記第二ソースデータであるような手段と、
前記メモリモジュールにアクセス可能なひとつもしくは複数のメモリストレージユニットからのローカルデータを受信するための手段であって、ここで前記ローカルデータは前記第一ソースデータであるような手段と、
前記ダウンストリームデータおよび前記ローカルデータを、前記データブロック内にアセンブルするための手段と
を含むことを特徴とする、請求項1記載の電子システム。 - 前記電子システムがコンピュータであることを特徴とする、請求項1記載の電子システム。
- ローカルデータを格納するためのひとつもしくは複数のメモリストレージユニットと、
前記ひとつもしくは複数のメモリストレージユニットに協働的に接続されるハブであって、前記ハブがコミュニケーションバスを介して、ひとつもしくは複数の他のハブからのダウンストリームデータを受信することができるような前記ハブと
を含み、前記ハブが、
第一ソースデータおよび第二ソースデータが使用可能であることを判定し、また、
データブロックの第一セクション内部のひとつもしくは複数の第一連続レーンを、前記第一ソースデータの少なくともいくらかに対して分配し、ここで、前記データブロックが複数のレーンのセットを含み、また、それぞれのレーンが構成可能なビットのセットを含んでおり、また、
前記データブロックの第二セクション内部のひとつもしくは複数の第二連続レーンを、前記第二ソースデータの少なくともいくらかに対して分配し、ここで、前記第二セクションが、前記第一セクションに連続する次のレーンから始まり、また、
前記コミュニケーションバスを介して、データブロック転送期間中に、前記データブロックの前記第一セクション内部の前記第一ソースデータの少なくとも一部と、前記データブロックの前記第二セクション内部の前記第二ソースデータの少なくとも一部とを送信する
ことを特徴とする、メモリモジュール。 - 前記ひとつもしくは複数のメモリストレージユニット、ならびに前記ハブが、前記コミュニケーションバスにリムーバブルに接続可能な単独の基板上に共に設置されることを特徴とする、請求項7記載のメモリモジュール。
- 前記ひとつもしくは複数のメモリストレージユニットが、ひとつもしくは複数のランダムアクセスメモリコンポーネントを含むことを特徴とする、請求項7記載のメモリモジュール。
- 前記ひとつもしくは複数のランダムアクセスメモリコンポーネントが、ひとつもしくは複数のダイナミックリードオンリーメモリコンポーネントを含むことを特徴とする、請求項9記載のメモリモジュール。
- 前記ひとつもしくは複数のメモリストレージユニットが、ひとつもしくは複数のリードオンリーメモリコンポーネントを含むことを特徴とする、請求項7記載のメモリモジュール。
- 前記ハブが、ひとつもしくは複数の特定用途向け集積回路を含むことを特徴とする、請求項7記載のメモリモジュール。
- 前記コミュニケーションバスを介して、第二ハブから前記ダウンストリームデータを受信するための手段であって、ここで前記ダウンストリームデータは前記第一ソースデータであるような手段と、
前記ひとつもしくは複数のメモリストレージユニットから、前記ローカルデータを受信するための手段であって、ここで前記ローカルデータは前記第二ソースデータであるような手段と、
前記ダウンストリームデータおよび前記ローカルデータを、前記データブロック内部にアセンブルするための手段と
を、前記ハブが含むことを特徴とする、請求項7記載のメモリモジュール。 - 前記コミュニケーションバスを介して、第二ハブから前記ダウンストリームデータを受信するための手段であって、ここで前記ダウンストリームデータは前記第二ソースデータであるような手段と、
前記ひとつもしくは複数のメモリストレージユニットから、前記ローカルデータを受信するための手段であって、ここで前記ローカルデータは前記第一ソースデータであるような手段と、
前記ダウンストリームデータおよび前記ローカルデータを、前記データブロック内部にアセンブルするための手段と
を、前記ハブが含むことを特徴とする、請求項7記載のメモリモジュール。 - データをアセンブルして送信するための装置であって、
ひとつもしくは複数のメモリストレージユニットからローカルデータを受信するための手段と、
コミュニケーションバスを介して、ひとつもしくは複数のダウンストリームデータソースからダウンストリームデータを受信するための手段と、
前記ローカルデータおよび前記ダウンストリームデータを、前記コミュニケーションバスを介して送信する方法を決定するための手段と
を含み、前記決定を行うステップが、
データブロックの第一セクション内部のひとつもしくは複数の第一連続レーンを、前記ローカルデータの少なくともいくらかに対して分配するステップであって、ここで前記データブロックが、複数のレーンのセットを含み、また、それぞれのレーンが、構成可能なビットのセットを含んでいるようなステップと、
前記データブロックの第二セクション内部のひとつもしくは複数の第二連続レーンを、前記ダウンストリームデータの少なくともいくらかに対して分配するステップであって、ここで前記第一セクションと前記第二セクションとは連続しているようなステップと
を含んでいる
ことを特徴とする、装置。 - 前記コミュニケーションバスを介して前記ローカルデータを送信するための第一アクセスリクエストを生成するための手段と、
前記コミュニケーションバスを介して前記ダウンストリームデータを送信するための第二アクセスリクエストを生成するための手段と
をさらに含み、前記決定するための手段が、前記第一アクセスリクエストおよび前記第二アクセスリクエストを受信し、また、前記第一アクセスリクエストおよび前記第二アクセスリクエストを前記決定の基礎とすることを特徴とする、請求項15記載の装置。 - 前記決定に従って、前記ローカルデータおよび前記ダウンストリームデータを、前記データブロック内に配置するための手段と、
前記コミュニケーションバスを介して、前記データブロック内部の前記データを送信するための手段と
をさらに含むことを特徴とする、請求項15記載の装置。 - コミュニケーションバスを介してデータを送信するための装置であって、
第一データソースから第一ソースデータを受信するための手段と、
第二データソースから第二ソースデータを受信するための手段と、
前記コミュニケーションバスを介して、前記第一ソースデータおよび前記第二ソースデータを送信するための手段と
を含み、前記第一ソースデータおよび前記第二ソースデータを送信するステップが、
前記コミュニケーションバスを介して前記第一ソースデータを送信するステップと、
前記第一ソースデータの末尾に対応する第一ブレイクポイントを識別するステップと、
前記第一ソースデータの前記末尾に連続して、前記コミュニケーションバスを介して、前記第二ソースデータを送信するステップと、
前記第二ソースデータの末尾に対応する第二ブレイクポイントを識別するステップと
を含むことを特徴とする、装置。 - 前記第一ソースデータを受信するための前記手段が、前記コミュニケーションバスからダウンストリームデータを受信するための手段を含み、また、前記第二ソースデータを受信するための前記手段が、ひとつもしくは複数のローカルメモリーストレージユニットからローカルデータを受信するための手段を含むことを特徴とする、請求項18記載の装置。
- 前記コミュニケーションバスを介して前記第一ソースデータを送信する前記ステップが、
第一処理期間中に、前記第一ソースデータの第一部分を、データブロック構造内部に配置するステップであって、ここで前記データブロック構造が、一定数の連続的且つ構成可能なビットを含むようなステップと、
第二処理期間中に、前記第一ソースデータの残余部分を、前記データブロック構造の第一セクション内部に配置するステップであって、ここで前記第一セクションが、連続するビットの第一セットを含むようなステップと
を含むことを特徴とする、請求項18記載の装置。 - 前記第一ブレイクポイントを識別する前記ステップが、
前記第一ブレイクポイントを、前記第二処理期間中の前記データブロック構造の前記第一セクションの末尾として識別するステップ
をさらに含むことを特徴とする、請求項20記載の装置。 - 前記コミュニケーションバスを介して前記第二ソースデータを送信する前記ステップが、
前記第二処理期間中に、前記第二ソースデータの第一部分を、前記データブロック構造の第二セクション内部に配置するステップ
を含み、前記第二セクションが、前記第一セクションに連続し、また、前記第二セクションが、連続するビットの第二セットを含むことを特徴とする、請求項21記載の装置。 - 前記データブロック構造が、一定数のレーンを含み、また、それぞれのレーンが、同一の数のビットを含み、また、前記データブロック構造の前記第一セクションが、前記一定数のレーンの第一セットを含み、また、前記データブロック構造の前記第二セクションが、前記一定数のレーンの第二セットを含むことを特徴とする、請求項22記載の方法。
- コミュニケーションバス上にデータを送信するための方法であって、
第一処理期間中に、第一ソースデータの第一部分を、データブロック構造内に配置するステップであって、ここで前記データブロック構造が、一定数の連続する構成可能なビットを含むようなステップと、
前記コミュニケーションバスを介して、前記第一ソースデータの前記第一部分を送信するステップと、
第二処理期間中に、前記第一ソースデータの残余部分を、前記データブロック構造の第一セクション内部に配置するステップであって、ここで前記第一セクションが、連続するビットの第一セットを含むようなステップと、
前記第二処理期間中に、第二ソースデータの第一部分を、前記データブロック構造の第二セクション内部に配置するステップであって、ここで前記第二セクションが前記第一セクションに連続し、また、前記第二セクションが連続するビットの第二セットを含むようなステップと、
前記コミュニケーションバスを介して、前記第一ソースデータの前記残余部分と、前記第二ソースデータの前記第一部分とを送信するステップと
を含むことを特徴とする、方法。 - 前記第一処理期間中において、前記第一ソースデータ内のブレイクポイントが、前記第二処理期間中に発生することになるということを報知するステップ
をさらに含むことを特徴とする、請求項24記載の方法。 - 前記第一処理期間中において、前記第一セクションの末尾の位置を報知するステップ
をさらに含むことを特徴とする、請求項24記載の方法。 - 前記データブロック構造が、一定数のレーンを含み、また、それぞれのレーンが、同一の数のビットを含み、また、前記データブロック構造の前記第一セクションが、前記一定数のレーンの第一セットを含み、また、前記データブロック構造の前記第二セクションが、前記一定数のレーンの第二セットを含むことを特徴とする、請求項24記載の方法。
- 前記第一処理期間中において、前記第一セクションの最後のレーンに対応するレーン識別子を報知するステップ
をさらに含むことを特徴とする、請求項27記載の方法。 - 前記第一処理期間中において、前記第二セクションの最初のレーンに対応するレーン識別子を報知するステップ
をさらに含むことを特徴とする、請求項27記載の方法。 - 請求項24記載のステップを実行するためのコンピュータが実行可能な命令を有する、コンピュータが読み取り可能な媒体。
- 第一ソースデータおよび第二ソースデータが使用可能であることを判断するステップと、
データブロックの第一セクション内部のひとつもしくは複数の連続レーンを、前記第一ソースデータのうちの少なくともいくらかに対して分配するステップであって、ここで前記データブロックが、複数のレーンのセットを含み、また、それぞれのレーンが、構成可能なビットのセットを含むようなステップと、
前記データブロックの第二セクション内部のひとつもしくは複数の連続レーンを、前記第二ソースデータのうちの少なくともいくらかに対して分配するステップであって、ここで前記第二セクションが、前記第一セクションに連続する次のレーンから始まるようなステップと、
コミュニケーションバスを介して、データブロック転送期間中に、前記データブロックの前記第一セクション内部の前記第一ソースデータのうちの前記少なくともいくらかと、前記データブロックの前記第二セクション内部の前記第二ソースデータのうちの前記少なくともいくらかとを送信するステップと
を含むことを特徴とする、方法。 - 前記第一ソースデータおよび前記第二ソースデータが使用可能であることを判断する前記ステップが、
前記第一ソースデータが使用可能であるという第一指標を、第一データソースから受信するステップと、
前記第二ソースデータが使用可能であるという第二指標を、第二データソースから受信するステップと
を含むことを特徴とする、請求項31記載の方法。 - 前記第一ソースデータおよび前記第二ソースデータが使用可能であることを判断する前記ステップが、
前記コミュニケーションバスを介して、前記第一ソースデータの送信のための第一リクエストを受信するステップと、
前記コミュニケーションバスを介して、前記第二ソースデータの送信のための第二リクエストを受信するステップと
を含むことを特徴とする、請求項31記載の方法。 - 前記ひとつもしくは複数の第二連続レーンを分配する前記ステップが、
どのレーンが前記の次の連続レーンであるのかを識別することを可能にする情報を受信するステップと、
或る数のレーンを、前記第二ソースデータのうちの前記少なくともいくらかに対して分配するステップであって、ここで前記或る数のレーンの最初のレーンが、前記の次の連続レーンであるようなステップと
を含むことを特徴とする、請求項31記載の方法。 - 請求項31記載のステップを実行するためのコンピュータが実行可能な命令を有する、コンピュータが読み取り可能な媒体。
- 第一ソースからの第一ソースデータを、データブロック構造の第一セクション内部に配置するステップであって、ここで前記データブロック構造が、一定数の連続する構成可能なビットを含み、また、前記データブロック構造内のデータが、コミュニケーションバス上を連続的に送信されるようなステップと、
第二ソースからの第二ソースデータが、前記コミュニケーションバスを介して送信可能であるかを判定するステップと、
前記コミュニケーションバスにアクセスして、前記第二ソースデータを送信するようにリクエストするステップと、
前記データブロック構造内部において、前記第二ソースデータの少なくとも一部をどこに収めるべきかについての指標を受信するステップと、
前記第二ソースデータのうちの前記少なくとも一部を、前記指標に従って、前記データブロック構造内部に配置して、前記第二ソースデータのうちの前記少なくとも一部が、前記第一セクションの末尾に連続するような前記データブロックの第二セクションを占めるようにするステップと、
データブロック転送期間中に、前記コミュニケーションバスを介して、前記第一ソースデータと、前記第二ソースデータのうちの前記少なくとも一部とを送信するステップと
を含むことを特徴とする、方法。 - 前記データブロック構造が、一定数のレーンを含み、また、それぞれのレーンが、同一の数のビットを含み、また、前記データブロック構造の前記第一セクションが、前記一定数のレーンの第一セットを含み、また、前記データブロック構造の前記第二セクションが、前記一定数のレーンの第二セットを含むことを特徴とする、請求項36記載の方法。
- 前記指標を受信する前記ステップが、
前記第一セクションの最後のレーンに対応するレーン識別子を受信するステップ
を含むことを特徴とする、請求項37記載の方法。 - 前記指標を受信する前記ステップが、
前記第二セクションの最初のレーンに対応するレーン識別子を受信するステップ
を含むことを特徴とする、請求項37記載の方法。 - 前記第二ソースデータ内のどこでブレイクポイントが発生することになるかを予測するステップ
をさらに含むことを特徴とする、請求項37記載の方法。 - 請求項36記載のステップを実行するためのコンピュータが実行可能な命令を有する、コンピュータが読み取り可能な媒体。
- 第一ソースデータを、データブロック構造の第一セクション内部に配置するステップであって、ここで前記データブロック構造が、一定数の連続する構成可能なビットを含むようなステップと、
前記コミュニケーションバスを介して第二ソースデータを送信するためのリクエストを受信するステップと、
前記第一ソースデータ内のブレイクポイントの位置を識別するステップと、
前記第二ソースデータのうちの少なくとも一部を、前記ブレイクポイントの後の前記データブロック構造の第二セクション内部に配置するステップであって、ここで前記第二セクションが、前記第一セクションの末尾に連続するものであるようなステップと、
前記第一ソースデータと、前記第二ソースデータのうちの前記少なくとも一部とを、データブロック転送期間中に、前記コミュニケーションバスを介して送信するステップと
を含むことを特徴とする、方法。 - 前記データブロック構造が、一定数のレーンを含み、また、それぞれのレーンが、同一の数のビットを含み、また、前記データブロック構造の前記第一セクションが、前記一定数のレーンの第一セットを含み、また、前記データブロック構造の前記第二セクションが、前記一定数のレーンの第二セットを含むことを特徴とする、請求項42記載の方法。
- 前記位置を識別する前記ステップが、
前記第一セクションの最後のレーンに対応するレーンを識別するステップ
を含むことを特徴とする、請求項43記載の方法。 - 前記位置を識別する前記ステップが、
前記第二セクションの最初のレーンに対応するレーンを識別するステップ
を含むことを特徴とする、請求項43記載の方法。 - 請求項42に記載のステップを実行するためのコンピュータが実行可能な命令を有する、コンピュータが読み取り可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/688,461 US7779212B2 (en) | 2003-10-17 | 2003-10-17 | Method and apparatus for sending data from multiple sources over a communications bus |
PCT/US2004/034475 WO2005038660A2 (en) | 2003-10-17 | 2004-10-18 | Method and apparatus for sending data from multiple sources over a communications bus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007534044A true JP2007534044A (ja) | 2007-11-22 |
JP4466653B2 JP4466653B2 (ja) | 2010-05-26 |
Family
ID=34465593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006535430A Active JP4466653B2 (ja) | 2003-10-17 | 2004-10-18 | 複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 |
Country Status (8)
Country | Link |
---|---|
US (5) | US7779212B2 (ja) |
EP (1) | EP1678621B1 (ja) |
JP (1) | JP4466653B2 (ja) |
KR (1) | KR100825238B1 (ja) |
CN (1) | CN100487685C (ja) |
AT (1) | ATE428984T1 (ja) |
DE (1) | DE602004020647D1 (ja) |
WO (1) | WO2005038660A2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529828A (ja) * | 2004-03-18 | 2007-10-25 | マイクロン テクノロジー,インコーポレイテッド | メモリハブ付きメモリモジュールでデータ転送を編成するためのシステムおよび方法 |
JP2008547099A (ja) * | 2005-06-22 | 2008-12-25 | インテル・コーポレーション | メモリチャネル上の応答のスケジューリング |
JP2009510568A (ja) * | 2005-09-30 | 2009-03-12 | モサイド・テクノロジーズ・インコーポレーテッド | デイジーチェーンカスケードデバイス |
JP2011505037A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 読出しデータバッファリングのシステム及び方法 |
JP2012155705A (ja) * | 2011-01-27 | 2012-08-16 | Micron Technology Inc | トランザクションメモリ |
JP2013012801A (ja) * | 2011-06-28 | 2013-01-17 | Konica Minolta Business Technologies Inc | データ記憶制御装置、データ記憶制御方法およびプログラム |
US8654601B2 (en) | 2005-09-30 | 2014-02-18 | Mosaid Technologies Incorporated | Memory with output control |
US8743610B2 (en) | 2005-09-30 | 2014-06-03 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040044508A1 (en) * | 2002-08-29 | 2004-03-04 | Hoffman Robert R. | Method for generating commands for testing hardware device models |
US7779212B2 (en) | 2003-10-17 | 2010-08-17 | Micron Technology, Inc. | Method and apparatus for sending data from multiple sources over a communications bus |
US7296129B2 (en) | 2004-07-30 | 2007-11-13 | International Business Machines Corporation | System, method and storage medium for providing a serialized memory interface with a bus repeater |
US7778812B2 (en) * | 2005-01-07 | 2010-08-17 | Micron Technology, Inc. | Selecting data to verify in hardware device model simulation test generation |
US20070165457A1 (en) * | 2005-09-30 | 2007-07-19 | Jin-Ki Kim | Nonvolatile memory system |
US7685392B2 (en) * | 2005-11-28 | 2010-03-23 | International Business Machines Corporation | Providing indeterminate read data latency in a memory system |
US7471538B2 (en) * | 2006-03-30 | 2008-12-30 | Micron Technology, Inc. | Memory module, system and method of making same |
EP2002442B1 (en) * | 2006-03-31 | 2010-11-10 | Mosaid Technologies Incorporated | Flash memory system control scheme |
US7844769B2 (en) * | 2006-07-26 | 2010-11-30 | International Business Machines Corporation | Computer system having an apportionable data bus and daisy chained memory chips |
US7620763B2 (en) * | 2006-07-26 | 2009-11-17 | International Business Machines Corporation | Memory chip having an apportionable data bus |
JP4476267B2 (ja) * | 2006-10-06 | 2010-06-09 | 株式会社日立製作所 | プロセッサ及びデータ転送ユニット |
US8745315B2 (en) | 2006-11-06 | 2014-06-03 | Rambus Inc. | Memory Systems and methods supporting volatile and wear-leveled nonvolatile physical memory |
WO2008121559A1 (en) | 2007-03-30 | 2008-10-09 | Rambus Incorporated | System including hierarchical memory modules having different types of integrated circuit memory devices |
CN100562021C (zh) * | 2007-07-10 | 2009-11-18 | 北京易路联动技术有限公司 | 一种分布式可同步的多源数据的控制方法和装置 |
EP2192495A1 (de) * | 2008-11-11 | 2010-06-02 | Thomson Licensing | Verfahren zur Bearbeitung von Daten mittels Dreifach-Pufferung |
CN101930788A (zh) * | 2009-06-24 | 2010-12-29 | 鸿富锦精密工业(深圳)有限公司 | 移动存储设备及具有移动存储设备的存储装置 |
KR101796116B1 (ko) | 2010-10-20 | 2017-11-10 | 삼성전자 주식회사 | 반도체 장치, 이를 포함하는 메모리 모듈, 메모리 시스템 및 그 동작방법 |
WO2013048493A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Memory channel that supports near memory and far memory access |
JP5678257B2 (ja) * | 2012-01-23 | 2015-02-25 | 株式会社日立製作所 | メモリモジュール |
KR20160069262A (ko) | 2014-12-08 | 2016-06-16 | 에스케이하이닉스 주식회사 | 동작장치모듈 |
US9514006B1 (en) | 2015-12-16 | 2016-12-06 | International Business Machines Corporation | Transaction tracking within a microprocessor |
GB2553102B (en) * | 2016-08-19 | 2020-05-20 | Advanced Risc Mach Ltd | A memory unit and method of operation of a memory unit to handle operation requests |
US10679722B2 (en) | 2016-08-26 | 2020-06-09 | Sandisk Technologies Llc | Storage system with several integrated components and method for use therewith |
US11055241B2 (en) * | 2017-11-06 | 2021-07-06 | M31 Technology Corporation | Integrated circuit having lanes interchangeable between clock and data lanes in clock forward interface receiver |
US11966348B2 (en) | 2019-01-28 | 2024-04-23 | Nvidia Corp. | Reducing coupling and power noise on PAM-4 I/O interface |
US11159153B2 (en) | 2018-03-29 | 2021-10-26 | Nvidia Corp. | Data bus inversion (DBI) on pulse amplitude modulation (PAM) and reducing coupling and power noise on PAM-4 I/O |
US10657094B2 (en) | 2018-03-29 | 2020-05-19 | Nvidia Corp. | Relaxed 433 encoding to reduce coupling and power noise on PAM-4 data buses |
US10599606B2 (en) | 2018-03-29 | 2020-03-24 | Nvidia Corp. | 424 encoding schemes to reduce coupling and power noise on PAM-4 data buses |
JP7393095B2 (ja) * | 2018-06-07 | 2023-12-06 | トヨタ自動車株式会社 | 気体圧縮装置 |
US10623200B2 (en) | 2018-07-20 | 2020-04-14 | Nvidia Corp. | Bus-invert coding with restricted hamming distance for multi-byte interfaces |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3798613A (en) * | 1971-10-27 | 1974-03-19 | Ibm | Controlling peripheral subsystems |
US4965717A (en) * | 1988-12-09 | 1990-10-23 | Tandem Computers Incorporated | Multiple processor system having shared memory with private-write capability |
DE69130519T2 (de) * | 1990-06-29 | 1999-06-10 | Digital Equipment Corp | Hochleistungsfähiger Multiprozessor mit Gleitkommaeinheit und Verfahren zu seinem Betrieb |
US5652723A (en) * | 1991-04-18 | 1997-07-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device |
US6446164B1 (en) * | 1991-06-27 | 2002-09-03 | Integrated Device Technology, Inc. | Test mode accessing of an internal cache memory |
US5410681A (en) * | 1991-11-20 | 1995-04-25 | Apple Computer, Inc. | Interpreter for performing remote testing of computer systems |
US5414827A (en) * | 1991-12-19 | 1995-05-09 | Opti, Inc. | Automatic cache flush |
US5553258A (en) * | 1992-04-24 | 1996-09-03 | Digital Equipment Corporation | Method and apparatus for forming an exchange address for a system with different size caches |
US5542058A (en) * | 1992-07-06 | 1996-07-30 | Digital Equipment Corporation | Pipelined computer with operand context queue to simplify context-dependent execution flow |
US5517627A (en) | 1992-09-18 | 1996-05-14 | 3Com Corporation | Read and write data aligner and method |
US5448577A (en) * | 1992-10-30 | 1995-09-05 | Intel Corporation | Method for reliably storing non-data fields in a flash EEPROM memory array |
JP3400824B2 (ja) * | 1992-11-06 | 2003-04-28 | 三菱電機株式会社 | 半導体記憶装置 |
CA2145361C (en) * | 1994-03-24 | 1999-09-07 | Martin William Sotheran | Buffer manager |
US5675735A (en) * | 1994-06-29 | 1997-10-07 | Digital Equipment Corporation | Method and apparatus for interconnecting network devices in a networking hub |
US5600579A (en) * | 1994-07-08 | 1997-02-04 | Apple Computer, Inc. | Hardware simulation and design verification system and method |
US5574907A (en) * | 1994-11-30 | 1996-11-12 | Microsoft Corporation | Two-pass defragmentation of compressed hard disk data with a single data rewrite |
US5872909A (en) * | 1995-01-24 | 1999-02-16 | Wind River Systems, Inc. | Logic analyzer for software |
US5726918A (en) * | 1995-06-05 | 1998-03-10 | Synopsys, Inc. | Tool, system and method for dynamic timing analysis in a plural-instance digital system simulation |
US6115747A (en) * | 1995-11-13 | 2000-09-05 | Roger E. Billings | Computer network interface that merges remote data received from other computers with local data before transmitting the merged data to a network |
US5758188A (en) * | 1995-11-21 | 1998-05-26 | Quantum Corporation | Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal |
US6127990A (en) * | 1995-11-28 | 2000-10-03 | Vega Vista, Inc. | Wearable display and methods for controlling same |
US5768567A (en) * | 1996-05-14 | 1998-06-16 | Mentor Graphics Corporation | Optimizing hardware and software co-simulator |
US5867733A (en) | 1996-06-04 | 1999-02-02 | Micron Electronics, Inc. | Mass data storage controller permitting data to be directly transferred between storage devices without transferring data to main memory and without transferring data over input-output bus |
US5841967A (en) * | 1996-10-17 | 1998-11-24 | Quickturn Design Systems, Inc. | Method and apparatus for design verification using emulation and simulation |
US6047331A (en) * | 1997-02-19 | 2000-04-04 | Massachusetts Institute Of Technology | Method and apparatus for automatic protection switching |
US6182258B1 (en) * | 1997-06-03 | 2001-01-30 | Verisity Ltd. | Method and apparatus for test generation during circuit design |
US6076180A (en) * | 1997-06-23 | 2000-06-13 | Micron Electronics, Inc. | Method for testing a controller with random constraints |
US5832418A (en) * | 1997-06-23 | 1998-11-03 | Micron Electronics | Apparatus for testing a controller with random contraints |
US6378047B1 (en) | 1997-07-07 | 2002-04-23 | Micron Technology, Inc. | System and method for invalidating set-associative cache memory with simultaneous set validity determination |
US5966306A (en) * | 1997-07-07 | 1999-10-12 | Motorola Inc. | Method for verifying protocol conformance of an electrical interface |
US6131079A (en) * | 1997-10-01 | 2000-10-10 | Lsi Logic Corporation | Method and device for automatic simulation verification |
US6434620B1 (en) * | 1998-08-27 | 2002-08-13 | Alacritech, Inc. | TCP/IP offload network interface device |
US6397299B1 (en) | 1998-01-21 | 2002-05-28 | Micron Technology, Inc. | Reduced latency memory configuration method using non-cacheable memory physically distinct from main memory |
US6560680B2 (en) | 1998-01-21 | 2003-05-06 | Micron Technology, Inc. | System controller with Integrated low latency memory using non-cacheable memory physically distinct from main memory |
US6170078B1 (en) * | 1998-02-27 | 2001-01-02 | International Business Machines Corporation | Fault simulation using dynamically alterable behavioral models |
US6073198A (en) | 1998-03-31 | 2000-06-06 | Micron Electronics, Inc. | System for peer-to-peer mastering over a computer bus |
US6223238B1 (en) | 1998-03-31 | 2001-04-24 | Micron Electronics, Inc. | Method of peer-to-peer mastering over a computer bus |
US6188975B1 (en) | 1998-03-31 | 2001-02-13 | Synopsys, Inc. | Programmatic use of software debugging to redirect hardware related operations to a hardware simulator |
US6385651B2 (en) * | 1998-05-05 | 2002-05-07 | Liberate Technologies | Internet service provider preliminary user registration mechanism provided by centralized authority |
US6971109B1 (en) * | 1998-07-24 | 2005-11-29 | Micron Technology, Inc. | Integrated application management system |
US6571204B1 (en) * | 1998-08-04 | 2003-05-27 | Micron Technology, Inc. | Bus modeling language generator |
US6284655B1 (en) * | 1998-09-03 | 2001-09-04 | Micron Technology, Inc. | Method for producing low carbon/oxygen conductive layers |
US6425056B2 (en) | 1998-10-26 | 2002-07-23 | Micron Technology, Inc. | Method for controlling a direct mapped or two way set associative cache memory in a computer system |
US6470436B1 (en) * | 1998-12-01 | 2002-10-22 | Fast-Chip, Inc. | Eliminating memory fragmentation and garbage collection from the process of managing dynamically allocated memory |
JP2000200840A (ja) * | 1999-01-06 | 2000-07-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
US6336176B1 (en) * | 1999-04-08 | 2002-01-01 | Micron Technology, Inc. | Memory configuration data protection |
US6321289B1 (en) * | 1999-04-08 | 2001-11-20 | Micron Technology, Inc. | Apparatus for automatically notifying operating system level applications of the occurrence of system management events |
US6490671B1 (en) * | 1999-05-28 | 2002-12-03 | Oracle Corporation | System for efficiently maintaining translation lockaside buffer consistency in a multi-threaded, multi-processor virtual memory system |
US6401151B1 (en) * | 1999-06-07 | 2002-06-04 | Micron Technology, Inc. | Method for configuring bus architecture through software control |
FR2795196B1 (fr) * | 1999-06-21 | 2001-08-10 | Bull Sa | Processus de liberation de pages physiques pour mecanisme d'adressage virtuel |
US6529999B1 (en) * | 1999-10-27 | 2003-03-04 | Advanced Micro Devices, Inc. | Computer system implementing system and method for ordering write operations and maintaining memory coherency |
US6625715B1 (en) * | 1999-12-30 | 2003-09-23 | Intel Corporation | System and method for translation buffer accommodating multiple page sizes |
US6654832B1 (en) | 2000-01-18 | 2003-11-25 | Micron Technology, Inc. | Method of initializing a processor and computer system |
US6591318B1 (en) | 2000-01-24 | 2003-07-08 | Micron Technology, Inc. | Computer system having reduced number of bus bridge terminals |
US6912672B2 (en) * | 2000-04-08 | 2005-06-28 | Samsung Electronics Co., Ltd. | Method of verifying defect management area information of disc and test apparatus for performing the same |
US7000224B1 (en) | 2000-04-13 | 2006-02-14 | Empirix Inc. | Test code generator, engine and analyzer for testing middleware applications |
FR2809901B1 (fr) * | 2000-06-05 | 2002-11-22 | Sekoya | Procede de transmission d'un message entre deux ordinateurs relies et systemes de messagerie correspondant |
EP1290855B1 (en) * | 2000-06-06 | 2006-05-03 | Broadcom Corporation | Delay reduction method for telephony systems with multiple packet generators |
US6970816B1 (en) * | 2000-08-14 | 2005-11-29 | International Business Machines Corporation | Method and system for efficiently generating parameterized bus transactions |
US6711043B2 (en) * | 2000-08-14 | 2004-03-23 | Matrix Semiconductor, Inc. | Three-dimensional memory cache system |
US6725326B1 (en) * | 2000-08-15 | 2004-04-20 | Cisco Technology, Inc. | Techniques for efficient memory management for longest prefix match problems |
US6812726B1 (en) * | 2002-11-27 | 2004-11-02 | Inapac Technology, Inc. | Entering test mode and accessing of a packaged semiconductor device |
US6934785B2 (en) | 2000-12-22 | 2005-08-23 | Micron Technology, Inc. | High speed interface with looped bus |
EP1356471A1 (en) * | 2001-01-30 | 2003-10-29 | Memcall Inc. | Combined content addressable memories |
GB2373595B (en) * | 2001-03-15 | 2005-09-07 | Italtel Spa | A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol |
JP2002278924A (ja) | 2001-03-19 | 2002-09-27 | Oki Electric Ind Co Ltd | データの転送制御システム,転送制御方法およびそのプログラム |
US6516383B1 (en) * | 2001-05-30 | 2003-02-04 | Cisco Technology, Inc. | Techniques for efficient location of free entries for TCAM inserts |
US6597595B1 (en) * | 2001-08-03 | 2003-07-22 | Netlogic Microsystems, Inc. | Content addressable memory with error detection signaling |
TW539947B (en) * | 2001-08-23 | 2003-07-01 | Via Tech Inc | Testing method for determining the source of interrupt |
US6687786B1 (en) * | 2001-09-28 | 2004-02-03 | Cisco Technology, Inc. | Automated free entry management for content-addressable memory using virtual page pre-fetch |
US7017089B1 (en) * | 2001-11-01 | 2006-03-21 | Netlogic Microsystems, Inc | Method and apparatus for testing a content addressable memory device |
US6678875B2 (en) | 2002-01-25 | 2004-01-13 | Logicvision, Inc. | Self-contained embedded test design environment and environment setup utility |
US7050921B2 (en) * | 2002-04-23 | 2006-05-23 | Agilent Technologies, Inc. | Electronic test program with run selection |
US20040044508A1 (en) | 2002-08-29 | 2004-03-04 | Hoffman Robert R. | Method for generating commands for testing hardware device models |
US20040225881A1 (en) * | 2002-12-02 | 2004-11-11 | Walmsley Simon Robert | Variant keys |
US7152123B2 (en) | 2002-12-23 | 2006-12-19 | Micron Technology, Inc. | Distributed configuration storage |
US6819579B1 (en) * | 2003-04-22 | 2004-11-16 | Faraday Technology Corp. | Integrated content addressable memory architecture |
US7404058B2 (en) * | 2003-05-31 | 2008-07-22 | Sun Microsystems, Inc. | Method and apparatus for avoiding collisions during packet enqueue and dequeue |
US7019998B2 (en) * | 2003-09-09 | 2006-03-28 | Silicon Storage Technology, Inc. | Unified multilevel cell memory |
US7779212B2 (en) | 2003-10-17 | 2010-08-17 | Micron Technology, Inc. | Method and apparatus for sending data from multiple sources over a communications bus |
US7257799B2 (en) * | 2003-11-14 | 2007-08-14 | Lsi Corporation | Flexible design for memory use in integrated circuits |
US6944039B1 (en) * | 2003-12-12 | 2005-09-13 | Netlogic Microsystems, Inc. | Content addressable memory with mode-selectable match detect timing |
US7343477B1 (en) * | 2003-12-29 | 2008-03-11 | Sun Microsystems, Inc. | Efficient read after write bypass |
US7275805B2 (en) * | 2004-05-27 | 2007-10-02 | Silverbrook Research Pty Ltd | Printhead comprising different printhead modules |
US7328956B2 (en) * | 2004-05-27 | 2008-02-12 | Silverbrook Research Pty Ltd | Printer comprising a printhead and at least two printer controllers connected to a common input of the printhead |
US7832842B2 (en) * | 2004-05-27 | 2010-11-16 | Silverbrook Research Pty Ltd | Printer controller for supplying data to a printhead module having interleaved shift registers |
US20070083491A1 (en) * | 2004-05-27 | 2007-04-12 | Silverbrook Research Pty Ltd | Storage of key in non-volatile memory |
US20060294312A1 (en) * | 2004-05-27 | 2006-12-28 | Silverbrook Research Pty Ltd | Generation sequences |
US7778812B2 (en) * | 2005-01-07 | 2010-08-17 | Micron Technology, Inc. | Selecting data to verify in hardware device model simulation test generation |
US7343447B2 (en) | 2005-11-08 | 2008-03-11 | International Business Machines Corporation | Method and system for synchronizing direct access storage volumes |
-
2003
- 2003-10-17 US US10/688,461 patent/US7779212B2/en active Active
-
2004
- 2004-10-18 WO PCT/US2004/034475 patent/WO2005038660A2/en active Search and Examination
- 2004-10-18 KR KR1020067009565A patent/KR100825238B1/ko active IP Right Grant
- 2004-10-18 JP JP2006535430A patent/JP4466653B2/ja active Active
- 2004-10-18 DE DE602004020647T patent/DE602004020647D1/de active Active
- 2004-10-18 CN CNB2004800369275A patent/CN100487685C/zh active Active
- 2004-10-18 AT AT04795616T patent/ATE428984T1/de not_active IP Right Cessation
- 2004-10-18 EP EP04795616A patent/EP1678621B1/en active Active
-
2010
- 2010-07-30 US US12/847,801 patent/US8095748B2/en not_active Expired - Lifetime
-
2012
- 2012-01-06 US US13/345,379 patent/US8327089B2/en not_active Expired - Lifetime
- 2012-12-03 US US13/692,269 patent/US8806152B2/en not_active Expired - Lifetime
-
2014
- 2014-08-11 US US14/456,372 patent/US9652412B2/en not_active Expired - Lifetime
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007529828A (ja) * | 2004-03-18 | 2007-10-25 | マイクロン テクノロジー,インコーポレイテッド | メモリハブ付きメモリモジュールでデータ転送を編成するためのシステムおよび方法 |
JP2008547099A (ja) * | 2005-06-22 | 2008-12-25 | インテル・コーポレーション | メモリチャネル上の応答のスケジューリング |
JP4920036B2 (ja) * | 2005-06-22 | 2012-04-18 | インテル・コーポレーション | メモリチャネル上の応答のスケジューリング |
JP2009301586A (ja) * | 2005-09-30 | 2009-12-24 | Mosaid Technologies Inc | デイジーチェーンカスケードデバイス |
JP2009510568A (ja) * | 2005-09-30 | 2009-03-12 | モサイド・テクノロジーズ・インコーポレーテッド | デイジーチェーンカスケードデバイス |
US8654601B2 (en) | 2005-09-30 | 2014-02-18 | Mosaid Technologies Incorporated | Memory with output control |
US8743610B2 (en) | 2005-09-30 | 2014-06-03 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
US9230654B2 (en) | 2005-09-30 | 2016-01-05 | Conversant Intellectual Property Management Inc. | Method and system for accessing a flash memory device |
US9240227B2 (en) | 2005-09-30 | 2016-01-19 | Conversant Intellectual Property Management Inc. | Daisy chain cascading devices |
JP2011505037A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 読出しデータバッファリングのシステム及び方法 |
JP2011505036A (ja) * | 2007-11-26 | 2011-02-17 | スパンション エルエルシー | 記憶システム及び方法 |
JP2012155705A (ja) * | 2011-01-27 | 2012-08-16 | Micron Technology Inc | トランザクションメモリ |
JP2013012801A (ja) * | 2011-06-28 | 2013-01-17 | Konica Minolta Business Technologies Inc | データ記憶制御装置、データ記憶制御方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
ATE428984T1 (de) | 2009-05-15 |
US9652412B2 (en) | 2017-05-16 |
US20140351502A1 (en) | 2014-11-27 |
EP1678621B1 (en) | 2009-04-15 |
WO2005038660A2 (en) | 2005-04-28 |
US20050086417A1 (en) | 2005-04-21 |
CN100487685C (zh) | 2009-05-13 |
US7779212B2 (en) | 2010-08-17 |
US8327089B2 (en) | 2012-12-04 |
JP4466653B2 (ja) | 2010-05-26 |
US8806152B2 (en) | 2014-08-12 |
EP1678621A2 (en) | 2006-07-12 |
KR20060100417A (ko) | 2006-09-20 |
US20120110255A1 (en) | 2012-05-03 |
US20130097395A1 (en) | 2013-04-18 |
KR100825238B1 (ko) | 2008-04-25 |
US20100299440A1 (en) | 2010-11-25 |
DE602004020647D1 (de) | 2009-05-28 |
US8095748B2 (en) | 2012-01-10 |
CN1890650A (zh) | 2007-01-03 |
WO2005038660A3 (en) | 2005-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4466653B2 (ja) | 複数のソースからコミュニケーションバスを介してデータを送信する方法および装置 | |
US6704821B2 (en) | Arbitration method and circuit architecture therefore | |
US20060206645A1 (en) | Performing arbitration in a data processing apparatus | |
JPS60246460A (ja) | デジタルコンピユ−タ−システムで交信路の制御を割当てる調停機構 | |
US6892259B2 (en) | Method and apparatus for allocating computer bus device resources to a priority requester and retrying requests from non-priority requesters | |
US20020184453A1 (en) | Data bus system including posted reads and writes | |
US8060226B2 (en) | Method and signal processing device to provide one or more fractional delay lines | |
JP2001318880A (ja) | トランザクションのスケジューリング方法 | |
US7107367B1 (en) | Method for efficient buffer tag allocation | |
US5948094A (en) | Method and apparatus for executing multiple transactions within a single arbitration cycle | |
US6748505B1 (en) | Efficient system bus architecture for memory and register transfers | |
JP2004318340A (ja) | データ転送制御装置 | |
US7865645B2 (en) | Bus arbiter, bus device and system for granting successive requests by a master without rearbitration | |
US6378017B1 (en) | Processor interconnection | |
US20080270668A1 (en) | Method to Hide or Reduce Access Latency of a Slow Peripheral in a Pipelined Direct Memory Access System | |
US8239652B2 (en) | Data processing system | |
JP3206656B2 (ja) | バス上でのプリフェッチ装置およびプリフェッチ方法 | |
US20080229030A1 (en) | Efficient Use of Memory Ports in Microcomputer Systems | |
JP3947223B2 (ja) | 送信パケットを重ねることによりインタフェース上の待ち時間を短縮するための方法および装置 | |
US20100115357A1 (en) | Novel Architecture for a Message Bus | |
JPH11232215A (ja) | バスコントローラ、バスマスタ装置及びバス制御システムの制御方法 | |
KR20050067324A (ko) | 마스터/슬레이브 디바이스간의 인터페이스 장치 및 그 방법 | |
JPH1021188A (ja) | 情報処理装置 | |
JPH08305653A (ja) | 記憶装置の入出力制御方法 | |
MXPA00007393A (en) | Bus arbiter with reinforced function using variable priority and fairness |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090305 |
|
RD14 | Notification of resignation of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7434 Effective date: 20090305 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091225 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4466653 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |