JP2007531064A - 集積回路チップ(パイプライン式の挿入のための回路および方法) - Google Patents
集積回路チップ(パイプライン式の挿入のための回路および方法) Download PDFInfo
- Publication number
- JP2007531064A JP2007531064A JP2006517829A JP2006517829A JP2007531064A JP 2007531064 A JP2007531064 A JP 2007531064A JP 2006517829 A JP2006517829 A JP 2006517829A JP 2006517829 A JP2006517829 A JP 2006517829A JP 2007531064 A JP2007531064 A JP 2007531064A
- Authority
- JP
- Japan
- Prior art keywords
- data
- segmented
- segment
- line
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title abstract description 7
- 238000003780 insertion Methods 0.000 title 1
- 230000037431 insertion Effects 0.000 title 1
- 230000005540 biological transmission Effects 0.000 claims abstract description 62
- 239000003999 initiator Substances 0.000 claims description 17
- 238000012790 confirmation Methods 0.000 claims description 14
- 238000004891 communication Methods 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 1
- 230000001902 propagating effect Effects 0.000 abstract description 2
- 239000000872 buffer Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 101150052413 TNK2 gene Proteins 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000003708 edge detection Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4247—Bus transfer protocol, e.g. handshake; Synchronisation on a daisy chain bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline, look ahead
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dc Digital Transmission (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
- Electric Cable Installation (AREA)
Abstract
【課題】 既存のデータ伝送ラインの利用を著しく向上させる、集積回路チップ構造全体にわたるデータを伝送するための新規な構造および方法を提示する。
【解決手段】 本発明は、まず、セグメント化データ・ライン(120〜122)の第1のセグメント(120)に沿って第1のデータ部分を伝搬させ、次いで、セグメント化データ・ラインの第2のセグメント(121)に沿って第1のデータ部分を伝搬させ、同時に、セグメント化データ・ラインの第1のセグメントに沿って第2のデータ部分を伝搬させることによって、集積回路チップ上でデータを伝送する。本発明は、単一のデータ伝送を分解して、このような異なるデータ部分にし、後に、異なるデータ部分が全てセグメント化データ・ラインの全ての部分に沿って個別に伝送された後に、異なるデータ部分を組み立て直して、単一のデータ伝送にする。
【選択図】 図1
【解決手段】 本発明は、まず、セグメント化データ・ライン(120〜122)の第1のセグメント(120)に沿って第1のデータ部分を伝搬させ、次いで、セグメント化データ・ラインの第2のセグメント(121)に沿って第1のデータ部分を伝搬させ、同時に、セグメント化データ・ラインの第1のセグメントに沿って第2のデータ部分を伝搬させることによって、集積回路チップ上でデータを伝送する。本発明は、単一のデータ伝送を分解して、このような異なるデータ部分にし、後に、異なるデータ部分が全てセグメント化データ・ラインの全ての部分に沿って個別に伝送された後に、異なるデータ部分を組み立て直して、単一のデータ伝送にする。
【選択図】 図1
Description
本発明は、一般に、集積回路チップ構造全体にわたってデータを伝送することに関し、更に具体的には、単一のデータ伝送ラインの異なるセグメントに沿って異なるデータ部分を同時に伝送する(例えばパイプライン式に次々と送り込む)ことによって既存のデータ伝送ラインの利用を実質的に向上させる、集積回路チップ構造全体にわたってデータを伝送するための新規な構造および方法に関する。
集積回路チップ内のデバイスのサイズが縮小し、クロック速度が増すにつれて、チップのある部分から別の部分へデータを伝送可能とすることは、ますます難しくなる。基本的に、デバイス・サイズが縮小し、クロック速度が増しているので、データ伝送ラインが実際に同じサイズのままであるとしても、それらは実質的には相対的に長くなっている。なぜなら、それらの環境が周囲で縮小し続けているからである。すなわち、以前の1本のデータ伝送ラインが10,000個のデバイスにまたがることがあったのに対し、同じサイズのデータ伝送ラインは、現在、100,000個のデバイスにまたがる場合がある。
チップの中には、チップ全体にわたってデータを伝送する際に信号にパワーを再び供給するためのバッファを利用するものがある。しかしながら、バッファの数が多くなると、ある時点で、信号を伝送するために必要な時間が容認できないほど短縮する。従って、伝送信号を再びバッファリングすると、リターンを減少(消失)させることになり、場合によっては、デバイス・サイズの縮小およびクロック高速化に対処することができない。
集積回路の設計者は、チップ全体にわたるデータ伝送のための最大時間を考慮するようにクロック・ツリー(clock tree)のバランスを取らなければならない。存在するどんなスキュー(skew)であっても、最終的にはクロック・サイクル時間から出てくるはずであり、これがクロックを減速させる。更に、クロック・ツリーによって消費される電力は、チップの全体的な電力消費の大きな部分を占める。以下に記載する本発明は、これらの問題に対処するため、単一のデータ伝送ラインの異なるセグメントに沿って異なるデータ部分を同時に伝送することによって、既存のデータ伝送ラインの利用を実質的に向上させる、集積回路チップ構造全体にわたるデータを伝送するための新規な構造および方法を提示する。
本発明は、まず、セグメント化データ・ラインの第1のセグメントに沿って第1のデータ部分を伝搬させ、次いで、セグメント化データ・ラインの第2のセグメントに沿って第1のデータ部分を伝搬させ、同時に、セグメント化データ・ラインの第1のセグメントに沿って第2のデータ部分を伝搬させることによって、集積回路チップ上でデータを伝送する。本発明は、単一のデータ伝送を分解して、このような異なるデータ部分にし、後に、異なるデータ部分が全てセグメント化データ・ラインの全ての部分に沿って個別に伝送された後で、異なるデータ部分を組み立て直して、単一のデータ伝送にする。
従って、本発明は、セグメント化データ・ラインのセグメントに沿って異なるデータ部分を同時に伝搬させ、セグメント化データ・ラインの第2のセグメントが第1のデータ部分を搬送するのと同時に、セグメント化データ・ラインの第1のセグメントは第2のデータ部分を同時に搬送する。
更に具体的には、本発明は、セグメント化データ・ラインと、このセグメント化データ・ラインのセグメント間に配置されたデータ伝搬装置と、を有する集積回路チップを提供する。各データ伝搬装置は、セグメント化データ・ラインの異なるセグメントに沿って異なるデータ部分を同時に伝搬する。セグメント化データの一端におけるイニシエータ(送信器)は、単一のデータ伝送を異なるデータ部分に分解し、セグメント化データ・ラインの他端におけるコレクタ(受信器)は、異なるデータ部分が全てセグメント化データ・ラインの全ての部分に沿って個別に伝送された後で、異なるデータ部分を組み合わせて元の単一のデータ伝送にする。
異なるデータ部分は、システム・クロックの影響を受けない(free of)セルフタイム(self-timed)・データ部分を含む。このため、データ伝搬装置(datapropagator)およびデータ受信器は、システム・クロックと同期を取るのではなく、互いに対して同期を取っている。データ送信器およびデータ伝搬装置は、セグメント化データ・ラインのセグメントの各々に沿って、一度にセルフタイム・データ部分の1つを伝送するように適合(構成)され(adapted)、セグメント化データ・ラインのセグメントの各々が異なるセルフタイム・データ部分を同時に伝送するようになっている。
セグメント化データ・ラインは、単一のデータ・ソースと単一のデータ・ターゲットとの間の単一のデータ通信ライン、または、少なくとも1つのデータ・ソースと多数のデータ・ターゲットとの間のデータ通信ネットワークとすることができる。データ伝搬装置の各々がデータを次のデータ伝搬装置に転送する際に、データ伝搬装置(およびコレクタ)は、データ受信確認を前のデータ伝搬装置(およびイニシエータ)に戻すように適合されている。
従来のデータ伝送システムに比べて、本発明は、待ち時間(latency)は同じであるがスループットは著しく増大する(所与のサイズの伝送ラインについて)。例えば、従来の伝送ラインが、単一のデータ部分(例えば1バイト)を伝送するために、ある数のクロック・サイクル(例えば10クロック・サイクル)を要する場合、本発明も、同じデータ量を伝送するために同じクロック・サイクル数を要する。従って、本発明は、従来の伝送ラインと同じ待ち時間を有する。しかしながら、本発明では、スループットが著しく増大している。従来のシステムは、全データ伝送ラインに沿って、一度に1つのデータ部分を送ることができるのみである。これに対して、本発明は、データ伝送ラインの異なるセグメントに沿って異なるデータ部分を同時に送信するので、本発明によって、1つおきのクロック・サイクルで新しいデータ部分を送ることができる(例えばラインにおける次の伝搬装置から確認を受信したらすぐに)。従って、スループットを劇的に向上させることによって、本発明では、同じサイズ(および同じ長さ)のデータ伝送ラインを介して同じデータ量を伝送するために必要なクロック・サイクル数が減少する。
本発明は、図面を参照した以下の詳細な説明から、よりいっそう理解されよう。
上述のように、本発明は、従来のデータ伝送の問題に対処するため、単一のデータ伝送ラインの異なるセグメントに沿って異なるデータ部分を同時に伝送することによって既存のデータ伝送ラインの利用を実質的に向上させる、集積回路チップ構造全体にわたってデータを伝送するための新規な構造および方法を提示する。本発明は、ストレージ要素を用いて、同時に多数の信号を伝送することを可能とする。本発明が利用する手法は、チップ全体の通信を、より短いセルフタイム要素に分解し、これが、セルフタイム要求および確認ハンドシェイク(handshake)を利用して、確認応答が戻る前に通らなければならない全距離を分割することができ、これによって、所与のラインのセグメント上に1つの情報がとどまる全時間を実質的に短縮する。
更に具体的には、図1を参照すると、本発明は、集積回路チップ上でデータを伝送する際に、まず、セグメント化データ・ライン120〜122のうち第1のセグメント120に沿って第1のデータ部分を伝搬させ、次いで、セグメント化データ・ラインの第2のセグメント121に沿って第1のデータ部分を伝搬させ、同時に、セグメント化データ・ラインの第1のセグメント120に沿って第2のデータ部分を伝搬させる。本発明は、単一のデータ伝送を、このような異なるデータ部分に分解し、後に、異なるデータ部分を全てセグメント化データ・ラインの全ての部分に沿って個別に伝送した後で、異なるデータ部分を組み立て直して単一のデータ伝送にする。このように、本発明は、セグメント化データ・ラインの複数のセグメントに沿って異なるデータ部分を同時に伝送させ、セグメント化データ・ラインの第2のセグメント121が第1のデータ部分を搬送し、セグメント化データ・ラインの第1のセグメント120が第2のデータ部分を同時に搬送するようにする。
更に具体的には、本発明が提供する集積回路チップは、1つ以上のセグメント化データ・ライン120〜122、および、セグメント化データ・ラインのセグメント間に位置するデータ伝搬装置112を有する。各データ伝搬装置112は、セグメント化データ・ラインの異なるセグメントに沿って、異なるデータ部分を同時に伝搬させる。セグメント化データの一端におけるイニシエータ(送信器)111は、単一のデータ伝送を異なるデータ部分に分解し、セグメント化データ・ラインの他端におけるコレクタ(受信器)114は、異なるデータ部分が全てセグメント化データ・ラインの全ての部分に沿って個別に伝送された後で、異なるデータ部分を組み合わせて元の単一のデータ伝送にする。データ・ソースおよびデータ・ターゲットは、クロック・ロジックA116およびクロック・ロジックB115として示し、これらは同一または異なるクロック・レートで動作することができる。
異なるデータ部分は、システム・クロックの影響を受けないセルフタイム・データ部分を含む。このため、データ伝搬装置およびデータ受信器は、システム・クロックのいずれか(115、116)と同期を取るのではなく、互いに対して同期を取っている。データ送信器およびデータ伝搬装置は、セグメント化データ・ラインのセグメントの各々に沿って、一度にセルフタイム・データ部分の1つを伝送するように適合され、セグメント化データ・ラインのセグメントの各々が異なるセルフタイム・データ部分を同時に伝送するようになっている。
更に具体的には、図2は、イニシエータ111(これはクロック・ドメイン部分およびセルフタイム・ドメイン部分を有する)と伝搬装置112の1つ(これはセルフタイム・ドメインである)との間の相互作用を示す。通信を行う際に、イニシエータ111は単一データ伝送を多数のデータ部分に分割する。データ部分の各々は、イニシエータ111における多くのラッチ202の1つに保存される。好ましくは、ラッチ202のサイズは、伝送ラインの幅に合わせて、個々のラッチ内の全データが同時にセグメント化データ・ライン120〜122に沿って伝送可能であるようになっている。イニシエータは、クロック状態マシン(state machine)200を用いて、転送されているデータが有効であることを保証する。これについては、図4(以下で考察する)に関して更に詳細に示す。イニシエータ111内のセルフタイム状態マシン204は、マルチプレクサ206を制御して、ラッチ202の1つから、隣接する下流の伝搬装置112に渡すデータを選択する。セルフタイム状態マシンは、次の伝搬装置112に要求(Req)し、伝搬装置がデータを受信し認証したら、伝搬装置112から確認を受信する。いったん確認(Ack)を受信すると、マルチプレクサ206は、異なるラッチ202からデータを選択して、これを隣接する下流の伝搬装置112に送信する。従って、本発明は、単一の伝送時間を短縮する。なぜなら、データ・ターゲットよりもデータ・ソースの近くに位置する伝搬装置から確認が来るので、この確認をはるかに速く受信するからである。
次々に、各伝搬装置112は、データがコレクタに到達するまで、次の下流の伝搬装置と通信を行う。データ伝搬装置の各々が、データを次のデータ伝搬装置に転送する際に、データ伝搬装置は、データ受信確認を前のデータ伝搬装置(およびイニシエータ)に戻すように適合されている。従って、伝搬装置112は、協調動作して、セグメント化データ・ライン120〜122の各異なるセグメントがデータの異なる部分を同時に搬送することを可能とする。
図3は、どのようにコレクタ114がデータの部分を組み立て直してイニシエータ111に提示されたのと同じ幅に戻すかを示す。換言すると、異なるデータ部分が全てセグメント化データ・ラインの全部分に沿って個別に伝送された後に、コレクタ114は、異なるデータ部分を組み合わせて元の単一のデータ伝送にする。データの各部分を受信すると、これを、コレクタ114内の別個のラッチ300にストアする。コレクタ114によって、同じタイプのセルフタイム状態マシン204およびクロック状態マシン200を利用して、セルフタイム・ドメインからの伝送データをクロック・ドメインにする(しかしながら、このクロック・ドメインは以前のクロック・ドメインとは異なる周波数で動作している場合がある)。
図4に示す構造によって、セルフタイム状態マシン204は、適宜、前進し制御を行うことができる。図4に見られるように、Mueller(ミュラー) C要素400は、要求(Req1)および確認(Ack2)入力ならびにAck1出力を有する。Mueller C要素400の動作によると、Req1およびAck2が異なる場合は、未処理の(outstanding)要求があり、それらが同一である場合は、データはこの段のラッチに捕捉されており、Ack1を送出する。Ack1上のいずれかのエッジ(XORデバイス404において行われる遅延403の比較によって判定される)は、状態の変化を表し、そのため、状態マシンにおける変化を信号で伝えるために用いられる。このパルスを発生するため、エッジ検出回路(遅延403および排他的ORゲート404)を介してAck1を送信し、これによって全てのエッジでパルスを生成する。このパルスは、アイテム(item)405において状態マシンのラッチをクロック制御するものであり、アイテム405は、状態マシン・ロジック402における前進および制御のために用いられる。
セグメント化データ・ラインは、単一のデータ・ソースと単一のデータ・ターゲットとの間の単一のデータ通信ライン、または、図5に示すように、少なくとも1つのデータ・ソースと多数のデータ・ターゲットとの間のデータ通信ネットワークとすることができる。更に具体的には、図5が示す拡張機構(expander)113は、多数のセグメント化データ経路に沿ってデータを伝送するために用いることができる。拡張機構113は、N組の受信信号を受信し、アービトレーション(arbitration)を実行し、競合(conflict)がない場合、それらを転送経路にルーティングする機能を有する。競合が存在する場合、N組の受信信号は、第1の組が伝送段(transmit stage)をクリアするまで、バッファ/時間遅延要素を要求する。いったん第1の組が伝送段をクリアすると、次の組の時間的にバッファされた受信信号をルーティングし、N組の受信信号が全て拡張機構をクリアするまでこれを行う。このため、図5は、多数の宛先に対応する非対称の送信/受信デバイスを示す。
図6は、本発明のフロー図を示す。項目600では、本発明は、単一のデータ伝送を異なるデータ部分に分解する。次に、項目602では、本発明は、第1のデータ部分を、セグメント化データ・ラインの第1のセグメントに沿って伝搬させる。項目604では、本発明は、第1のデータ部分を、セグメント化データ・ラインの第2のセグメントに沿って伝搬させ、第2のデータ部分を、第1のセグメントに沿って伝搬させる。項目606では、異なるデータ部分を全てセグメント化データ・ラインの全ての部分に沿って個別に伝送した後に、本発明は、異なるデータ部分を組み立て直して単一のデータ伝送にする。
従来のデータ伝送システムに比べて、本発明は、待ち時間は同じであるがスループットは著しく増大する(所与のサイズの伝送ラインについて)。例えば、従来の1バイト伝送ラインは、過剰な抵抗−コンデンサ(RC)効果を克服するために、4つのバッファを含む場合がある。これらのバッファは、伝送ラインを5つの部分に分割する。この例では、伝送ラインの一端(データ・ソース)から伝送ラインの他端(データ・ターゲット)まで1バイトのデータを伝送するために、5クロック・サイクルがかかることが想定される。なぜなら、各バッファが追加的な1クロック・サイクルを消費すると考えられるからである。データを受信した後、確認信号が伝送ラインの開始点に戻るために、追加的な5クロック・サイクルを要する。このため、かかる従来のデータ伝送ラインに沿って1バイトのデータを伝送するためには、10クロック・サイクルを要する。従って、同じ従来の伝送ラインに沿って5バイトのデータを伝送するためには、50クロック・サイクルが必要である。
これに対して、本発明では、同様の1バイト伝送ラインを、4つの伝搬装置を用いて5つのセグメントに分割する。この例では、上述の従来のデータ伝送ラインにおいてバッファが配置されたのと同じ位置に、伝搬装置を配置する。イニシエータにおける1バイト・バッファの1つから第1の伝搬装置まで第1のデータ・バイトを送信するために、1クロック・サイクルが必要であり、第1の伝搬装置からイニシエータまで確認を返信するために、もう1クロック・サイクルが必要である。第3のクロック・サイクルでは、イニシエータは、データ伝送ラインの第1のセグメントに沿って異なる1バイト・バッファからの第2のデータ・バイトを伝送し、第1の伝搬装置は、同時に、データの第1の部分を次の伝搬装置(例えばラインにおける第2の伝搬装置)に送信している。第4のサイクルでは、第2の伝搬装置は、第1の伝搬装置に確認を送信し、第1の伝搬装置は同時にイニシエータに確認を送信する。本発明では、5バイトのデータを全て送信するまで、このプロセスを繰り返す。本発明によって、1つおきのクロック・サイクルごとに、新しいデータ・バイトを送信することができる(例えば、ラインの次の伝搬装置から確認を受信したらすぐに)。
従って、本発明のデータ伝送ラインによって、第1のデータ・バイトは10クロック・サイクルで伝送され、従って、本発明は、上述の従来の伝送ラインと同じ待ち時間を有する。しかしながら、第11のクロック・サイクルでは、本発明のデータ伝送ラインは、データ伝送ラインの第1のセグメントに沿って第5のデータ・バイトを送信している(これに対し、従来のシステムは、第11のクロック・サイクルでは、第2のデータ・バイトの伝送を始めているに過ぎない)。本発明のデータ伝送ラインにおける第5のデータ・バイトは、同様に、伝送ラインの開始点から伝送ラインの終端までの道のりを完了するために、10クロック・サイクルが必要である。従って、本発明において、全5バイトは21のクロック・サイクルで送信され、これは、従来のシステムにおいて必要であった50クロック・サイクルよりも実質的に短い。従って、スループットを劇的に向上させることによって、本発明では、同じサイズ(および同じ長さ)のデータ伝送ラインを介して同じデータ量を伝送するために必要なクロック・サイクル数が減少する。
本発明について、好適な実施形態に関連付けて説明してきたが、特許請求の範囲の精神および範囲内の変形と共に本発明を実施可能であることは、当業者には認められよう。
Claims (10)
- 集積回路チップであって、
セグメント化データ・ラインと、
前記セグメント化データ・ラインのセグメント間に配置されたデータ伝搬装置と、
を含み、前記データ伝搬装置が、前記セグメント化データ・ラインのセグメントに沿って異なるデータ部分を同時に伝搬させるように適合され、前記セグメント化データ・ラインの第1のセグメントが第1のデータ部分を搬送し、同時に前記セグメント化データ・ラインの第2のセグメントが第2のデータ部分を搬送する、集積回路チップ。 - 前記セグメント化データ・ラインに接続されたコレクタを更に含み、前記コレクタが前記異なるデータ部分を組み合わせて単一のデータ伝送にするように適合されている、請求項1に記載の集積回路チップ。
- 前記単一のデータ伝送を分解して前記異なるデータ部分にするように適合されたイニシエータを更に含む、請求項2に記載の集積回路チップ。
- 前記異なるデータ部分がセルフタイム・データ部分を含む、請求項2に記載の集積回路チップ。
- 前記セグメント化データ・ラインが、単一のデータ・ソースと単一のデータ・ターゲットとの間の単一のデータ通信ラインを含む、請求項1に記載の集積回路チップ。
- 前記セグメント化データ・ラインが、少なくとも1つのデータ・ソースと多数のデータ・ターゲットとの間のデータ通信ネットワークを含む、請求項1に記載の集積回路チップ。
- 前記データ伝搬装置の各々がデータを次のデータ伝搬装置に転送する際に、前記データ伝搬装置がデータ受信確認を前のデータ伝搬装置に戻すように適合されている、請求項1に記載の集積回路チップ。
- 集積回路チップであって、
データ・ソースと、
データ・ターゲットと、
前記データ・ソースと前記データ・ターゲットとの間のセグメント化データ・ラインと、
前記データ・ソースおよび前記セグメント化データ・ラインの第1のセグメントに接続されたデータ送信器であって、前記データ・ソースからのデータを、前記セグメント化データ・ラインに沿った伝送のために準備するように適合されている、データ送信器と、
前記セグメント化データ・ラインの前記第1のセグメントおよび前記セグメント化データ・ラインの第2のセグメントに接続された少なくとも1つのデータ伝搬装置であって、前記データ送信器にデータ受信確認を送信し、前記セグメント化データ・ラインの前記第2のセグメントに沿って前記データを伝搬させるように適合され、前記セグメント化データ・ラインの前記第1のセグメントが第1のデータ部分を搬送し、同時に前記セグメント化データ・ラインの前記第2のセグメントが第2のデータ部分を搬送する、データ伝搬装置と、
前記セグメント化データ・ラインの前記第2のセグメントおよび前記データ・ターゲットに接続されたデータ受信器であって、前記セグメント化データ・ラインの前記第2のセグメントからのデータを、前記データ・ターゲットによる受信のために準備するように適合された、データ受信器と、
を含む、集積回路チップ。 - 前記データ送信器、前記データ伝搬装置、および前記データ受信器が、互いに対して同期を取っている、請求項8に記載の集積回路チップ。
- 前記データ送信器が、前記データ・ソースから受信したデータ・セグメントを分解して、複数のより小さいセルフタイム・データ部分にするように適合されている、請求項8に記載の集積回路チップ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/604,205 US7065602B2 (en) | 2003-07-01 | 2003-07-01 | Circuit and method for pipelined insertion |
PCT/US2004/021244 WO2005006453A1 (en) | 2003-07-01 | 2004-07-01 | Circuit and method for pipelined insertion |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007531064A true JP2007531064A (ja) | 2007-11-01 |
Family
ID=33552187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006517829A Pending JP2007531064A (ja) | 2003-07-01 | 2004-07-01 | 集積回路チップ(パイプライン式の挿入のための回路および方法) |
Country Status (6)
Country | Link |
---|---|
US (1) | US7065602B2 (ja) |
EP (1) | EP1639655A4 (ja) |
JP (1) | JP2007531064A (ja) |
KR (1) | KR100818908B1 (ja) |
CN (1) | CN100426532C (ja) |
WO (1) | WO2005006453A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7948497B2 (en) * | 2005-11-29 | 2011-05-24 | Via Technologies, Inc. | Chipset and related method of processing graphic signals |
KR100791176B1 (ko) * | 2006-08-28 | 2008-01-02 | 엘지전자 주식회사 | 디지털 데이터 폭 정합을 통한 인터페이스 장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376610A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 遅延回路 |
JPH06502287A (ja) * | 1990-10-10 | 1994-03-10 | ハル コンピューター システムズ インコーポレイテッド | ゼロオーバヘッドセルフタイムド繰り返し論理 |
WO1998026348A1 (en) * | 1996-12-13 | 1998-06-18 | Advanced Micro Devices, Inc. | Multiple parallel identical finite state machines which share combinatorial logic |
JPH11112576A (ja) * | 1997-10-06 | 1999-04-23 | Hitachi Ltd | インターネットワーク装置のコネクション制御方法 |
JPH11282568A (ja) * | 1997-12-23 | 1999-10-15 | Lg Semicon Co Ltd | セルフタイムドシステムの電力消耗の低減装置及びその方法 |
JP2000307674A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | 信頼性の低い低速回線を使った高効率で信頼性の高いデータ転送方法および装置 |
JP2002007111A (ja) * | 2000-05-30 | 2002-01-11 | Hewlett Packard Co <Hp> | 多重データ・セットを処理するためのセルフタイム式伝送方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS607538A (ja) * | 1983-06-27 | 1985-01-16 | Dainippon Screen Mfg Co Ltd | デ−タ転送制御方法 |
US4727370A (en) * | 1985-12-17 | 1988-02-23 | Ampex Corporation | Method and system for synchronous handshake generation |
JPH04140941A (ja) * | 1990-10-01 | 1992-05-14 | Nakanishi Kinzoku Kogyo Kk | 多重送受信装置 |
US5369640A (en) * | 1993-04-16 | 1994-11-29 | Digital Equipment Corporation | Method and apparatus for clock skew reduction through remote delay regulation |
GB9412286D0 (en) * | 1994-06-18 | 1994-08-10 | Philips Electronics Uk Ltd | Communications system |
US5640422A (en) * | 1994-08-02 | 1997-06-17 | International Automated Systems, Inc. | Digital communications modulation method and apparatus |
US5754807A (en) * | 1995-11-20 | 1998-05-19 | Advanced Micro Devices, Inc. | Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles |
US5712883A (en) * | 1996-01-03 | 1998-01-27 | Credence Systems Corporation | Clock signal distribution system |
US5734297A (en) * | 1996-03-29 | 1998-03-31 | Philips Electronics North America Corporation | Rail-to-rail input stages with constant gm and constant common-mode output currents |
US6275975B1 (en) * | 1997-01-16 | 2001-08-14 | Advanced Micro Devices, Inc. | Scalable mesh architecture with reconfigurable paths for an on-chip data transfer network incorporating a network configuration manager |
US6018782A (en) * | 1997-07-14 | 2000-01-25 | Advanced Micro Devices, Inc. | Flexible buffering scheme for inter-module on-chip communications |
US5930525A (en) * | 1997-04-30 | 1999-07-27 | Adaptec, Inc. | Method and apparatus for network interface fetching initial and data burst blocks and segmenting blocks and scheduling blocks compatible for transmission over multiple virtual circuits |
KR100291185B1 (ko) * | 1997-06-26 | 2001-07-12 | 박종섭 | 클럭 스큐를 최소화하는 장치 |
GB9809203D0 (en) * | 1998-04-29 | 1998-07-01 | Sgs Thomson Microelectronics | Packet distribution in a microcomputer |
US6279142B1 (en) * | 1998-10-02 | 2001-08-21 | International Business Machines Corporation | Method of on-chip interconnect design |
US6331835B1 (en) * | 1999-02-02 | 2001-12-18 | The Charles Stark Draper Laboratory, Inc. | Deeply-integrated adaptive GPS-based navigator with extended-range code tracking |
US6606360B1 (en) * | 1999-12-30 | 2003-08-12 | Intel Corporation | Method and apparatus for receiving data |
US6587815B1 (en) * | 2000-02-04 | 2003-07-01 | Sun Microsystems, Inc. | Windowing scheme for analyzing noise from multiple sources |
US6426656B1 (en) * | 2000-04-19 | 2002-07-30 | Velio Communications, Inc. | High speed, low-power inter-chip transmission system |
US7653763B2 (en) * | 2001-02-28 | 2010-01-26 | Cavium Networks, Inc. | Subsystem boot and peripheral data transfer architecture for a subsystem of a system-on- chip |
AU2002307129A1 (en) * | 2001-04-03 | 2002-10-21 | Carnegie Mellon University | Electronic circuit device, system and method |
US20030101170A1 (en) * | 2001-05-25 | 2003-05-29 | Joseph Edelstein | Data query and location through a central ontology model |
GB2377138A (en) * | 2001-06-28 | 2002-12-31 | Ericsson Telefon Ab L M | Ring Bus Structure For System On Chip Integrated Circuits |
-
2003
- 2003-07-01 US US10/604,205 patent/US7065602B2/en not_active Expired - Fee Related
-
2004
- 2004-07-01 KR KR1020067000020A patent/KR100818908B1/ko not_active IP Right Cessation
- 2004-07-01 WO PCT/US2004/021244 patent/WO2005006453A1/en active Application Filing
- 2004-07-01 EP EP04777407A patent/EP1639655A4/en not_active Withdrawn
- 2004-07-01 CN CNB2004800249682A patent/CN100426532C/zh not_active Expired - Fee Related
- 2004-07-01 JP JP2006517829A patent/JP2007531064A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6376610A (ja) * | 1986-09-19 | 1988-04-06 | Fujitsu Ltd | 遅延回路 |
JPH06502287A (ja) * | 1990-10-10 | 1994-03-10 | ハル コンピューター システムズ インコーポレイテッド | ゼロオーバヘッドセルフタイムド繰り返し論理 |
WO1998026348A1 (en) * | 1996-12-13 | 1998-06-18 | Advanced Micro Devices, Inc. | Multiple parallel identical finite state machines which share combinatorial logic |
JPH11112576A (ja) * | 1997-10-06 | 1999-04-23 | Hitachi Ltd | インターネットワーク装置のコネクション制御方法 |
JPH11282568A (ja) * | 1997-12-23 | 1999-10-15 | Lg Semicon Co Ltd | セルフタイムドシステムの電力消耗の低減装置及びその方法 |
JP2000307674A (ja) * | 1999-04-23 | 2000-11-02 | Nec Corp | 信頼性の低い低速回線を使った高効率で信頼性の高いデータ転送方法および装置 |
JP2002007111A (ja) * | 2000-05-30 | 2002-01-11 | Hewlett Packard Co <Hp> | 多重データ・セットを処理するためのセルフタイム式伝送方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2005006453A8 (en) | 2007-03-15 |
KR100818908B1 (ko) | 2008-04-04 |
KR20060083406A (ko) | 2006-07-20 |
EP1639655A1 (en) | 2006-03-29 |
CN100426532C (zh) | 2008-10-15 |
EP1639655A4 (en) | 2008-03-05 |
WO2005006453A1 (en) | 2005-01-20 |
US7065602B2 (en) | 2006-06-20 |
US20050001280A1 (en) | 2005-01-06 |
CN1846315A (zh) | 2006-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100758983B1 (ko) | Gals 기반 네트워크 온 칩 및 그 데이터 전송방법 | |
US7328399B2 (en) | Synchronous serial data communication bus | |
US20080043742A1 (en) | Transmission using multiple physical interface | |
US10355851B2 (en) | Methods and systems for synchronization between multiple clock domains | |
JP5232019B2 (ja) | 複数のプロセッサコア用の装置、システム、及び方法 | |
US5896516A (en) | Method and apparatus for reducing propagation latency in a high speed crossbar switch | |
US7016989B1 (en) | Fast 16 bit, split transaction I/O bus | |
US20070081414A1 (en) | System and method of on-circuit asynchronous communication, between synchronous subcircuits | |
US7590146B2 (en) | Information processing unit | |
US6463494B1 (en) | Method and system for implementing control signals on a low pin count bus | |
US8689218B1 (en) | Method for sharing a resource and circuit making use of same | |
JP2007531064A (ja) | 集積回路チップ(パイプライン式の挿入のための回路および方法) | |
KR100337059B1 (ko) | 탄성 버스 인터페이스 데이터 버퍼 | |
US7096375B2 (en) | Data transfer circuit between different clock regions | |
US7406546B1 (en) | Long-distance synchronous bus | |
KR100855968B1 (ko) | 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치 | |
US6430697B1 (en) | Method and apparatus for reducing data return latency of a source synchronous data bus by detecting a late strobe and enabling a bypass path | |
US7328361B2 (en) | Digital bus synchronizer for generating read reset signal | |
US7453882B2 (en) | Apparatus and method for asynchronously controlling data transfers across long wires | |
EP0829095B1 (en) | Method and apparatus for reducing latency time on an interface by overlapping transmitted packets | |
US9069906B2 (en) | Method for sharing a resource and circuit making use of same | |
Liljeberg et al. | Self-timed ring architecture for SOC applications | |
US7519755B2 (en) | Combined command and response on-chip data interface for a computer system chipset | |
US7269681B1 (en) | Arrangement for receiving and transmitting PCI-X data according to selected data modes | |
US7076680B1 (en) | Method and apparatus for providing skew compensation using a self-timed source-synchronous network |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100707 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100810 |