JP2007523375A

JP2007523375A - 表示ユニット

Info

Publication number: JP2007523375A
Application number: JP2006553743A
Authority: JP
Inventors: デルホエフシーベジェイファン; ヒャルマルイーエイハイゥテマ; レオンダブリュジーストフメール; レーンデルトエムハヒェ
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-02-19
Filing date: 2005-02-15
Publication date: 2007-08-16
Also published as: CN1922647A; WO2005083667A1; KR20070004628A; EP1719104A1; US20080150928A1; TW200537427A

Abstract

行および列に配された画素であって、トランジスタ（１２）を介して行電極（４１、４５、４９）および列電極（３１、３２、３９）に結合された画素を有する表示ユニット（１）は、比較的大きな画像のグラディエントを示す。所定のラインでの電圧ジャンプから生じる電圧差であって、容量（１３、１４）を介して到達する電圧差を低減する手段（３０、４０）を導入することによって、このグラディエントが低減される。容量（１３、１４）は、記憶コンデンサ（１３）を有することができ、所定のラインは、隣りの行電極（４１、４５、４９）又は個別の記憶ライン（２５）である。容量（１３、１４）は、トランジスタ（１２）の寄生コンデンサ（１４）も有することができ、所定のラインは、同じ行の行電極（４１、４５、４９）に対応する。手段（３０、４０）は、ライン駆動回路（４０）と、データ信号を画素（１１）に供給するデータ駆動回路（３０）と、を有している。手段（３０、４０）は、低減された振幅で駆動するライン駆動回路（４０）を有することもでき、記憶ライン（２５）を駆動する記憶ライン駆動回路を有することができる。

Description

本発明は、表示ユニット、表示ユニットを有する表示装置、表示ユニットを駆動する方法、および表示ユニットを駆動するプロセッサプログラムプロダクトに関する。

この型式の表示装置の例は、モニタ、ラップトップ・コンピュータ、携帯情報端末（ＰＤＡ）、携帯電話、並びに電子ブック、電子新聞、および電子マガジンである。

従来技術の表示ユニットは、米国特許ＵＳ２００２／０００５８３２Ａ１号から既知である。この特許出願は、行および列に配された画素を有する電気泳動ディスプレイを開示している。各画素は、共通電極即ち対向電極に結合され、画素電極を介してトランジスタのドレインに結合されている。このトランジスタのソースは列電極即ちデータ電極に結合され、そのトランジスタのゲートは行電極即ち選択電極に結合されている。画素、トランジスタ、並びに行電極および列電極の構成は、協働して、アクティブマトリックスを形成する。行ドライバ（選択ドライバ）は、行駆動信号、即ち、一つの行の画素を選択する選択信号を供給し、列ドライバ（データドライバ）は、列駆動信号即ちデータ信号を、列電極およびトランジスタを介して、選択された行の画素に供給する。

各画素は、例えば、帯電粒子を有する一個のマイクロカプセルに対応している。画素電極に印加される正の電圧又は負の電圧に従って帯電粒子が移動し、画素は、白になる／着色するようになり、又は画素は観察者に暗く見える。電圧が取り除かれると、表示ユニットは粒子の移動により得られた状態をそのまま保ち、双安定性を示す。

（各行を次々に駆動し、行ごとに全ての列を同時に一回駆動することによって）全ての行の全ての画素を一回駆動するのに必要な時間間隔は、１フレームと呼ばれる。各フレームにおいて、画素を駆動する各データ信号に対し、行ごとに、当該行を選択（駆動）するためにその行に行駆動信号（選択信号）を供給する行駆動動作と、データ信号（例えば、データパルスなど）を画素に供給する列駆動動作と、が必要である。後者の動作は、一つの行の全画素に対して同時に行われる。

例えば２０フレームからなる画像更新時間間隔の間に、画像が更新される。連続するフレームの間に、持続時間がゼロ、１フレーム、２フレームから例えば１５フレームであるデータ信号が供給される。これによって、ゼロフレーム期間の持続時間を有するデータ信号は、例えば、画素が既に完全な黒を表示していると仮定すると、画素が表示している完全な黒に対応する信号である。画素が或るグレー値を表示した場合に、この画素をゼロフレーム期間の持続時間のデータ信号で駆動すると（換言すれば、ゼロ振幅のデータパルスで駆動すると）、このグレー値は変化しないままである。例えば１５フレーム期間の持続時間を有するデータ信号は、１５個のデータパルスを有しており、画素に完全な白を表示させる。１フレーム期間〜１４フレーム期間の持続時間を有するデータ信号は、例えば、１個〜１４個のデータパルスを有しており、画素に完全な黒と完全な白との間の限られた数のグレー値のうちの一つのグレー値を表示させる。

ＵＳ２００２／０００５８３２Ａ１号の段落０００９−００１３に開示されているように、所望の画像更新に対応する電圧差を供給する前および後に（換言すれば、データパルスを供給する前および後に）、均一な電圧を供給して、静電界をキャンセルし、粒子を固定することができる。斯かる均一電圧が粒子の位置を初期化する。

既知の表示ユニットは、とりわけ、依然として画像に比較的大きなグラディエント（gradient）が存在するので、不利である。斯かるグラディエントは画素の電圧差から生じる。この電圧差は、各行が駆動される前に各行の画素１１に存在しており、行を駆動することによって変更される。或るフレームにおいて最初の行は例えば最初に駆動され、当該フレームにおいて最後の行は例えば最後に駆動されるので、グラディエントが存在する。

本発明の目的は、とりわけ、画像のグラディエントが低減される表示ユニットを提供することにある。

本発明の他の目的は、とりわけ、画像のグラディエントが低減される表示ユニットを有する表示装置を提供すること、および、画像のグラディエントが低減される表示ユニットに（組み合わせて）使用される、表示ユニットを駆動する方法、表示ユニットを駆動するプロセッサプログラムプロダクトを提供することにある。

本発明による表示ユニットは、
− 容量を介して所定のラインに結合されている双安定画素を有する表示パネル、および
− 上記所定のラインでの電圧ジャンプから生じる上記双安定画素の電圧差を低減する手段、
を有する。

意図的に誘起した容量および／又は寄生容量などの容量を介して、所定のラインでの電圧ジャンプが画素に伝送される。これによって、画素に電圧差が生じ、この電圧差は、比較的大きなグラディエントの原因になる。この電圧差を低減する手段を導入することによって、このグラディエントが低減される。

ＵＳ２００２／０００５８３２Ａ１号には、画素に均一の電界を供給することで、この均一の電界が供給される前に存在する静電界をキャンセルすることが開示される点に注意すべきである。斯かる均一の電圧を供給しても、この均一の電圧が供給された後に容量を介して画素に送られる電圧ジャンプにより生じる電圧差の発生は防止されない。更に、ＵＳ２００２／０００５８３２Ａ１号には、画素にブレーキ電圧を供給して、粒子の動きを素早く停止させることが開示されている。斯かるブレーキ電圧は、このブレーキ電圧が供給される前に画素に存在している電圧差を反転したものに概ね対応していなければならない。したがって、ブレーキ電圧もこのグラディエントを低減するものではない。

本発明による表示ユニットの一実施例は、上記双安定画素が、スイッチング素子を介して、上記所定のラインに隣接するラインに結合され、上記容量が記憶コンデンサを有する、ことによって規定されている。この場合、ライン（例えば、行）は、このラインの全てのスイッチング素子（例えば、トランジスタ）の制御電極（例えば、ゲート）に結合される。このラインの画素は、このラインのスイッチング素子の第１の主電極（例えば、ドレイン）に結合されており、記憶コンデンサを介して前のライン又は次のラインに結合されている。この記憶コンデンサは、画素における信号の安定性を向上させる。例えば、画像更新時間間隔の開始時において、全てのラインは、同時にゼロ電圧から非選択電圧に切り替えられる。この電圧ジャンプは記憶コンデンサを介して画素に送られ、隣接するラインの画素に望ましくない変化を生じさせる。これらの望ましくない変化を低減する手段を適用することによって、グラディエントが低減する。

本発明による表示装置の一実施例は、上記手段が、上記電圧差を低減するために、少なくとも２つの隣接していないラインの上記双安定画素にデータ信号を同時に供給するための、ライン駆動回路およびデータ駆動回路を有することによって、規定されている。隣り合うラインは、記憶コンデンサとスイッチング素子とを介して、互いに結合されているので、隣り合っていないラインのみがデータ信号を同時に受け取ることができる。隣り合っていないラインの一方のグループが、全ての奇数番の行から構成され、隣り合っていないラインの他方のグループが、全ての偶数番の行から構成される、ことが好ましい。この場合には、電圧差を低減するのに必要な期間は、１フレームのうちのごく一部の期間だけである。データ駆動回路は、ゼロ電圧データ信号を実現するために１つ以上のデジタルドライバを有していてもよく、又は、例えば＋１５ボルトおよび−１５ボルトの極電圧値の例えば１０％又は２０％の低電圧データ信号を実現するために１つ以上のアナログドライバを有していてもよい。あるいは、１つ以上のデジタルドライバは、低電圧データ信号を実現するためにスイッチング電源の信号を受け取ってもよい。

本発明による表示ユニットの一実施例は、上記双安定画素がスイッチング素子に結合され、上記容量が上記スイッチング素子の寄生コンデンサを有することによって、規定されている。この場合、ライン（例えば、行）は、このラインの全てのスイッチング素子（例えば、トランジスタ）の制御電極（例えば、ゲート）に結合される。このラインの画素は、このラインのスイッチング素子の第１の主電極（例えば、ドレイン）に結合されている。例えば、画像更新時間間隔の開始時において、全てのラインは、同時にゼロ電圧から非選択電圧に切り替えられる。電圧ジャンプは寄生コンデンサを介して画素に送られ、この画素に電位差を生じさせる。この電圧差は、キックバック電圧としても知られている。この電圧差を低減する手段を適用することいよって、グラディエントが低減する。

本発明による表示ユニットの一実施例は、上記手段が、上記電圧差を低減するために、少なくとも２つのラインの上記双安定画素にデータ信号を同時に供給するための、ライン駆動回路およびデータ駆動回路を有することによって、規定されている。この場合、全てのラインは同時にデータ信号を受けることができ、キックバック電圧を低減するのに必要な期間は、１フレームのうちのごく一部の期間だけである。やはり、データ駆動回路は、ゼロ電圧データ信号を実現するために一つ以上のデジタルドライバを有していてもよく、又は例えば＋１５ボルトおよび−１５ボルトの極電圧値の例えば１０％又は２０％の低電圧データ信号を実現するために一つ以上のアナログドライバを有していてもよい。あるいは、１つ以上のデジタルドライバは、低電圧データ信号を実現するためにスイッチング電源の信号を受け取ってもよい。

本発明による表示ユニットの一実施例は、上記手段が、上記電圧差を低減するために、少なくとも２つのラインを低減された振幅で同時に駆動するライン駆動回路を有することによって、規定されている。この場合、ライン駆動電圧が低減されたので、キックバック電圧が低減する。これは、データ駆動回路から生じるデータ信号が比較的小さい振幅を有している限りは可能である。ライン駆動回路は、例えば＋２５ボルトおよび−２５ボルトの極電圧値の例えば６０％又は７０％の低電圧選択信号を実現するために１つ以上のアナログドライバを有することができる。あるいは、一つ以上のデジタルラインドライバが、低電圧選択信号を実現するためにスイッチング電源の信号を受け取ってもよい。

本発明による表示ユニットの一実施例は、上記所定のラインが、記憶コンデンサを介して上記双安定画素に結合されている記憶ラインであり、上記手段が、上記電圧差を低減するために、上記記憶ラインを駆動する記憶ライン駆動回路を有することによって、規定されている。この場合、画素のラインごとに記憶ラインが備えられ、画素のラインの中の各画素が記憶コンデンサを介してこの記憶ラインに結合されている。記憶ライン駆動回路は電圧信号で記憶ラインを駆動し、この電圧信号は、記憶コンデンサを介して画素に送られ、画素のキックバック電圧を低減する。この記憶ライン駆動回路は、例えば＋１５ボルトおよび−１５ボルトのデータ信号の極電圧値の例えば１０％又は２０％の低電圧記憶ライン信号を実現するために１つ以上のアナログドライバを有する、又はこの低電圧記憶ライン信号を実現するためにスイッチング電源の信号を受け取る１つ以上のデジタルドライバを有する、データ駆動回路（を拡張したもの）によって実現することができる。あるいは、記憶ライン駆動回路は、データ駆動回路から分離された回路であってもよい。

本発明による表示ユニットの一実施例は、上記電圧差が、画像更新時間間隔の開始時および/又は終了時に低減されることによって、規定されている。画像更新時間間隔の終了時において、全てのラインは同時に非選択電圧からゼロ電圧に切り替えられる。画像更新時間間隔の終了時における電圧ジャンプは、画像更新時間間隔の開始時における電圧ジャンプと同様に、寄生コンデンサを介して画素に伝えられ、画素に電圧差を生じさせる。

本発明による表示ユニットの一実施例は、上記表示ユニットが更にコントローラを有し、上記コントローラが、上記双安定画素に、振動データパルス、一つ以上のリセットデータパルス、および一つ以上の駆動データパルス、を供給することによって、規定されている。この振動データパルスは、電気泳動ディスプレイユニットの光学応答の画素履歴依存性を低減する。振動データパルスは、２つの電極のうちの一方の電極に存在する静的状態から電気泳動粒子を解放するのに十分なエネルギーであるが、電気泳動粒子を２つの電極のうちの他方の電極に到達させるには小さすぎるエネルギーを表すパルスを有している。履歴依存性が低減したので、画素の履歴に関係なく、同一のデータに対する光学応答は実質的に等しい。基本的なメカニズムは、表示装置を所定の状態（例えば、黒状態）に切り替えた後、電気泳動粒子が静的状態になるという事実により説明できる。白状態への次の切替えが生じるとき、粒子の始動速度はゼロに近いので、粒子の運動量は小さい。これにより、画素履歴依存性が高くなり、この高い画素履歴依存性を克服するために切替時間が長くなる。振動データパルスを印加すると電気泳動粒子の運動量が増加し、したがって、画素履歴依存性が低減され、切替時間が短くなる。リセットデータパルスは駆動データパルスに先行し、駆動データパルスの固定開始点（固定の黒又は固定の白）を規定することによって、表示ユニットの光学応答を更に向上させる。あるいは、リセットデータパルスは駆動データパルスに先行し、駆動データパルスの開始点をフレキシブルに規定することによって（この開始点は黒又は白とすることができ、次の駆動データパルスによって規定されるグレー値に従いこのグレー値に最も近いレベルが選択される）、表示ユニットの光学応答を更に改善する。

請求項１０に記載された表示装置は電子ブックとすることができ、情報を記憶する記憶媒体は、メモリスティック、集積回路、光学ディスク若しくは磁気ディスクなどのメモリ、又は例えば表示ユニットに表示される本の内容を記憶する他の記憶デバイスとすることができる。

本発明による方法の実施例、および本発明によるプロセッサ・プログラム・プロダクトの実施例は、本発明による表示ユニットの実施例に対応している。

本発明は、とりわけ、画像のグラディエントが画素の電圧差から生じ、この電圧差は、容量を介して到達する電圧ジャンプから生じるという洞察に基づいている。本発明は、とりわけ、電圧ジャンプから生じる電圧差が低減できるという基本的な考えに基づいている。

本発明は、とりわけ、画像のグラディエントが低減される表示ユニットを提供するという課題を解決する。本発明は、とりわけ、同じフレームレートでは画質が向上している点、および同じ画質をもっと低いフレームレートで実現できる点で、有利である。

本発明のこれらのおよび他の態様は、以下に記載された実施例から明らかであり、これらの実施例を基準にして説明されている。

図１に（断面で）示す表示ユニットの双安定画素１１は、下部基板２（プラスチック又はガラスなど）と、接着層３と共通電極４との間に存在する電子インクを伴なう電気泳動フィルム（ベース基板２に重ねられている）と、を有している。接着層３には透明画素電極５が接着している。電子インクは、直径が約１０ミクロンから５０ミクロンの複数のマイクロカプセル７を有している。各マイクロカプセル７は、流体１０中に懸濁する、正に帯電した白の粒子８と負に帯電した黒の粒子９とを有している。正の電界が画素電極５に印加されると、白の粒子８は、マイクロカプセル７の、共通電極４側へと移動し、観測者に画素が見えるようになる。同時に、黒の粒子９はマイクロカプセル７の反対側に移動し、観測者から見えないようになる。負の電界を画素電極５に印加することによって、黒の粒子９は、マイクロカプセル７の、共通電極４を向いている側に移動し、画素は観測者に黒く見えるようになる（図示せず）。電界が取り除かれると、粒子８，９は移動により得た状態を保ち、ディスプレイは双安定性を示し、実質的に電力を消費しない。別のシステムでは、粒子を面内方向に移動させてもよい、即ち、同じ基板に備えられる複数の電極によって動かしてもよい。

図２に示される（電気泳動）表示ユニット１は、ライン電極、行電極、又は選択電極４１，４５，４９と、列電極又はデータ電極３１，３２，３９と、の交差領域に、画素１１のマトリックスを有する表示パネル５０を有している。これらの画素１１は全て共通電極２２に結合されており、各画素１１は、各画素１１自身の画素電極５に結合されている。表示ユニット１は、行電極４１，４５，４９に結合された選択駆動回路４０（ラインドライバ、行ドライバ、又は選択ドライバ）と、列電極３１，３２，３９に結合されたデータ駆動回路３０（列ドライバ又はデータドライバ）と、を更に有しており、画素１１ごとに、アクティブスイッチング素子１２を有している。表示ユニット１は、これらのアクティブスイッチング素子１２（この例では（薄膜）トランジスタ）によって駆動されている。選択駆動回路４０は連続的に行電極４１，４５，４９を選択し、データ駆動回路３０は、列電極３１，３２，３９にデータ信号を供給する。コントローラ２０は、先ず、入力部２１を通じて到達した入力データを処理し、次いでデータ信号を発生することが好ましい。データ駆動回路３０と選択駆動回路４０との間の相互同期は、駆動ライン２３および２４を介して行われる。選択駆動回路４０からの選択信号は、トランジスタ１２を介して画素電極５を選択する。トランジスタ１２のドレイン電極は、画素電極５に電気的に結合され、ゲート電極は行電極４１，４５，４９に電気的に結合され、ソース電極は、列電極３１，３２，３９に電気的に結合されている。列電極３１，３２，３９上のデータ信号は、トランジスタ１２のドレイン電極に結合される画素１１の画素電極５に同時に伝送される。トランジスタの代わりに、ダイオード、ＭＩＭなどの他のスイッチング素子を使用することができる。データ信号および選択信号は、協働して、駆動信号（の一部）を形成する。

入力部２１を介して受け取ることができる画像情報などの入力データは、コントローラ２０によって処理される。更に、コントローラ２０は、新しい画像に関する新しい画像情報が到達したことを検出し、これに応答して受け取った画像情報の処理を開始する。画像情報のこの処理には、新しい画像情報のロード、コントローラ２０のメモリに記憶された前の画像と新しい画像との比較、温度センサとのやりとり、駆動波形のルックアップテーブルを含むメモリへのアクセスなどが含まれていてもよい。最後に、コントローラ２０は、画像情報のこの処理の準備がいつできるのかを検出する。

次いで、コントローラ２０は駆動ライン２３を介してデータ駆動回路３０に供給されるデータ信号を発生し、駆動ライン２４を介して選択駆動回路４０に供給される選択信号を発生する。このデータ信号は、全ての画素１１に対して同じであるデータ非依存信号と、画素１１ごとに変化するかもしれないし変化しないかもしれないデータ依存信号と、を有している。データ非依存信号は振動データパルスを有しており、データ依存信号は、一つ以上のリセットデータパルスと一つ以上の駆動データパルスとを有している。この振動データパルスは、２つの電極５，６のうちの一方の電極に存在する静的状態から（電気泳動）粒子８，９を解放するのに十分なエネルギーであるが、粒子８，９を電極５，６のうちの他方の電極に到達させるには小さすぎるエネルギーを表すパルスを有している。履歴依存性が低減したので、画素１１の履歴に関係なく、同一のデータに対する光学応答は実質的に等しい。したがって、振動データパルスによって、ディスプレイユニットの光学応答が画素１１の履歴に依存することが低減する。リセットデータパルスは駆動データパルスに先行し、駆動データパルスの開始点をフレキシブルに規定することによって、光学応答を更に改善する。この開始点は黒レベル又は白レベルとすることができ、次の駆動データパルスによって規定されるグレー値に従いこのグレー値に最も近いレベルが選択される。あるいは、リセットデータパルスは、データ非依存信号の一部を形成してもよく、駆動データパルスの固定開始点を規定することによって、表示ユニットの光学応答を更に向上させるために、駆動データパルスに先行させてもよい。この開始点は、固定された黒レベル又は固定された白レべルとしてもよい。

図３には、（電気泳動）表示ユニット１を駆動するために、画素１１に印加される電圧を時間ｔの関数で表す波形が示されている。この波形は、データ駆動回路３０を介して供給されるデータ信号を使用して発生する。この波形は、第１の振動データパルスＳｈ_１と、その後に続く１つ以上のリセットデータパルスＲと、第２の振動データパルスＳｈ_２と、一つ以上の駆動データパルスＤｒと、を有している。コントローラ２０の一部を形成するメモリおよび／又はコントローラ２０に結合されるメモリ（例えば、ルックアップテーブルメモリ）に、例えば１６個の異なる波形が記憶されている。入力部２１を介して受け取るデータに応答して、コントローラ２０は画素１１用の波形を選択し、コントローラ２０は、対応する選択信号およびデータ信号を、対応する駆動回路３０，４０と対応するトランジスタ１２とを介して、対応する画素１１に供給する。

１フレーム期間は、（各行を次々に駆動し、行ごとに全ての列を一回で同時に駆動することによって）表示ユニット１の全ての画素１１を一回駆動するのに必要な時間間隔に対応する。数フレームの間にデータ依存信号又はデータ非依存信号を画素１１に供給するために、データ駆動回路３０は、コントローラ２０によって、一つの行の全ての画素１１がデータ依存信号又はデータ非依存信号を同時に受け取るように、制御される。これは行ごとに行われ、コントローラ２０は、行が次々に選択されるように選択駆動回路４０を制御する（選択された行の全てのトランジスタ１２は、導通状態になる）。

第１の組のフレームの間、第１および第２の振動データパルスＳｈ_１およびＳｈ_２が画素１１に供給される。各振動データパルスは１フレーム期間の持続時間を有している。開始振動データパルスは例えば正の振幅を有しており、次のパルスは負の振幅、次のパルスは正の振幅、などのようになる。したがって、交番する振動データパルスは、フレーム期間が比較的短い限りは、画素１１が表示するグレー値を変化させるものではない。

一つ以上のフレーム期間を有している第２の組のフレームの間、以下に更に説明するように、リセットデータパルスＲの組合わせが供給される。一つ以上のフレーム期間を有している第３の組のフレームの間、駆動データパルスＤｒの組合せが供給され、この駆動データパルスＤｒの組合せは、ゼロフレーム期間の持続時間で実際にゼロ振幅のパルスを有するか、又は１フレーム期間、２フレーム期間〜例えば１５フレーム期間の持続時間を有している。これによって、ゼロフレーム期間の持続時間を有する駆動データパルスＤｒは、例えば、（画素１１が既に完全な黒を表示している場合は）完全な黒を表示する（或るグレー値を表示している場合に、ゼロフレーム期間の持続時間を有する駆動データパルスで駆動すると（換言すれば、ゼロ振幅のデータパルスで駆動すると）、このグレー値は変化しないままである）。１５フレーム期間の持続時間を有する駆動データパルスＤｒの組合せは、連続する１５個のパルスを有しており、例えば、完全な白を表示する画素１１に対応する。１フレーム期間〜１４フレーム期間の持続時間を有する駆動データパルスＤｒの組合せは、１個のデータパルス〜連続する１４個のデータパルスを有しており、例えば、完全な黒と完全な白との間の限られた数のグレー値のうちの一つのグレー値を表示する画素１１に対応する。

リセットデータパルスＲが駆動データパルスＤｒに先行し、駆動データパルスＤｒの固定開始点（固定された黒、又は固定された白）を規定することによって、電気泳動表示ユニット１の光学応答を更に向上させる。あるいは、リセットデータパルスＲが駆動データパルスＤｒに先行し、駆動データパルスＤｒのフレキシブルな開始点（このフレキシブルな開始点は、黒又は白であり、後続する駆動データパルスによって規定されるべきグレー値に依存して選択され、このグレー値に最も近いものである）を規定することによって、電気泳動表示ユニットの光学応答を更に向上させる。

図４には、表示パネル５０の一部が概略的に示されている。この部分は、４つの画素１１を有している。第１の画素１１は、トランジスタ１２を介して、行電極４３および列電極３４に結合されている。第２の画素１１は、トランジスタ１２を介して、行電極４３および列電極３５に結合されている。第３の画素１１は、トランジスタ１２を介して、行電極４４および列電極３４に結合されている。第４の画素１１は、トランジスタ１２を介して、行電極４４および列電極３５に結合されている。第１および第２の画素１１の各々は、記憶コンデンサ１３を介して、前の行電極４２に結合されており、第３および第４の画素１１の各々は、記憶コンデンサ１３を介して、前の行電極４３に結合されている。これらの画素１１は更に共通電極２２に結合されている。

記憶コンデンサ１３は、画素１１での信号の安定性を改善する。記憶コンデンサを前の行電極（又は、前の行電極の代わりに、次の行電極）に結合することによって、記憶ラインを別々にすることが回避される。行駆動信号が比較的短いので、行の駆動によって、記憶コンデンサ１３を介して次の行の画素１１上の信号が乱されることはあまりない。ほとんどの時間、行は駆動されておらず、その行電極は所定の電圧になっている。

しかし、画像更新時間間隔の開始時において、全ての行電極が同時にゼロ電圧から非選択電圧（例えば、＋２５ボルト）に切り替えられる。これらの電圧ジャンプは記憶コンデンサ１３を介して画素に伝わり、記憶コンデンサに接続されている画素１１に電圧差が生じる。この電圧差は、各行が駆動される前に各行の画素１１に存在しており、行を駆動することによってこの電圧差が変更される。或るフレームにおいて最初の行は例えば最初に駆動され、当該フレームにおいて最後の行は例えば最後に駆動されるので、画素１１に印加される電圧差から生じるグラディエント（gradient）が存在する。

画像更新時間間隔の終了時において、全ての行電極は同時に非選択電圧（例えば、＋２５ボルト）からゼロ電圧に切り替えられる。画像更新時間間隔の終了時における電圧ジャンプは、画像更新時間間隔の開始時における電圧ジャンプと同様に、記憶コンデンサ１３を介して画素１１に伝わり、画素１１に電圧差を生じさせる。次の画像更新時間間隔は、通常は前の画像更新時間間隔の直ぐ後には続かないので、前の画像更新時間間隔と次の画像更新時間間隔との間に、これらの電圧差はグラディエント（この場合は、望ましくない画素１１の変化）を生じさせる。

斯かるグラディエントを低減するために、本発明によれば、前の行の電圧ジャンプにより生じる画素１１の電圧差を低減する手段が導入されている。この場合、この手段は、電圧差を低減するために、少なくとも２つの隣接していない行の画素１１にデータ信号を同時に供給するための、ライン駆動回路４０およびデータ駆動回路３０を有している。隣り合う行は記憶コンデンサ１３およびスイッチング素子１２を介して互いに結合しているので、隣り合っていない行だけがデータ信号を同時に受け取ることができる。好ましくは、隣り合っていない行の一方のグループが、全ての奇数番の行から構成され、隣り合っていない行の他方のグループが、全ての偶数番の行から構成される。この場合には、電圧差を低減するのに必要な期間は、１フレームのうちのごく一部の期間だけである。データ駆動回路３０は、ゼロ電圧データ信号を実現するために１つ以上のデジタルドライバを有していてもよく、又は、例えば＋１５ボルトおよび−１５ボルトの極電圧値の例えば１０％又は２０％の低電圧データ信号を実現するために１つ以上のアナログドライバを有していてもよい。あるいは、１つ以上のデジタルドライバは、低電圧データ信号を実現するためにスイッチング電源の信号を受け取ってもよい。

したがって、データ信号を偶数行／奇数行の画素１１に供給するために、画像更新時間間隔の開始時において、全ての行電極が同時にゼロ電圧から非選択電圧（例えば、＋２５ボルト）に切り替えられるフレームの後に、および、画像更新時間間隔の終了時において、全ての行電極が同時に非選択電圧（例えば、＋２５ボルト）からゼロ電圧に切り替えられるフレームの後に、１フレームのうちのごく一部の期間だけを使用して行選択パルスが全ての偶数行および全ての奇数行に供給され、これによって、画素１１に印加される電圧がゼロボルトになる。

図５には、表示パネル５０の一部が概略的に示されている。この部分は、各記憶コンデンサ１３が前の行に結合されるのではなく記憶ライン２５に結合されているという事実は別にして、図４に示されている部分と一致する。さらに、その他に、４つの寄生コンデンサ１４が示されている。各寄生コンデンサ１４は、トランジスタ１２のドレインゲート接合コンデンサを表している。一つの行を駆動すると、寄生コンデンサ１４を介して、画素１１のデータ信号が乱される。このキックバック電圧は、共通電極２２を或るＤＣ電圧まで上昇させる先行技術によって補償される。

しかし、画像更新時間間隔の開始時において、全ての行電極は、同時に、ゼロ電圧から非選択電圧（例えば、＋２５ボルト）に切り替えられる。この電圧ジャンプは、寄生コンデンサ１４を介して、同じ行の画素１１に伝わり、画素１１に、上記のような共通電極上のＤＣ電圧によっては補償されない電圧差を生じさせる。この電圧差は、各行が駆動される前に各行の画素１１に存在しており、行を駆動することによってこれらの電位差が変更される。或るフレームにおいて最初の行は例えば最初に駆動され、当該フレームにおいて最後の行は例えば最後に駆動されるので、画素１１に印加される電圧差から生じるグラディエントが存在する。この電圧差は、キックバック電圧としても知られている。

画像更新時間間隔の終了時において、全ての行電極は、同時に、非選択電圧（例えば、＋２５ボルト）からゼロ電圧に切り替えられる。画像更新時間間隔の終了時における電圧ジャンプは、画像更新時間間隔の開始時における電圧ジャンプと同様に、寄生コンデンサ１４を介して同じ行の画素１１に伝わり、画素１１に電圧差を生じさせる。次の画像更新時間間隔は、通常は前の画像更新時間間隔の直ぐ後には続かないので、前の画像更新時間間隔と次の画像更新時間間隔との間に、これらの電圧差即ちキックバック電圧はグラディエント（この場合は、望ましくない画素１１の変化）を生じさせる。

斯かるグラジエンを低減するために、本発明によれば、同じ行での電圧ジャンプから生じる画素１１の電圧差を低減する手段が導入されている。この場合、この手段は、電圧差を低減するために、少なくとも２つの行の画素１１にデータ信号を同時に供給するための、ライン駆動回路４０およびデータ駆動回路３０を有している。この場合、全ての行は同時にデータ信号を受けることができ、キックバック電圧を低減するのに必要な期間は、１フレームのうちのごく一部の期間だけである。やはり、データ駆動回路３０は、ゼロ電圧データ信号を実現するために一つ以上のデジタルドライバを有していてもよく、又は例えば＋１５ボルトおよび−１５ボルトの極電圧値の例えば１０％又は２０％の低電圧データ信号を実現するために一つ以上のアナログドライバを有していてもよい。あるいは、１つ以上のデジタルドライバは、低電圧データ信号を実現するためにスイッチング電源の信号を受け取ってもよい。

したがって、データ信号を行の画素１１に供給するために、画像更新時間間隔の開始時において、全ての行電極が同時にゼロ電圧から非選択電圧（例えば、＋２５ボルト）に切り替えられるフレームの後に、および、画像更新時間間隔の終了時において、全ての行電極が同時に非選択電圧（例えば、＋２５ボルト）からゼロ電圧に切り替えられるフレームの後に、１フレームのうちのごく一部の期間だけを使用して行選択パルスが全ての行に供給され、これによって、画素１１に印加される電圧がゼロボルトになる。もちろん、記憶コンデンサが前の行又は次の行に結合されている場合には、奇数行および偶数行は別々に処理される必要がある。

更に、斯かるグラディエントを低減するために、本発明によれば、同じ行の電圧ジャンプから生じる画素１１の電圧差を低減する他の手段が導入されている。この場合、当該他の手段は、電圧差を低減するために、少なくとも２つのラインを低減された振幅で同時に駆動するライン駆動回路４０を有している。この場合、ライン駆動電圧が低減されたので、キックバック電圧が低減する。これは、データ駆動回路３０から生じるデータ信号が比較的小さい振幅を有している限りは可能である。ライン駆動回路４０は、例えば＋２５ボルトおよび−２５ボルトの極電圧値の例えば６０％又は７０％の低電圧選択信号を実現するために１つ以上のアナログドライバを有することができる。あるいは、一つ以上のデジタルドライバが、低電圧選択信号を実現するためにスイッチング電源の信号を受け取ってもよい。

したがって、データ信号を行の画素１１に供給するために、１フレームのうちのごく一部の期間だけを使用して行選択パルスが全ての行に供給され、これによって、画素１１に印加される電圧がゼロボルトになり、この行選択パルスは振幅が小さくなったパルスであり（−２５ボルトではなく、例えば−１５Ｖ）、これによりキックバック電圧が小さくなる。

これに代えておよび／又はこれに加えて、斯かるグラディエントを小さくするために、本発明によれば、同じ行の電圧ジャンプから生じる画素１１の電圧差を小さくする更に他の手段が導入される。この場合、この更に他の手段は、電圧差を小さくするために、記憶ライン２５を駆動する記憶ライン駆動回路を有している。この場合、画素１１の行ごとに記憶ライン２５が備えられ、通常は全ての記憶ライン２５が互いに結合され、画素１１の行の中の各画素１１が記憶コンデンサ１３を介してこの記憶ライン２５に結合されている。記憶ライン駆動回路は電圧信号で記憶ライン２５を駆動し、この電圧信号は、記憶コンデンサ１３を介して画素１１に送られ、画素１１のキックバック電圧を低減する。この記憶ライン駆動回路は、例えば＋１５ボルトおよび−１５ボルトのデータ信号の極電圧値の例えば１０％又は２０％の低電圧記憶ライン信号を実現するために１つ以上のアナログドライバを有する、又はこの低電圧記憶ライン信号を実現するためにスイッチング電源の信号を受け取る１つ以上のデジタルドライバを有する、データ駆動回路３０（を拡張したもの）によって実現することができる。あるいは、記憶ライン駆動回路は、データ駆動回路３０から分離されコントローラ２０で制御される回路であってもよい。

したがって、画像更新時間間隔の開始時において、全ての行電極が同時にゼロ電圧から非選択電圧（例えば、＋２５ボルト）に切り替えられるときのフレームの間に又は当該フレームの後に、および、画像更新時間間隔の終了時において、全ての行電極が同時に非選択電圧（例えば、＋２５ボルト）からゼロ電圧に切り替えられるときのフレームの間に又は当該フレームの後に、記憶ライン２５が記憶ライン電圧で駆動され、これによって画素１１に印加される電圧がゼロボルトになる。言い換えると、記憶ライン２５は、画素に印加されたキックバック電圧が補償されるように駆動される。

図６には、更新時間間隔の開始時における、ゲート電圧Ｖgateおよびキックバック電圧Ｖkickbackが示されている。行選択パルスの開始時において（Ｖgateが−２５ボルトになる）、画素１１のキックバック電圧は−２．５ボルトになる（Ｖkickbackが−２．５ボルトになる）。行選択パルスの間に、全ての行の全ての画素１１に同時にゼロ電圧のデータ信号を供給するので、このキックバック電圧は行選択パルスの間に０ボルトになる（Vkickbackが０ボルトになる）。行選択パルスの後、行非選択パルスが発生し、ゲート電圧は＋２５ボルトになる（Ｖgateが＋２５ボルトになる）。同時に、キックバック電圧は＋５ボルトになるが、これは共通電極２２を５ボルトに上昇させる先行技術によって補償される。

図７には、更新時間間隔の終了時における、ゲート電圧Ｖgateおよびキックバック電圧Ｖkickbackが示されている。非選択パルスの間、ゲート電圧は＋２５ボルトであり（Ｖgateが＋２５ボルト）、画素１１のキックバック電圧は＋５ボルトである（Ｖkickbackが＋５ボルト）。このキックバック電圧は、共通電極２２を５ボルトに上昇させる先行技術によって補償される。次いで、選択パルスが発生し、ゲート電圧は−２５ボルトになる（Ｖgateが−２５ボルトになる）。寄生コンデンサによって、画素電圧は０ボルトになる。同時に、共通電極２２の電圧の上昇が終了し、記憶ライン２５は＋２．５ボルトに上昇し（Ｖstoragelineが＋２．５ボルトになる）、結果として画素電圧は２．５ボルトになる。行選択パルスの間に、全ての行の全ての画素１１に同時にゼロ電圧のデータ信号を供給するので、行選択パルスの間に画素は０ボルトにチャージされる（Ｖkickbackは０ボルトになる）。次いで、ゲート電圧および記憶コンデンサライン電圧を０ボルトに設定することによってアドレスが終了する。これによって、画素電圧が−２．５Ｖおよび＋２．５Ｖになるという２つの結果が得られ、これらの電圧は互いに相殺する。したがって、結果として生じる画素電圧は、アドレス後は０ボルトである。

実際、記憶コンデンサ１３は、画素１１および寄生コンデンサ１４の容量より１０倍〜１００倍大きい。キックバック電圧スイングは、約２５ボルトのゲート電圧スイングに対しては約２．５ボルトであり、約５０ボルトのゲート電圧スイングに対しては約５ボルトである。これは、寄生コンデンサ１４と、寄生コンデンサ１４、記憶コンデンサ１３、および画素１１の容量の合計と、の間の関係から得ることができる。

コントローラ２０は、例えば、波形の情報を記憶するルックアップテーブルなどのメモリ（図示せず）を有している、および／又はこのメモリに結合されている。本発明は、電気泳動表示パネルに限定されるものではなく、双安定画素に基づく任意の表示パネルに使用することができる。

上記の実施例は本発明を限定するものではなく、当業者は添付された特許請求の範囲から逸脱することなく多くの代替実施例を設計できることに注意すべきである。動詞「有する」およびその活用形を使用していることは、請求項に言及された以外の構成要素又はステップの存在を排除するものではない。構成要素が単数であることは、斯かる構成要素の複数の存在を排除するものではない。本発明は、幾つかの個別の素子を有するハードウェアによって、および適切にプログラムされたコンピュータによって、実現することができる。幾つかの手段が列挙されている装置の請求項では、これらの手段の一部を、同じ一つのハードウェアで実現することができる。幾つかの手段が相互に異なる独立項に記載されているという事実は、これらの手段の組合せを有利に使用できないことを示すものではない。

双安定画素（の断面図）を示す。表示ユニットを概略的に示す図である。表示ユニットを駆動する波形を示す図である。記憶コンデンサを有する表示パネルの一部を概略的に示す図である。寄生コンデンサが表されている表示パネルの一部を概略的に示す。更新時間間隔の開始時におけるゲート電圧およびキックバック電圧を示す。更新時間間隔の終了時におけるゲート電圧およびキックバック電圧を示す。

Claims

−容量を介して所定のラインに結合されている双安定画素を有する表示パネル、および
−前記所定のラインでの電圧ジャンプから生じる前記双安定画素の電圧差を低減する手段、
を有する表示ユニット。
前記双安定画素は、スイッチング素子を介して、前記所定のラインに隣接するラインに結合され、前記容量は記憶コンデンサを有している、請求項１に記載の表示ユニット。
前記手段は、前記電圧差を低減するために、少なくとも２つの隣接していないラインの前記双安定画素にデータ信号を同時に供給するための、ライン駆動回路およびデータ駆動回路を有する、請求項２に記載の表示ユニット。
前記双安定画素はスイッチング素子に結合されており、前記容量は前記スイッチング素子の寄生コンデンサを有している、請求項１に記載の表示ユニット。
前記手段は、前記電圧差を低減するために、少なくとも２つのラインの前記双安定画素にデータ信号を同時に供給するための、ライン駆動回路およびデータ駆動回路を有する、請求項４に記載の表示ユニット。
前記手段は、前記電圧差を低減するために、少なくとも２つのラインを低減された振幅で同時に駆動するライン駆動回路を有している、請求項４に記載の表示ユニット。
前記所定のラインは、記憶コンデンサを介して前記双安定画素に結合されている記憶ラインであり、前記手段は、前記電圧差を低減するために、前記記憶ラインを駆動する記憶ライン駆動回路を有する、請求項４に記載の表示ユニット。
前記電圧差は、画像更新時間間隔の開始時および/又は終了時に低減される、請求項１に記載の表示ユニット。
前記表示ユニットは更にコントローラを有しており、
前記コントローラは、前記双安定画素に、
− 振動データパルス、
− 一つ以上のリセットデータパルス、および
− 一つ以上の駆動データパルス、
を供給する、請求項１に記載の表示ユニット。
請求項１に記載された表示ユニットと、更に、表示される情報を記憶する記憶媒体と、を有する表示装置。
容量を介して所定のラインに結合されている双安定画素を有する表示パネルを備えた表示ユニットを駆動する方法であって、
前記方法が、前記所定のラインでの電圧ジャンプから生じる前記双安定画素の電圧差を低減するステップを有する、方法。
容量を介して所定のラインに結合されている双安定画素を有する表示パネルを備えた表示ユニットを駆動するプロセッサ・プログラム・プロダクトであって、前記プロセッサ・プログラム・プロダクトが、前記所定のラインでの電圧ジャンプから生じる前記双安定画素の電圧差を低減する機能を有する、プロセッサ・プログラム・プロダクト。